JP5974141B2 - 撮像素子、撮像装置および内視鏡システム - Google Patents

Description

本発明は、撮像素子、撮像装置および内視鏡システムに関する。

従来、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサを有する撮像装置では、画素ごとのトランジスタのばらつきによる固定パターンノイズと、単位画素内の電荷電圧変換部のリセットノイズとを除去するために、画素列毎にノイズ除去部を設けることが知られている（例えば、特許文献１及び特許文献２参照）。

図１２は、従来の撮像装置の構成を示す回路図である。この例では、撮像装置５００がＣＭＯＳイメージセンサを有する場合を説明する。

撮像装置５００は、例えば、内視鏡の先端部に配置され、受光部と読み出し部とを含む。受光部は、複数行複数列にわたって二次元マトリクス状に配置される複数の単位画素５３０と、二次元マトリクスの各列毎に設けられ、各単位画素５３０から出力される信号を転送する複数の垂直転送線５３９とから構成される。読み出し部は、垂直走査部（行選択回路）５４１と、垂直走査部５４１からの駆動信号を各単位画素５３０に供給する画素駆動線５４９と、画素列毎に設けられるノイズ除去部５４３と、水平走査部（列選択回路）５５８とから構成される。

各単位画素５３０は、入射光量に応じた信号電荷を蓄積する光電変換素子と、光電変換素子から転送される信号電荷を電圧変換する電荷変換部と、光電変換素子から信号電荷を電荷変換部に転送する転送トランジスタと、電荷変換部に転送された信号電荷をリセットするリセットトランジスタと、行選択トランジスタと、垂直転送線５３９に撮像信号を出力する出力トランジスタと、を備える。

読み出し部は、垂直走査部（行選択回路）５４１により任意の行の行選択トランジスタをオン状態にして、撮像信号を垂直転送線５３９に読み出す。読み出された撮像信号は、ノイズ除去部５４３に入力され、ノイズ成分が除去される。その後、水平走査部５５８により画像情報として外部に出力される。

図１３は、図１２に示す撮像装置のノイズ除去部の構成を表す回路図である。ノイズ除去部５４３は、一端側が垂直転送線５３９に接続されたサンプルホールド用のトランジスタ５４４と、トランジスタ５４４の他端側に一端側が接続された結合コンデンサ（ＡＣ結合容量）ＣＣと、ＡＣ結合容量ＣＣの他端側とグラウンドとの間に接続された電荷蓄積用コンデンサ（サンプル容量）ＣＳと、ＡＣ結合容量ＣＣとサンプル容量ＣＳとの接続ノードＳＮに接続される電位クランプ用トランジスタ５４５と、を備える。なお、接続ノードＳＮは、列選択トランジスタを含む水平走査部５５８に接続される。

ノイズ除去部５４３は、まず、画素リセット時にサンプルホールド用のトランジスタ５４４をオン状態にして、ＡＣ結合容量ＣＣにより、垂直転送線５３９によって転送されたノイズ信号を伝達し、電位クランプ用トランジスタ５４５を所定期間オン状態にして、サンプル容量ＣＳにノイズ信号レベルをサンプルする。その後、撮像信号読み出し時に、再度、ノイズ信号を含む撮像信号（光ノイズ和信号）をＡＣ結合容量ＣＣにより伝達する。画素リセット後における撮像信号の電圧変化分が伝達されるので、結果として、光ノイズ和信号からノイズ信号を差し引いた撮像信号を取り出すことができる。

特開２０００−０５９６９１号公報 特開２００６−１２１６５２号公報

図１３に示すノイズ除去部５４３は、画素列毎にＡＣ結合容量ＣＣとサンプル容量ＣＳの２つのコンデンサが必要となる。画素数が増加すると、コンデンサの大きさが制約となり、撮像装置の小型化が困難になる。さらに、信号レベルをサンプルする際に、ＡＣ結合容量ＣＣとサンプル容量ＣＳの容量分割により、ゲインが低下し、Ｓ／Ｎ比が悪化する。これを抑制するためには、ＡＣ結合容量ＣＣを大きくする必要があり、そうすると小型化がさらに困難になる。

撮像装置の小型化のために、サンプル容量ＣＳの容量を小さくすることが考えられる。ＣＭＯＳイメージセンサでは、列選択トランジスタなどでリーク電流が発生し、水平転送線に読み出される撮像信号にノイズが重畳することがある。列選択トランジスタは１列ずつ画素行列を選択して、撮像信号を水平転送線に読み出すため、最初に読み出される列と最後に読み出される列では時間差が生じる。その時間差の間にリーク電流が蓄積されて撮像信号に重畳するため、水平方向に輝度ムラが生じるなどのいわゆるシェーディングが発生する。サンプル容量ＣＳの容量が十分である場合には、リーク電流等によるノイズの影響を吸収することができるが、この容量を小さくすればするほど、撮像信号へのリーク電流等によるノイズの影響が大きくなり、画質が低下する。

本発明は、上記に鑑みてなされたものであって、小型化を図りつつも画質が低下しない撮像素子、撮像装置および内視鏡システムを提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明による撮像素子は、二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、前記画素に接続され、前記撮像信号を転送する第１の転送線と、前記第１の転送線で転送される撮像信号が出力される第２の転送線と、前記二次元マトリクスの中から１つの画素列を選択し、前記第１の転送線で転送される撮像信号を前記第２の転送線に出力する列選択スイッチと、前記第１の転送線で転送される撮像信号が入力されるゲートを有し、ドレイン端が電源電圧に接続され、ソース端が前記列選択スイッチに接続される列ソースフォロアと、前記列ソースフォロアの前記ソース端側電位を所定電位に設定する電位設定手段と、備えることを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記画素が、受光量に応じて光電変換を行い、電荷を蓄積する光電変換素子と、前記蓄積される電荷を転送する第１の転送部と、前記転送される電荷を電圧または電流信号へ変換する電荷変換部と、前記電荷変換部を第１の電圧にリセットする画素リセット部と、前記変換された信号を出力する信号出力部と、を備え、前記撮像素子が、前記第１の転送線と接続される転送容量と、前記転送容量を第２の電圧にリセットする転送容量リセット部と、前記第１の転送部をオフ状態にして、前記画素リセット部により前記電荷変換部をリセットした後、前記信号出力部を介して前記電荷変換部の信号を前記第１の転送線へ出力するときに、前記転送容量リセット部により前記転送容量をリセットするノイズ信号読み出し動作と、前記転送容量リセット部をオフ状態にして、前記第１の転送部をオン状態にして前記光電変換素子が蓄積した電荷を転送した後、前記信号出力部を介して、前記電荷変換部の信号を前記第１の転送線へ出力する光ノイズ和信号読み出し動作と、により前記第１の転送線から信号を出力させる駆動部と、をさらに備えることを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記電位設定手段が、前記列選択スイッチがオンする前に、前記列ソースフォロアの前記ソース端側電位を所定電位に設定することを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記電位設定手段が、自身を流れる電流によって、前記列ソースフォロアの前記ソース端側電位を所定電位に設定することを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記電位設定手段が、ＭＯＳトランジスタを含むことを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記電位設定手段が、抵抗を含むことを特徴とする。

また、本発明に係る撮像素子は、上記発明において、前記電位設定手段が、前記列ソースフォロアの前記ドレイン端側に供給される電源電圧を切り替える電圧切替部を含むことを特徴とする。

本発明に係る撮像装置は、上記発明における撮像素子を備えることを特徴とする。

本発明に係る内視鏡システムは、上記発明における撮像素子を備えることを特徴とする。

本発明によれば、小型化を図りつつも画質が低下しない撮像素子、撮像装置および内視鏡システムを提供することができる。

図１は、本発明の実施の形態１による内視鏡システムの全体構成を模式的に示す図である。 図２は、本発明の実施の形態１による内視鏡システムの要部の機能を表すブロック図である。 図３は、図２に示す第１チップの詳細を示すブロック図である。 図４は、実施の形態１による内視鏡システムの第１チップの構成を示す回路図である。 図５は、実施の形態１による内視鏡システムの基準電圧生成部の構成を示す回路図である。 図６Ａは、実施の形態１による電圧設定部の第１の他の例を示す回路図である。 図６Ｂは、実施の形態１による電圧設定部の第２の他の例を示す回路図である。 図６Ｃは、実施の形態１による電圧設定部の第３の他の例を示す回路図である。 図７は、実施の形態１による撮像部の駆動信号を示すタイミングチャートの一例を示す図である。 図８は、実施の形態２による内視鏡システムの第１チップの構成を示す回路図である。 図９は、実施の形態２による電圧設定部の他の例を示す回路図である。 図１０は、実施の形態２による撮像装置の駆動信号を示すタイミングチャートの一例を示す図である。 図１１は、実施の形態２による撮像装置の駆動信号を示すタイミングチャートの他の例を示す図である。 図１２は、従来の撮像装置の構成を示す回路図である。 図１３は、図１２に示す撮像装置のノイズ除去部の構成を表す回路図である。

以下の説明では、本発明を実施するための形態（以下、「実施の形態」という）として、撮像装置を備えた内視鏡システムについて説明する。また、この実施の形態により、この発明が限定されるものではない。さらに、図面の記載において、同一部分には同一の符号を付している。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間においても、互いの寸法や比率が異なる部分が含まれている。

（実施の形態１）
図１は、本発明の実施の形態１による内視鏡システムの全体構成を模式的に示す図である。同図に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ（制御装置）６と、表示装置７と、光源装置８と、を備える。内視鏡２は、伝送ケーブル３の一部である挿入部を被検体の体腔内に挿入することによって被検体の体内画像を撮像して撮像信号を出力する。伝送ケーブル３は、内視鏡２とコネクタ部５を接続する。コネクタ部５は、内視鏡２、プロセッサ６及び光源装置８に接続され、接続された内視鏡２が出力する撮像信号に所定の信号処理を施すとともに、撮像信号をアナログデジタル変換（Ａ／Ｄ変換）して画像信号として出力する。プロセッサ６は、コネクタ部５から出力される画像信号に所定の画像処理を施すとともに、内視鏡システム１全体を制御する。表示装置７は、プロセッサ６が処理を施した画像信号を表示する。光源装置８は、例えば、白色ＬＥＤを用いて構成される。光源装置８が点灯するパルス状の白色光は、コネクタ部５、伝送ケーブル３を経由して内視鏡２の挿入部の先端側から被写体へ向けて照射する照明光となる。

内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部の先端側に、体内画像の撮像を行う撮像部(撮像装置)２０が設けられ、挿入部の基端側に、内視鏡２に対する各種操作を受け付ける操作部４が接続される。撮像部２０は、伝送ケーブル３により、操作部４を介して、コネクタ部５に接続される。撮像部２０が撮像した画像の撮像信号は、例えば、数ｍの長さを有する伝送ケーブル３を通り、コネクタ部５に出力される。

図２は、本発明の実施の形態１による内視鏡システムの要部の機能を表すブロック図である。図２を参照して、内視鏡システム１の各構成の詳細及び内視鏡システム１内の電気信号の経路を説明する。

撮像部２０は、受光部２３を有する第１チップ２１と、バッファ２７を有する第２チップ２２とを含む。第１チップ２１と第２チップ２２は相対して貼り合わされ、チップ間は、チップの周縁部に配置されるパッド、またはチップ間を貫通するビア等により接続される。なお、第１チップ２１と第２チップ２２は、双方の主面が平行になるように配置するものに限らず、周囲の構造により、横に並べて配置したり、一方の主面に対して他方の主面が垂直になるように配置したりしてもよい。

撮像部２０の第１チップ２１は、多数の単位画素が行列方向に二次元マトリクス状に配置される受光部２３と、受光部２３で光電変換された撮像信号を読み出す読み出し部２４と、コネクタ部５から送出される基準クロック信号及び同期信号に基づきタイミング信号を生成して読み出し部２４に供給するタイミング生成部２５と、撮像信号を第２チップ２２に出力するバッファ（マルチプレクサ）２６と、を含む。なお、第１チップ２１のより詳細な構成については、図３を参照して後に詳述する。

撮像部２０の第２チップ２２は、伝送ケーブル３及びコネクタ部５を介して、第１チップ２１から出力される撮像信号の交流成分のみをプロセッサ６へ送信する送信部として機能するバッファ２７を含む。なお、第１チップ２１と第２チップ２２に搭載される回路の組み合わせは設計の都合に合わせて適宜変更可能である。

また、撮像部２０は、伝送ケーブル３を介して、プロセッサ６内の電源部６１で生成された電源電圧（ＶＤＤ）をグラウンド（ＶＳＳ）とともに受け取る。撮像部２０に供給された電源電圧（ＶＤＤ）とグラウンド（ＶＳＳ）の間には、電源安定用のコンデンサＣ１が設けられる。

コネクタ部５は、アナログ・フロント・エンド（ＡＦＥ）部５１と撮像信号処理部５２とを含む。コネクタ部５は、内視鏡２（撮像部２０）とプロセッサ６とを電気的に接続し、電気信号を中継する中継処理部として機能する。コネクタ部５と撮像部２０とは伝送ケーブル３で接続され、コネクタ部５とプロセッサ６とは、例えば、コイルケーブルにより接続される。また、コネクタ部５は、光源装置８にも接続されている。

ＡＦＥ部５１は、撮像部２０から伝送される撮像信号を受信し、抵抗などの受動素子でインピーダンスマッチングを行った後、コンデンサで交流成分を取り出し、分圧抵抗で動作点を決定する。その後、ＡＦＥ部５１は、アナログ撮像信号を、アナログデジタル（Ａ／Ｄ）変換して、デジタル撮像信号として、撮像信号処理部５２に送出する。

撮像信号処理部５２は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）により構成され、内視鏡２の各構成部の動作の基準となる基準クロック信号（例えば、２７ＭＨｚのクロック）及び各フレームのスタート位置を表す同期信号を生成して、タイミング生成部２５に供給するとともに、ＡＦＥ部５１から入力されるデジタル撮像信号に対してノイズ除去等の所定の信号処理を行う。

プロセッサ６は、電源部６１と画像信号処理部６２とを含んで構成され、内視鏡システム１の全体を制御する制御装置である。電源部６１は、電源電圧（ＶＤＤ）を生成し、この生成した電源電圧をグラウンド（ＶＳＳ）とともに、コネクタ部５及び伝送ケーブル３を介して、撮像部２０に供給する。画像信号処理部６２は、撮像信号処理部５２でノイズ除去等の信号処理が施されたデジタル撮像信号に対して、所定の画像処理を行い、画像信号として、表示装置７に出力する。

表示装置７は画像信号に基づき、撮像部２０が撮像した画像を表示する。画像信号処理部６２における画像処理は、例えば、同時化処理、ホワイトバランス（ＷＢ）調整処理、ゲイン調整処理、ガンマ補正処理、デジタルアナログ（Ｄ／Ａ）変換処理、フォーマット変換処理等である。

図３は、図２に示す第１チップの詳細な構成を示すブロック図である。図４は、実施の形態１による内視鏡システムの第１チップの構成を示す回路図である。第１チップ２１には、例えば、受光部２３と、読み出し部（駆動部）２４と、タイミング生成部２５と、マルチプレクサ２６とが搭載される。受光部２３の詳細については、図４を参照して後述する。なお、タイミング生成部２５の前段、すなわち、タイミング生成部２５の入力とプロセッサ６間には、ヒステリシス回路２８が設けられている。ヒステリシス回路２８は、伝送ケーブル３により長距離伝送された基準クロック信号及び同期信号の波形整形を行う。ヒステリシス回路２８で波形整形された基準クロック信号及び同期信号は、タイミング生成部２５に入力される。

タイミング生成部２５は、ヒステリシス回路２８で整形された基準クロック信号及び同期信号に基づき、各種駆動信号（φＴ１、φＴ２、φＲ、φＸ、φＶＣＬ、φＨＣＬＲ、φＨＣＬＫ、φＭＵＸＳＥＬ、φＶＳＨ）を生成し、垂直走査部２４１、ノイズ除去部２４３、水平走査部２４５、マルチプレクサ２６、及び基準電圧生成部２４６に供給する。

読み出し部２４は、垂直走査部（行選択回路）２４１と、定電流源２４２と、ノイズ除去部２４３と、列ソースフォロアバッファ（トランジスタ）２４４と、水平走査部（列選択回路）２４５と、基準電圧生成部２４６と、電圧設定（電位設定）部２４７と、を含む。

垂直走査部２４１は、タイミング生成部２５から供給される駆動信号（φＴ、φＲ、φＸ）に基づき、受光部２３の選択された行＜Ｎ＞（Ｎ＝０，１，２，…，ｎ−１，ｎ）に行選択パルスφＴ１＜Ｎ＞、φＴ２＜Ｎ＞、φＲ＜Ｎ＞及びφＸ＜Ｎ＞を印加して、受光部２３の各単位画素２３０を定電流源２４２で駆動し、撮像信号及び画素リセット時のノイズ信号を垂直転送線２３９に転送し、ノイズ除去部２４３に出力する。

ノイズ除去部２４３は、各単位画素２３０ごとの出力ばらつきと、画素リセット時のノイズ信号とを除去し、各単位画素２３０で光電変換された撮像信号を列ソースフォロアバッファ２４４に出力する。なお、ノイズ除去部２４３の詳細は、図４を参照して後述する。

水平走査部２４５は、タイミング生成部２５から供給される駆動信号（φＨＣＬＫ）に基づき、受光部２３の選択された列＜Ｍ＞（Ｍ＝０，１，２，…，ｍ−１，ｍ）に列選択パルスφＨＣＬＫ＜Ｍ＞を印加し、各単位画素２３０で光電変換された撮像信号を列ソースフォロアバッファ２４４を介して、水平転送線２５８に転送し、マルチプレクサ２６に出力する。

マルチプレクサ２６は、タイミング生成部２５から供給される駆動信号（φＭＵＸＳＥＬ）により駆動され、水平転送線２５８を通じて入力される撮像信号と基準電圧生成部２４６で生成される基準電圧Ｖｒｅｆ（定電圧信号）とを交互に、出力部（アンプ）３１を介して、第２チップ２２に出力する。ここで出力される基準電圧Ｖｒｅｆは、コネクタ部５の撮像信号処理部５２等において、撮像信号伝送時の伝送ケーブル３で重畳される同相ノイズ除去のために利用される。なお、必要に応じて、マルチプレクサ２６の入力側にゲイン調整のためのアンプを設けてもよい。

第１チップ２１の受光部２３には、多数の単位画素２３０が二次元マトリクス状に配列される。各単位画素２３０は、光電変換素子２３１及び２３２と、電荷変換部２３３と、転送トランジスタ（第１の転送部）２３４及び２３５と、画素リセット部（トランジスタ）２３６と、画素ソースフォロアトランジスタ２３７及び画素出力スイッチ（信号出力部）２３８と、を含む。なお、本明細書では、１又は複数の光電変換素子と、それぞれの光電変換素子から信号電荷を電荷変換部２３３に転送するための転送トランジスタとを単位セルと呼ぶ。すなわち、単位セルには１又は複数の光電変換素子と転送トランジスタの組が含まれ、各単位画素２３０には、１つの単位セルが含まれる。

光電変換素子２３１及び２３２は、入射光をその光量に応じた信号電荷量に光電変換して蓄積する。光電変換素子２３１及び２３２のカソード側は、それぞれ転送トランジスタ２３４及び２３５の一端側に接続され、アノード側はグラウンドＶＳＳに接続される。電荷変換部２３３は、浮遊拡散容量（ＦＤ）からなり、光電変換素子２３１及び２３２で蓄積された電荷を電圧に変換する。

転送トランジスタ２３４及び２３５は、それぞれ光電変換素子２３１及び２３２から電荷変換部２３３に電荷を転送する。転送トランジスタ２３４及び２３５のそれぞれのゲートには、パルス状の駆動信号（行選択パルス）φＴ１及びφＴ２が供給される信号線が接続され、他端側は電荷変換部２３３に接続される。垂直走査部２４１から信号線を介してパルス状の駆動信号φＴ１及びφＴ２が供給されると、転送トランジスタ２３４及び２３５がオン状態となり、光電変換素子２３１及び２３２から電荷変換部２３３に信号電荷が転送される。

画素リセット部（トランジスタ）２３６は、電荷変換部２３３を所定電位にリセットする。画素リセット部２３６は、一端側が電源電圧ＶＤＤに接続され、他端側が電荷変換部２３３に接続され、ゲートにはパルス状の駆動信号φＲが供給される信号線が接続される。垂直走査部２４１から信号線を介してパルス状の駆動信号φＲが供給されると、画素リセット部２３６がオン状態となり、電荷変換部２３３に蓄積された信号電荷が放出されて、電荷変換部２３３が所定電位にリセットされる。

画素ソースフォロアトランジスタ２３７は、一端側が電源電圧ＶＤＤに接続され、他端側が画素出力スイッチ２３８の一端側に接続される。ゲートには電荷変換部２３３で電圧変換された信号（撮像信号又はリセット時の信号）が入力される。画素出力スイッチ２３８は、電荷変換部２３３で電圧変換された信号を垂直転送線２３９に出力する。画素出力スイッチ２３８の他端側は垂直転送線２３９に接続され、ゲートには、パルス状の駆動信号φＸが供給される信号線が接続される。画素出力スイッチ２３８のゲートに垂直走査部２４１から画素駆動線を介してパルス状の駆動信号φＸが供給されると、画素出力スイッチ２３８がオン状態となり、撮像信号又はリセット時の信号が垂直転送線２３９に転送される。

定電流源２４２は、一端側が垂直転送線２３９に接続され、他端側がグラウンドＶＳＳに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ１が印加される。単位画素２３０を定電流源２４２で駆動し、単位画素２３０の出力を垂直転送線２３９へ読み出す。垂直転送線２３９へ読み出された信号は、ノイズ除去部２４３に入力される。

ノイズ除去部２４３は、転送容量（ＡＣ結合コンデンサ）２５２と、クランプスイッチ（トランジスタ）２５３と、を含む。転送容量２５２は、一端側が垂直転送線２３９に接続され、他端側が列ソースフォロアトランジスタ２４４に接続される。クランプスイッチ２５３は、一端側が基準電圧生成部２４６からクランプ電圧Ｖｃｌｐが供給される信号線に接続される。クランプスイッチ２５３の他端側は、転送容量２５２と列ソースフォロアトランジスタ２４４間に接続され、ゲートには、タイミング生成部２５から駆動信号φＶＣＬが入力される。ノイズ除去部２４３に入力される撮像信号はノイズ成分を含んだ光ノイズ和信号である。

タイミング生成部２５から、駆動信号φＶＣＬがクランプスイッチ２５３のゲートに入力されると、クランプスイッチ２５３がオン状態となり、転送容量２５２は、基準電圧生成部２４６から供給されるクランプ電圧Ｖｃｌｐによりリセットされる。ノイズ除去部２４３でノイズ除去された撮像信号は、列ソースフォロアトランジスタ２４４のゲートに入力される。

ノイズ除去部２４３は、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量（ＡＣ結合コンデンサ）２５２の容量は、列ソースフォロアトランジスタ２４４の入力容量に対する十分な容量であればよい。加えて、ノイズ除去部２４３は、サンプリング容量の無い分、第１チップ２１における占有面積を小さくすることができる。

列ソースフォロアトランジスタ２４４の一端（ドレイン）側は、電源電圧ＶＤＤに接続され、他端（ソース）側は列選択スイッチ（第２の転送部）２５４の一端側に接続され、ゲートにはノイズ除去部２４３でノイズ除去された撮像信号が入力される。また、列ソースフォロアトランジスタ２４４の他端（ソース）側には、電圧設定部２４７が接続される。

電圧設定部２４７は、列ソースフォロアトランジスタ２４４の他端（ソース）側の電位（電圧）を所定電位に設定する。電圧設定部２４７は、各画素列の列ソースフォロアトランジスタ２４４に対して設けられるので、各列の列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電圧に揃えることができる。

図４に示す例では、電圧設定部２４７としてＭＯＳトランジスタで構成される電流発生部（電流源）４７０を、列ソースフォロアトランジスタ２４４の他端（ソース）側に接続する。電圧設定部２４７が列ソースフォロアトランジスタ２４４の他端（ソース）側に所定電流を流すことにより、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する。なお、電流発生部４７０は、ＭＯＳトランジスタの代わりに抵抗を用いて構成してもよいし、その他の定電流源を用いて構成してもよい。

電流発生部４７０は、撮像部２０の駆動時は常に列ソースフォロアトランジスタ２４４の他端（ソース）側に所定電流を流しており、これにより列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）は、常に所定電位に設定されている。なお、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する期間は、常時ではなく、光電変換素子２３１で光電変換された電荷を読み出す期間中のみとしたり、光電変換素子２３１で光電変換された電荷を読み出す期間の前後もしくは後のみとしたりすることも可能である。このように、必要な期間のみ電流を流すようにすることで消費電力を減らすことが可能である。なお、電圧設定部２４７が列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する期間を制御する場合には、例えば、後述する図７に示す駆動信号φＬＳＷがＨｉｇｈの時だけ電圧設定部２４７が動作するようなスイッチ等を設ける。

また、設計上想定されるリーク電流はピコアンペアレベルであり、これに対して、電流発生部４７０によりナノアンペアレベルの所定電流を列ソースフォロアトランジスタ２４４の他端（ソース）側に流す。リーク電流とは桁違いに大きな電流を流すことにより、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧が、リーク電流による変動の影響を受けなくなるため、シェーディング等の発生を防止することができる。

列選択スイッチ２５４の一端側は、列ソースフォロアトランジスタ２４４の他端側に接続され、他端側は水平転送線（第２の転送線）２５８に接続される。列選択スイッチ２５４のゲートには、水平走査部２４５から駆動信号φＨＣＬＫ＜Ｍ＞を供給するための駆動線が接続される。列＜Ｍ＞の列選択スイッチ２５４のゲートに水平走査部２４５から駆動信号φＨＣＬＫ＜Ｍ＞が供給されると、列選択スイッチ２５４がオン状態となり、列＜Ｍ＞の垂直転送線２３９の信号（ノイズ除去部２４３でノイズ除去された撮像信号）が水平転送線２５８に転送される。

定電流源２５７は、一端側が水平転送線２５８に接続され、他端側がグラウンドＶＳＳに接続され、ゲートにはバイアス電圧Ｖｂｉａｓ２が印加される。定電流源２５７は列ソースフォロアトランジスタ２４４を駆動し、撮像信号を垂直転送線２３９から水平転送線２５８へ読み出す。水平転送線２５８へ読み出された信号は、サンプルホールド部２５５に入力される。

水平リセットトランジスタ２５６の一端側は水平リセット電圧Ｖｃｌｒに接続され、他端側は水平転送線２５８に接続される。水平リセットトランジスタ２５６のゲートには、タイミング生成部２５から駆動信号φＨＣＬＲが入力される。タイミング生成部２５から駆動信号φＨＣＬＲが水平リセットトランジスタ２５６のゲートに入力されると、水平リセットトランジスタ２５６がオン状態となり、水平転送線２５８がリセットされる。

サンプルホールド部２５５は、バッファ２６１と、サンプルホールドスイッチ（トランジスタ）２６２と、サンプル容量（コンデンサ）２６３と、オペアンプ２６４と、を含む。バッファ２６１の入力側には、水平転送線２５８が接続され、該水平転送線２５８を介して、撮像信号と水平リセット時のノイズ信号とがバッファ２６１に入力される。バッファ２６１の出力は、サンプルホールドスイッチ２６２の一端側に接続される。サンプルホールドスイッチ２６２の他端側は、オペアンプ２６４の入力側に接続される。サンプル容量２６３の一端側は、サンプルホールドスイッチ２６２の他端側とオペアンプ２６４の入力側とに接続され、他端側はグラウンドＶＳＳに接続される。オペアンプ２６４の出力は、オペアンプ２６４に反転入力端子に接続されるとともに、マルチプレクサ２６の入力側に接続される。サンプルホールド部２５５は、サンプルホールドスイッチ２６２がオフ状態になる直前の電圧をサンプル容量２６３に保持し、サンプルホールドスイッチ２６２がオフ状態になっている間は、サンプル容量２６３に保持した電圧を出力する。

実施の形態１では、垂直転送線２３９からのノイズ除去後の撮像信号の読み出しと、水平リセットトランジスタ２５６による水平転送線２５８のリセットとを交互に行うことにより、列方向の撮像信号のクロストークを抑制することが可能となる。また、サンプルホールド部２５５のサンプルホールドスイッチ２６２を、ノイズ除去後の撮像信号の転送時にオン状態とし、リセット時のノイズ信号の転送時にオフ状態とすることにより、ノイズ除去後の撮像信号のみをオペアンプ２６４に出力することが可能となる。第１チップ２１がサンプルホールド部２５５を備えることにより、後段の増幅回路の帯域を半分にするとともに、レンジを抑制することができる。

マルチプレクサ２６は、サンプルホールド部２５５から出力されるノイズ除去された撮像信号と、基準電圧生成部２４６で生成される基準電圧Ｖｒｅｆとを交互に、出力部３１に出力する。出力部３１は、ノイズ除去された撮像信号と基準電圧Ｖｒｅｆとを必要に応じて信号増幅して、交互に第２チップ２２に出力する。

第２チップ２２では、ノイズ除去された撮像信号と基準電圧Ｖｒｅｆとの交流成分のみを、伝送ケーブル３を介して、コネクタ部５に伝送する。

図５は、実施の形態１による内視鏡システムの受光部の基準電圧生成部の構成を示す回路図である。基準電圧生成部（定電圧信号生成部）２４６は、２つの抵抗２９１及び２９２からなる抵抗分圧回路と、駆動信号φＶＳＨで駆動されるスイッチ（トランジスタ）２９３と、電源から独立させて、揺らぎから開放させるためのサンプリング容量（コンデンサ）２９４と、を含む。基準電圧生成部２４６は、スイッチ２９３の駆動により駆動信号φＶＳＨが駆動するタイミングで、電源電圧ＶＤＤから基準電圧Ｖｒｅｆ（定電圧信号）と、ノイズ除去部２４３のクランプ電圧Ｖｃｌｐとを生成する。

基準電圧Ｖｒｅｆとクランプ電圧Ｖｃｌｐとが同じ電源から同じタイミングで生成されるため、基準電圧Ｖｒｅｆは、ノイズ除去部２４３から出力される撮像信号に対する電源揺らぎの影響を反映する。また、基準電圧Ｖｒｅｆは、伝送ケーブル３での伝送ノイズ情報を伝送中に反映する。したがって、ノイズ除去された撮像信号と基準電圧Ｖｒｅｆとを交互にコネクタ部５に伝送することにより、コネクタ部５において、相関二重サンプリング等のノイズ除去処理を行い、伝送中のノイズを除去した撮像信号を得ることができる。

図６Ａは、実施の形態１による電圧設定部２４７の第１の他の例を示す回路図である。図６Ａに示す例では、電圧設定部２４７を、出力側トランジスタ４７１と、入力側トランジスタ４７２とで構成されるカレントミラーと、電流源４７３と、スイッチ４７４と、により構成している。出力側トランジスタ４７１の一端（ドレイン）は、列ソースフォロアトランジスタ２４４の他端（ソース）側に接続され、他端（ソース）はグラウンドＶＳＳに接続される。出力側トランジスタ４７１のゲートは、入力側トランジスタ４７２のゲートと接続される。入力側トランジスタ４７２の一端（ドレイン）は、電流源４７３に接続され、他端（ソース）はグラウンドＶＳＳに接続される。スイッチ４７４は、入力側トランジスタ４７２の一端（ドレイン）とグラウンドＶＳＳ間に接続される。スイッチ４７４は、駆動信号φＬＳＷによりオン・オフが制御される。

スイッチ４７４がオフ状態（駆動信号φＬＳＷがＨｉｇｈ）になると、電流源４７３から供給される電流がカレントミラーを介して、列ソースフォロアトランジスタ２４４の他端（ソース）側に流れる。これにより、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する。

図６Ｂは、実施の形態１による電圧設定部２４７の第２の他の例を示す回路図である。この図６Ｂに示す例では、スイッチ４７４を列ソースフォロアトランジスタ２４４の他端（ソース）側と出力側トランジスタ４７１との間に設けている。その他の構成及び動作は図６Ａに示す例と同様であり、スイッチ４７４がオン状態（駆動信号φＬＳＷがＨｉｇｈ）になると、電流源４７３から供給される電流がカレントミラーを介して、列ソースフォロアトランジスタ２４４の他端（ソース）側に流れる。これにより、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する。

図６Ｃは、実施の形態１による電圧設定部２４７の第３の他の例を示す回路図である。図６Ｃに示す例では、電圧設定部２４７を、抵抗４７５と、所定電圧ＶＡを供給する直流電圧源４７６と、スイッチ４７４と、により構成している。抵抗４７５の一端は、列ソースフォロアトランジスタ２４４の他端（ソース）側に接続され、他端はスイッチ４７４の一端に接続される。スイッチ４７４の他端は、直流電圧源４７６の一端に接続され、直流電圧源４７６の他端はグラウンドＶＳＳに接続される。

スイッチ４７４がオン状態（駆動信号φＬＳＷがＨｉｇｈ）になると、直流電圧源４７６から供給される電圧ＶＡが抵抗４７５を介して、列ソースフォロアトランジスタ２４４の他端（ソース）側に印加される。これにより、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位（電圧ＶＡ）に設定する。

所定電圧（ＶＡ）は、例えば、グラウンド（ＶＳＳ）以上であり、且つソースフォロアトランジスタ２４４が線形領域で動作する電圧（ゲート電圧（ＶＧ）−ソースフォロアトランジスタ２４４の閾値電圧（ＶＴＨ））であり、以下の式（１）で表される。
ＶＳＳ≦ＶＡ≦ＶＧ−ＶＴＨ …（１）

図７は、実施の形態１による撮像部の駆動信号を示すタイミングチャートの一例である。この例では、受光部２３の行＜０＞及び行＜１＞の単位画素２３０から信号を読み出し、出力部３１から出力されるまでを説明する。また、電圧設定部２４７が列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する期間を、常時ではなく、光電変換素子２３１で光電変換された電荷を読み出す期間のみとしている。なお、電圧設定部２４７を電流源で構成し常時電流を流すようにする場合にも、駆動信号φＬＳＷ以外の駆動信号のタイミングは同様であり、撮像部２０を同様に駆動することができる。

なお、図７に示すタイミングチャートでは説明の便宜上、単位画素２３０に光電変換素子２３１のみが含まれるものとしている。単位画素２３０に複数の光電変換素子が含まれる場合には、このタイミングチャートに示す１映像信号ライン分の動作を単位画素２３０に含まれる光電変換素子の数分だけ繰り返して行なう。すなわち、本実施の形態１のように、単位画素２３０に光電変換素子２３１と２３２が含まれる場合には、このタイミングチャートに示す１映像信号ライン分の動作を転送トランジスタ２３４、２３５に対してそれぞれ繰り返すことにより、映像信号ライン＜ｎ＞の信号が読み出される。

まず、クランプスイッチ２５３をオン（駆動信号φＶＣＬがＨｉｇｈ）し、画素出力スイッチ２３８をオン（駆動信号φＸ＜０＞がＨｉｇｈ）、画素リセット部２３６をパルス状にオン（パルス状の駆動信号φＲ＜０＞がＨｉｇｈ）、転送トランジスタ２３４をオフ（パルス状の駆動信号φＴ＜０＞がＬｏｗ）することにより、読み出し対象の単位画素２３０特有のばらつきと、画素リセット時のノイズなどを含むノイズ信号を、単位画素２３０から垂直転送線２３９に出力する。このとき、クランプスイッチ２５３をオン（駆動信号φＶＣＬがＨｉｇｈ）状態にしたままにすることにより、列ソースフォロアトランジスタ２４４のゲートをクランプ電圧Ｖｃｌｐの電圧とする。クランプ電圧Ｖｃｌｐは、駆動信号φＶＳＨの立下りのタイミングで決定し、このタイミングで基準電圧Ｖｒｅｆも決定される。

次に、電圧設定部２４７をアクティブにする（図６Ａに示す例の場合は、駆動信号φＬＳＷをＬｏｗレベルにしてスイッチ４７４をオフ状態にし、図６Ｂ及び図６Ｃに示す例の場合は、駆動信号φＬＳＷをＨｉｇｈレベルにしてスイッチ４７４をオン状態にする）とともに、クランプスイッチ２５３をオフ（駆動信号φＶＣＬがＬｏｗ）にした状態で、転送トランジスタ２３４をパルス状にオン（パルス状の駆動信号φＴ＜０＞がＨｉｇｈ）することにより、光電変換素子２３１で光電変換された電荷を電荷変換部２３３が変換した信号を垂直転送線２３９に読み出す。この状態で、画素出力スイッチ２３８はオン（駆動信号φＸ＜０＞がＨｉｇｈ）されたままであるので、電荷変換部２３３によって電圧変換された撮像信号（光ノイズ和信号）は垂直転送線２３９に転送される。この動作により、転送容量２５２を介して、ノイズ信号が差し引かれた撮像信号（光信号）が、列ソースフォロアトランジスタ２４４のゲートに出力される。ここで列ソースフォロアトランジスタ２４４のゲートに出力される信号は、クランプ電圧Ｖｃｌｐを基準としてサンプリングされた信号である。

撮像信号をクランプ電圧Ｖｃｌｐを基準としてサンプリングした後、水平リセットトランジスタ２５６をオフ（駆動信号φＨＣＬＲがＬｏｗ）にし、水平転送線２５８のリセットを解除するとともに、電圧設定部２４７を非アクティブにする（図６Ａに示す例の場合は、駆動信号φＬＳＷをＨｉｇｈレベルにしてスイッチ４７４をオン状態にし、図６Ｂ及び図６Ｃに示す例の場合は、駆動信号φＬＳＷをＬｏｗレベルにしてスイッチ４７４をオフ状態にする）。これにより、電圧設定部２４７が列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する。

その後、列＜０＞の列選択スイッチ２５４をオン（パルス状の駆動信号φＨＣＬＫ＜０＞がＨｉｇｈ）することにより、撮像信号を水平転送線２５８に転送する。この時、サンプルホールドスイッチ２６２をパルス状にオン（パルス状の駆動信号φＨＳＨがＨｉｇｈ）することにより、撮像信号がサンプル容量２６３にサンプリングされる。その後、マルチプレクサ２６にＬｏｗレベルのパルス状の駆動信号φＭＵＸＳＥＬ（図４）を印加して、サンプル容量２６３にサンプリングされた撮像信号を出力部３１に出力する。この時、マルチプレクサ２６のパルス状の駆動信号と同期して、水平リセットトランジスタ２５６をオン（パルス状の駆動信号φＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットする。

さらにその後、マルチプレクサ２６にＨｉｇｈレベルのパルス状の駆動信号φＭＵＸＳＥＬ（図４）を印加し、基準電圧生成部２４６で生成した基準電圧Ｖｒｅｆ（定電圧信号）を出力部３１に出力するとともに、水平リセットトランジスタ２５６をオフ（駆動信号φＨＣＬＲがＬｏｗ）にし、リセットされていた水平転送線２５８のリセットを解除し、次の列の列選択スイッチ２５４をオン（駆動信号φＨＣＬＫ＜１＞がＨｉｇｈ）することにより、撮像信号を水平転送線２５８に転送する。この時、サンプルホールドスイッチ２６２をパルス状にオン（パルス状の駆動信号φＨＳＨ（図４）がＨｉｇｈ）することにより、撮像信号がサンプル容量２６３にサンプリングされる。そして、水平リセットトランジスタ２５６をオン（駆動信号φＨＣＬＲがＨｉｇｈ）にし、水平転送線２５８を再度リセットするとともに、水平リセットトランジスタ２５６のパルスと同期して、マルチプレクサ２６にＬｏｗレベルのパルス状の駆動信号φＭＵＸＳＥＬ（図４）を印加して、サンプリングされた撮像信号を出力部３１に出力する。

行＜０＞の撮像信号が全て水平転送線２５８に転送されたら、駆動信号φＶＳＨ及び駆動信号φＶＣＬをＨｉｇｈレベルにし、その後に画素出力スイッチ２３８をオフ（駆動信号φＸ＜０＞がＬｏｗ）にすることにより、行＜０＞の撮像信号の転送を終了し、次の行＜１＞の撮像信号の転送を開始する。

このような動作を、受光部２３の列数分（又は読み出しが必要な列数分）繰り返すことにより、撮像信号と基準電圧Ｖｒｅｆとが交互に出力部３１から出力される。１ライン分の読み出し動作を単位画素行数分（又は読み出しが必要な行数分）繰り返すことにより、１フレーム分の撮像信号が出力される。

以上、本発明の実施の形態１によれば、ノイズ除去部２４３に、サンプリング用のコンデンサ（サンプリング容量）を必要としないため、転送容量（ＡＣ結合コンデンサ）２５２の容量を低く抑えることができる。また、サンプリング容量が無い分、ノイズ除去部２４３の占有面積を小さくすることができる。

また、本発明の実施の形態１によれば、少なくとも、各光電変換素子２３１、２３２からの電荷読み出し中に、電圧設定部２４７が列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定するので、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧が、リーク電流による変動の影響を受けなくなる。よって、シェーディング等の発生を防止することができる。

さらに、本発明の実施の形態１によれば、１画素ごとに撮像信号と基準電圧Ｖｒｅｆとを交互に出力することができる。これにより、例えば、コネクタ部５に設けられる相関二重サンプリング回路で、信号の伝送中に重畳する同相ノイズを効果的に除去することができる。

なお、上述の実施の形態１では、列方向に隣り合う２つの光電変換素子２３１及び２３２を一組として単位セルを構成したが、行方向に隣り合う２つの光電変換素子を一組として単位セルを構成してもよいし、行方向及び列方向に隣り合う４つの光電変換素子を一組として単位セルを構成してもよい。また、画素共有を行わずに、１つの光電変換素子で単位セルを構成するようにしてもよい。

なお、サンプルホールド部２５５は、省略可能である。サンプルホールド部２５５を省略した場合でも、後段のマルチプレクサ２６により、撮像信号のみが選択され、出力部３１には、撮像信号と基準電圧Ｖｒｅｆとが交互に出力される。

（実施の形態２）
図８は、実施の形態２による内視鏡システムの第１チップの構成を示す回路図である。この実施の形態２による内視鏡システム１の説明においては、実施の形態１による内視鏡システム１と同一の構成要素については同一の符号を付して、その詳細な説明は省略する。

この実施の形態２では、電圧設定部２４７を、列ソースフォロアトランジスタ２４４の電源電圧を切り替える電圧切替部４８０としている。それ以外の回路構成は、実施の形態１と同様である。

電圧切替部４８０は、例えば、マルチプレクサ又はスイッチで構成され、タイミング生成部２５から供給される駆動信号φＬＳＷに従い、電源電圧ＶＤＤ及びグラウンドＶＳＳのいずれか一方を、列ソースフォロアトランジスタ２４４の電源電圧として選択的に供給する。電圧切替部４８０は、駆動信号φＬＳＷがＬｏｗレベルのときは電源電圧ＶＤＤを供給し、ＨｉｇｈレベルのときはグラウンドＶＳＳを供給する。

列ソースフォロアトランジスタ２４４の電源電圧としてグラウンドＶＳＳが供給されると、列ソースフォロアトランジスタ２４４がオン状態となり、グラウンドＶＳＳから電源電圧ＶＤＤに復帰する際に列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）が所定電圧に設定される。なお、列ソースフォロアトランジスタ２４４の駆動電圧として供給されるグラウンドＶＳＳは、列ソースフォロアトランジスタ２４４をオン状態とするのに十分低い電圧であればよい。例えば、上述した式（１）で表される所定電圧ＶＡでもよい。

この実施の形態２では、列ソースフォロアトランジスタ２４４をオン状態とすることにより、列ソースフォロアトランジスタ２４４の他端（ソース）側に電流を流し、実施の形態１と同様に、他端（ソース）側の電圧（ソース電圧）を所定電圧に設定する。よって、実施の形態２でも実施の形態１と同様に、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧が、リーク電流による変動の影響を受けなくなる。よって、シェーディング等の発生を防止することができる。実施の形態２でも、上述の実施の形態１と同様の効果を得ることができる。

また、この実施の形態２では、電圧切替部４８０は、各光電変換素子２３１、２３２からの電荷読み出し中は、電源電圧ＶＤＤを列ソースフォロアトランジスタ２４４の電源電圧として供給し、電荷読み出し期間以外にグラウンドＶＳＳを供給する。詳細なタイミングについては、図１０及び図１１を参照して後述する。

図９は、実施の形態２による電圧設定部の他の例を示す回路図である。図９に示す例では、ＰＭＯＳトランジスタ４８１と、ＮＭＯＳトランジスタ４８２と、直流電圧源４８３と、で構成される電圧切り替え回路を電圧設定部２４７としている。直流電圧源４８３は、上述した式（１）で表される所定電圧ＶＡを供給する電圧源であり、駆動信号φＬＳＷがＨｉｇｈレベルの時に、列ソースフォロアトランジスタ２４４の一端（ドレイン）側に所定電圧ＶＡを供給する。駆動信号φＬＳＷがＬｏｗレベルの時には、電源電圧ＶＤＤが列ソースフォロアトランジスタ２４４の一端（ドレイン）側に供給される。

図１０は、実施の形態２による撮像装置の駆動信号を示すタイミングチャートの一例である。この例では、電圧設定部２４７が列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する期間を、光電変換素子２３１で光電変換された電荷を読み出す期間の前後としている。その他の駆動信号のタイミングは図７に示す例と同一である。

図１０に示すタイミングチャートでは、画素リセット部２３６をパルス状にオン（パルス状の駆動信号φＲ＜０＞がＨｉｇｈ）にした後に、パルス状の駆動信号φＬＳＷにより電圧切替部４８０が列ソースフォロアトランジスタ２４４の一端（ドレイン）側にグラウンドＶＳＳ（または所定電圧ＶＡ）を供給する。これにより、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に揃え、転送トランジスタ２３４をパルス状にオン（パルス状の駆動信号φＴ＜０＞がＨｉｇｈ）することにより、光電変換素子２３１で光電変換された電荷を電荷変換部２３３が変換した信号を垂直転送線２３９に読み出す。その後、再度パルス状の駆動信号φＬＳＷにより電圧切替部４８０が列ソースフォロアトランジスタ２４４の一端（ドレイン）側にグラウンドＶＳＳ（または所定電圧ＶＡ）を供給して、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に揃え、各列の列選択スイッチ２５４を順次オンすることにより、撮像信号を水平転送線２５８に読み出す。

図１１は、実施の形態２による撮像装置の駆動信号を示すタイミングチャートの他の例である。この例では、電圧設定部２４７が列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定する期間を、光電変換素子２３１で光電変換された電荷を読み出す期間の後としている。その他の駆動信号のタイミングは図１０に示す例と同一である。

図１１に示すタイミングチャートでは、画素リセット部２３６をパルス状にオン（パルス状の駆動信号φＲ＜０＞がＨｉｇｈ）にした後に、転送トランジスタ２３４をパルス状にオン（パルス状の駆動信号φＴ＜０＞がＨｉｇｈ）することにより、光電変換素子２３１で光電変換された電荷を電荷変換部２３３が変換した信号を垂直転送線２３９に読み出す。その後、再度パルス状の駆動信号φＬＳＷにより電圧切替部４８０が列ソースフォロアトランジスタ２４４にグラウンドＶＳＳ（または所定電圧ＶＡ）を供給して、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に揃え、各列の列選択スイッチ２５４を順次オンすることにより、撮像信号を水平転送線２５８に読み出す。

なお、図７、図１０及び図１１に示すタイミングチャートでは、各映像信号ラインの先頭列＜０＞の撮像信号を水平転送線２５８に転送する前に１度だけ、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定したが、各列の撮像信号を水平転送線２５８に転送する前に、列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定するようにしてもよい。また、一列おき、二列おき等、任意の周期で列ソースフォロアトランジスタ２４４の他端（ソース）側の電圧（ソース電圧）を所定電位に設定するようにしてもよい。

１ 内視鏡システム
２ 内視鏡
３ 伝送ケーブル
４ 操作部
５ コネクタ部
６ プロセッサ
７ 表示装置
８ 光源装置
２０ 撮像部
２１ 第１チップ
２２ 第２チップ
２３ 受光部
２４ 読み出し部
２５ タイミング生成部
２６ マルチプレクサ
２７ バッファ
２８ ヒステリシス回路
３１ 出力部
５１ ＡＦＥ部
５２ 撮像信号処理部
６１ 電源部
６２ 画像信号処理部
２３０ 単位画素
２３１，２３２ 光電変換素子
２３３ 電荷変換部
２３４，２３５ 転送トランジスタ
２３６ 画素リセット部
２３７ 画素ソースフォロアトランジスタ
２３８ 画素出力スイッチ
２３９ 垂直転送線
２４１ 垂直走査部
２４２，２５７ 定電流源
２４３ ノイズ除去部
２４４ 列ソースフォロアトランジスタ
２４５ 水平走査部
２４６ 基準電圧生成部
２４７ 電圧設定（電位設定）部
２５２ 転送容量
２５３ クランプスイッチ
２５４ 列選択スイッチ
２５５ サンプルホールド部
２５６ 水平リセットトランジスタ
２５８ 水平転送線
２６１ バッファ
２６２ サンプルホールドスイッチ
２６３ サンプル容量
２６４ オペアンプ
２９１，２９２ 抵抗
４７０ 電流発生部
４７１ 出力側トランジスタ
４７２ 入力側トランジスタ
４７３ 電流源
４７４ スイッチ
４７５ 抵抗
４７６，４８３ 直流電圧源
４８０ 電圧切替部
４８１，４８２ ＭＯＳトランジスタ

Claims (4)

1. 二次元マトリクス状に配置され、外部から光を受光し、受光量に応じた撮像信号を生成して出力する複数の画素と、
   前記画素に接続され、前記撮像信号を転送する第１の転送線と、
   前記第１の転送線で転送される前記撮像信号が出力される第２の転送線と、
   前記二次元マトリクスの中から１つの画素列を選択し、前記第１の転送線で転送される前記撮像信号を前記第２の転送線に出力する列選択スイッチと、
   前記第１の転送線で転送される前記撮像信号が入力されるゲートを有し、ドレイン端が電源電圧に接続され、ソース端が前記列選択スイッチに接続される列ソースフォロアと、
   前記列ソースフォロアの前記ソース端側電位を所定電位に設定する電位設定手段と、
   を備え、
   前記電位設定手段は、前記列ソースフォロアの前記ドレイン端側に供給される電源電圧を切り替える電圧切替部を含むことを特徴とする撮像素子。
2. 前記画素は、
   受光量に応じて光電変換を行い、電荷を蓄積する光電変換素子と、
   前記蓄積される電荷を転送する第１の転送部と、
   前記転送される電荷を電圧または電流信号へ変換する電荷変換部と、
   前記電荷変換部を第１の電圧にリセットする画素リセット部と、
   前記変換された信号を出力する信号出力部と、を備え、
   前記撮像素子は、
   前記第１の転送線と接続される転送容量と、
   前記転送容量を第２の電圧にリセットする転送容量リセット部と、
   前記第１の転送部をオフ状態にして、前記画素リセット部により前記電荷変換部をリセットした後、前記信号出力部を介して前記電荷変換部の信号を前記第１の転送線へ出力するときに、前記転送容量リセット部により前記転送容量をリセットするノイズ信号読み出し動作と、前記転送容量リセット部をオフ状態にして、前記第１の転送部をオン状態にして前記光電変換素子が蓄積した電荷を転送した後、前記信号出力部を介して、前記電荷変換部の信号を前記第１の転送線へ出力する光ノイズ和信号読み出し動作と、により前記第１の転送線から信号を出力させる駆動部と、
   をさらに備えることを特徴とする請求項１に記載の撮像素子。
3. 請求項１または２に記載の撮像素子を備えることを特徴とする撮像装置。
4. 請求項１または２に記載の撮像素子を備えることを特徴とする内視鏡システム。

Images