JP3658401B2 - 固体撮像装置及びそれを用いたカメラ - Google Patents

Description

本発明は、デジタルカメラやビデオカメラなどに用いられている固体撮像装置に関するものである。更に、本発明は、そのような固体撮像装置を用いたカメラに関するものである。

固体撮像装置は、２次元状に配置された画素のそれぞれで光電変換、蓄積、電荷の読み出し（走査）を行う機能を有しており、最近では、半導体プロセスの導入により、それらの機能が１つのチップ上に造り込まれた種々のチップ構造が提供されている。図７に、特許文献１に記載の従来における固体撮像装置のチップ構造例を示す。

図７において、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’における断面図である。この固体撮像装置は、画素が２次元状に配置された画素領域１０２を備える固体撮像素子（チップ）１０１がパッケージ１００に収納される構造になっている。画素領域１０２は、固体撮像素子１０１の中央付近に設けられており、そのアスペクト比（縦横比）は例えば３：４である。画素領域１０２の長辺側に隣接して、複数のパッド１０５が設けられている。

パッケージ１００は、中央部に所定の大きさの開口部を備え、この開口部の底面に形成された凹部に、固体撮像素子１０１を固定するためのダイパッド１０３が設けられている。パッケージ１００の開口部の底面には、ダイパッド１０３上に固定された固体撮像素子１０１の各パッド１０５とそれぞれ対応する複数のパッド１０７が形成されている。パッケージ１の開口部を透明なガラス板１０４で塞ぐことで、その開口部の内部に収納された固体撮像素子１０１を密封することができる。

固体撮像素子１０１側に形成された複数のパッド１０５とパッケージ１側に形成された複数のパッド１０７はワイヤーボンディングにより接続されており、各パッド１０７はパッケージ１００の外周部に設けられた複数の端子１０６と所定の金属配線（不図示）を介してそれぞれ接続されている。

図７には示していないが、固体撮像素子１０１上の画素領域１０２の周辺には、各画素の光電変換、蓄積、電荷の読み出しを行うための回路として、垂直走査回路や水平走査回路などが形成されている。垂直走査回路は、通常、画素領域１０２の短辺側に配置され、水平走査回路は、通常、画素領域１０２の長辺側に配置される。

上記のように構成された固体撮像装置では、パッド１０５を介して、外部から固体撮像素子１０１に対して必要な信号および電圧が供給されるとともに、固体撮像素子１０１から外部へ信号（映像信号）が出力される。

次に、固体撮像素子の基本構成について簡単に説明する。固体撮像素子には、大きく分けてＭＯＳ（Ｘ−Ｙアドレス）方式と電荷転送方式の２つがあり、いずれの方式も実用化されている。一例として、特許文献２に記載のＭＯＳ（Ｘ−Ｙアドレス）方式の固体撮像素子の概略構成を図８に示す。

図８に示す固体撮像素子は、複数のゲート線２０３と複数の垂直信号線２０８が互いに交差するように配置されている。これらゲート線２０３と垂直信号線２０８の各交差部には、ＭＯＳトランジスタよりなる垂直スイッチ２０４を介してフォトダイオード２０１が設けられており、これにより画素が形成されている。垂直スイッチ２０４は、ゲートがゲート線２０３に接続され、ソースがフォトダイオード２０１の出力に接続され、ドレインが垂直信号線２０８に接続されている。

各ゲート線２０３は垂直走査回路２０２に接続されている。各垂直信号線２０８の一端には、ＭＯＳトランジスタよりなる水平スイッチ２０６が設けられている。水平スイッチ２０６は、ゲートが水平走査回路２０５に接続され、ソースが垂直信号線２０８に接続され、ドレインが増幅回路２０７の入力に接続されている。

垂直走査回路２０２は、行選択を行う垂直シフトレジスタであって、その駆動周波数は数ｋＨｚ〜数十ｋＨｚである。この垂直走査回路２０２からの選択信号で垂直スイッチ２０４がオン・オフする。水平走査回路２０５は、列選択を行う水平シフトレジスタであって、その駆動周波数は数十ＭＨｚである。この水平走査回路２０５からの選択信号で水平スイッチ２０６がオン・オフする。

上記の固体撮像素子では、まず、水平ブランキング期間中に、垂直走査回路２０２により選択された行のゲート線２０３の電圧が高くなり、そのゲート線２０３に接続された全ての垂直スイッチ２０４がオン状態になる。そして、オン状態になった各垂直スイッチ２０４を介して、信号電荷がフォトダイオード２０１から垂直信号線２０８に転送される。その後、水平走査回路２０５からの選択信号によって各水平スイッチ２０６が順次開閉し、各垂直信号線２０８に転送された信号電荷が順次、増幅回路２０７によって増幅されて出力される。同様な手順で、他の行についても信号電荷の転送が行われる。
特開平８−２５６２９６号公報（第２ページ、第３図及び第４図） 特開平１０−２３３９６５号公報（第２ページ、第５図）

２次元状に配置された画素から信号電荷を順次読み出して転送する場合は、通常は、図８で示した例のように、垂直走査回路により行を選択し、次いで水平走査回路によりその選択した行の各画素を順次選択する、といった動作が行われる。この場合、垂直走査回路の駆動周波数は数ｋＨｚ〜数十ｋＨｚと遅いのに対して、水平走査回路の駆動周波数は数十ＭＨｚと速いため、この水平走査回路が高周波ノイズ源となって、その近傍に配置された配線やパッドに高周波ノイズがのり、場合によっては出力映像信号に影響するような信号・電位の振られが生じる。このようなことから、高周波ノイズによる出力映像信号への影響を受けやすい配線やパッド、例えば画素の能動素子に電圧や接地電位を与えるパッド、増幅器への電圧供給を行うためのパッド、増幅器からの映像信号を出力するためのパッドなどについては、高周波ノイズ源である水平走査回路から離れた位置に配置する必要がある。

しかしながら、従来は、パッドのピッチを長くでき、しかも多数のパッドを配置できる、という理由から、パッドは、チップの長辺側（水平走査回路が配置されている側）に配置されている（図７参照）。このため、上記の高周波ノイズによる出力映像信号への影響が生じる場合があった。

なお、設計によっては、水平走査回路により列を選択した後、垂直走査回路によりその選択した列の各画素を順次選択する、といった動作を行うことも可能であり、この場合は、垂直走査回路側が高周波ノイズ源となる。

本発明の目的は、上記問題を解決し、走査回路からの高周波ノイズによる出力映像信号への影響を抑制することができる固体撮像装置およびそれを用いたカメラを提供することにある。

上記目的を達成するため、本発明の固体撮像装置は、第１の走査手段と、駆動周波数が前記第１の走査手段より遅い第２の走査手段とが、それぞれチップの異なる辺部に隣接して配置される固体撮像装置であって、前記チップ上に、画素領域と前記画素領域から前記第１および第２の走査手段によって読み出された信号電荷を増幅するアンプとを有し、前記アンプに電圧を与えるパッド、及び前記アンプの出力を前記チップの外部へ出力するパッドが設けられ、前記パッドは前記第１の走査手段が配置されていない辺部に配置されていることを特徴とする。

上記の場合、前記画素領域には、能動素子を有する画素が２次元状に配置されており、前記能動素子に電圧または接地電位を与えるためのパッドが、前記第１の走査手段が配置されていない辺部に配置されてもよい。

また、本発明のカメラは、上記の固体撮像装置と、被写体の光学像を結像させるレンズと、前記固体撮像装置からの信号を処理する信号処理部と、を有することを特徴とする。

上記のとおりの本発明によれば、能動素子に電圧または接地電位を与えるためのパッド、増幅器に電圧を入力する、または増幅器の出力をチップ外へ出力するためのパッドなど、チップの出力に高周波ノイズによる影響を生じるパッド（所定のパッド）は、チップの辺部のうち、高周波ノイズ源である第１の走査手段が設けられていない辺部に配置されるので、高周波ノイズがそれら所定のパッドおよびパッドからの配線にのってチップの出力に大きく影響することはない。このように、本発明によれば、駆動周波数の速い走査回路からの高周波ノイズによる出力映像信号への影響を抑制することができるので、従来に比べて画質の高い映像を提供することができる。

次に、本発明の実施形態について図面を参照して説明する。

図１は、本発明の一実施形態である固体撮像装置のチップ構成を示すブロック図である。チップ１０の中央付近に、画素が二次元状に配置された画素領域１が形成されており、その周辺に水平走査回路２ａ、２ｂ、垂直走査回路３、ＣＴメモリ４ａ、４ｂ、パッド５ａ、５ｂ、アンプ６ａ、６ｂが形成されている。

画素領域１は、ｍ行ｎ列の画素からなる、例えばアスペクト比（縦横比）が２：３の長方形の形状をしたものである。尚、アスペクト比は用途に応じて適宜決まり得るものであり本実施形態に限定されない。垂直走査回路３は、画素領域１の画素を行単位に選択する垂直シフトレジスタより構成されるものであって、画素領域１の一方の短辺に隣接して設けられている。この垂直走査回路３の駆動周波数は数ｋＨｚ〜数十ｋＨｚである。

ＣＴメモリ４ａ、４ｂは、垂直走査回路３により選択された行の各画素から転送される信号電荷を記憶するアナログメモリである。ＣＴメモリ４ａは、画素領域１の一方の長辺に隣接して設けられており、奇数列の画素の信号電荷を記憶する。他方、ＣＴメモリ４ｂは、画素領域１のもう一方の長辺に隣接して設けられており、偶数列の画素の信号電荷を記憶する。

水平走査回路２ａは、ＣＴメモリ４ａに隣接して設けられており、ＣＴメモリ４ａに記憶した各画素の信号電荷を順次読み出す水平シフトレジスタより構成されている。水平走査回路２ｂは、ＣＴメモリ４ｂに隣接して設けられており、ＣＴメモリ４ｂに記憶した各画素の信号電荷を順次読み出す水平シフトレジスタより構成されている。これら水平走査回路２ａ、２ｂの駆動周波数は同じで、いずれも数十ＭＨｚである。

アンプ６ａは、水平走査回路２ａによってＣＴメモリ４ａから読み出された信号（電圧）を増幅するものである。アンプ６ｂは、水平走査回路２ｂによってＣＴメモリ４ｂから読み出された信号電荷を増幅するものである。これらアンプ６ａ、６ｂは、画素領域１のもう一方の短辺（垂直走査回路３が設けられた側とは反対の短辺）に隣接して設けられている。

パッド５ａは、チップ１０の辺部のうち、画素領域１の両短辺側に位置する辺部に複数配置されている。パッド５ａとしては、垂直走査回路３を駆動する信号が入力されるパッドの他、水平走査回路２ａ、２ｂからの高周波ノイズによる出力映像信号への影響を受け易いパッド、例えば画素の能動素子に電圧や接地電位を与えるパッド、アンプ６ａ、６ｂに電圧を与えるパッド、およびアンプ６ａ、６ｂの出力をチップ１０外部へ出力するパッドなどがある。

パッド５ｂは、チップ１０の、水平走査回路２ａ、２ｂが設けられた辺部に複数配置されている。パッド５ｂとしては、水平走査回路２ａ、２ｂからの高周波ノイズによる出力映像信号への影響をあまり受けないパッド、例えば水平走査回路２ａ、２ｂを駆動するのに必要な信号が入力されるパッドがある。

上記の固体撮像装置では、まず、ブランキング期間中に、垂直走査回路３により選択された行の各画素の信号電荷がＣＴメモリ４ａ、４ｂに転送されて記憶される。その後、水平走査期間において、水平走査回路２ａ、２ｂによりＣＴメモリ４ａ、４ｂに記憶された信号電荷が順次読み出される。ＣＴメモリ４ａ、４ｂから読み出された信号電荷はそれぞれアンプ６ａ、６ｂにて増幅され、一連の映像信号信号としてパッド５ａから外部へ出力される。同様な手順で、他の行の画素についても信号電荷の読み出しが行われる。このようにして、画素領域１の左上に位置する画素から順に水平ラインに沿って信号電荷が読み出される。

高周波ノイズによる出力映像信号への影響を受け易いパッドおよびそれに接続される配線は全て、高周波ノイズ源である水平走査回路２ａ、２ｂから離れた位置に配置されているので、水平走査回路２ａ、２ｂからの高周波ノイズがそれらパッドや配線からのってチップ１０から出力される映像信号に大きく影響することはない。したがって、高周波ノイズによる画像の乱れは生じない。

次に、図１に示した固体撮像装置の基本回路構成について具体的に説明する。

図２に、画素領域１、水平走査回路２ａ、２ｂ、垂直走査回路３およびＣＴメモリ４ａ、４ｂの具体的な回路構成を示す。画素領域１は、垂直方向に複数配置された垂直信号線２０と、水平方向に複数配置された、ゲート線２１およびセレクト線２３とを有し、これら垂直信号線２０とゲート線２１およびセレクト線２３との各交差部に画素（単位画素）が形成されている。単位画素は、図３に示すように、フォトダイオード１１と、能動素子である、転送ＭＯＳトランジスタ１２、リセットＭＯＳトランジスタ１３およびソースフォロワ入力ＭＯＳトランジスタ１４、セレクトＭＯＳトランジスタ１５とからなる。

転送ＭＯＳトランジスタ１２は、ゲートが垂直信号線２０と垂直に配置されたゲート線２１に接続され、ソースがフォトダイオード１１の出力に接続され、ドレインがリセットＭＯＳトランジスタ１３のソースおよびソースフォロワ入力ＭＯＳトランジスタ１４のゲートに接続されている。リセットＭＯＳトランジスタ１３は、ゲートがリセット線２２に接続され、ドレインが基準電圧を供給する電源に接続されている。ソースフォロワ入力ＭＯＳトランジスタ１４は、ソースがセレクトＭＯＳトランジスタ１５を介して垂直信号線２０に接続され、ドレインが上記電源に接続されている。セレクトＭＯＳトランジスタ１５は、読み出したい選択行の画素のソースフォロワ入力ＭＯＳのソース１４を垂直信号線２０へと接続するスイッチの役割をする。

ＣＴメモリ４ａは奇数列の画素が接続された垂直信号線２０ごとにメモリ部を有する。メモリ部は、図４に示すように、ＭＯＳトランジスタ４１〜４４、保持部ＣＴＮ、ＣＴＳからなる。

保持部（容量）ＣＴＮは、転送ＭＯＳトランジスタ１２によりフォトダイオードの信号をソースフォロワ入力ＭＯＳ１４のゲートに入力する前に読み出す基準電圧を保持する部分である。なお、基準電圧とは、画素リセット解除直後の、リセットＭＯＳトランジスタ１３に接続されている電源に応じた電位のことである。垂直信号線２０から分岐した一方の分岐線に、ドレインとソースが互いに接続されたＭＯＳトランジスタ４１、４２が直列に接続されており、これらトランジスタの接続ラインに保持部（容量）ＣＴＮが接続されている。ＭＯＳトランジスタ４１は、ドレインがアンプ６ａの一方の入力ラインに接続され、ゲートが水平走査回路２ａに接続されている。ＭＯＳトランジスタ４２のゲートはＰＴＮ信号が供給される信号線に接続されている。

保持部ＣＴＳは、単位画素から転送された信号電荷に応じた電圧を保持する部分である。垂直信号線２０から分岐した他方の分岐線に、ドレインとソースが互いに接続されたＭＯＳトランジスタ４３、４４が直列に接続されており、これらトランジスタの接続ラインに保持部（容量）ＣＴＳが設けられている。ＭＯＳトランジスタ４３は、ドレインがアンプ６ａの他方の入力ラインに接続され、ゲートが水平走査回路２ａに接続されている。ＭＯＳトランジスタ４４のゲートはＰＴＳ信号が供給される信号線に接続されている。

ＣＴメモリ４ｂは、偶数列の画素が接続された垂直信号線２０ごとにメモリ部を有する。このメモリ部も、アンプ６ｂに接続される以外は、図４に示した構成と同じものである。

垂直走査回路３は、ＰＶＳＴ信号およびＰＶ信号によって動作し、ＰＴＸ信号，ＰＲＥＳおよびＰＳＥＬ信号に応じて画素領域１の単位画素における転送ＭＯＳトランジスタ１２，リセットＭＯＳトランジスタ１３およびセレクトＭＯＳトランジスタ１５のオン・オフ制御を行う。

ＣＴメモリ４ａ、４ｂは、ＰＴＮ信号によってＭＯＳトランジスタ４２のオン・オフ制御が行われることで、保持部ＣＴＮにおける保持動作が制御され、ＰＴＳ信号によってＭＯＳトランジスタ４４のオン・オフ制御が行われることで、保持部ＣＴＳにおける保持動作が制御される。

水平走査回路２ａは、ＰＨＳＴ信号およびＰＨ１信号によって動作し、ＣＴメモリ４ａのＭＯＳトランジスタ４１、４３のオン・オフ制御を行う。これと同様に、水平走査回路２ｂは、ＰＨＳＴ信号およびＰＨ２信号によって動作し、ＣＴメモリ４ｂのＭＯＳトランジスタ４１、４３のオン・オフ制御を行う。

図５は、図２に示した回路の動作を説明するためのタイミングチャート図である。以下、図２〜５を参照して動作を説明する。

ＰＶＳＴ信号の立ち上がりタイミングで垂直走査回路３が動作を開始する。ＰＶ信号は垂直シフトレジスタ・シフトパルスであって、ＰＶＳＴ信号の立ち上がりから一定時間後にまずローレベルになり、その後ハイレベルとローレベルが所定の周期（周波数は数ｋＨｚ〜数十ｋＨｚ）で切り替わる。このレベルの切り替わりにおいて、最初のローレベル期間が画素領域１の一行目選択期間、次のハイレベル期間が画素領域１の二行目選択期間という具合に、各レベルの期間が各行の選択期間と対応する。ＰＲＥＳ信号は、ＰＶ信号におけるローレベルとハイレベルの切り替わりタイミングから一定時間後に所定の期間だけローレベルになる。このローレベルの期間がブランキング期間（ＢＬＫ）である。

一行目選択期間のブランキング期間において、まず、ＰＴＮ信号がハイレベルの期間で各ＣＴメモリ部４ａ、４ｂのＭＯＳトランジスタ４２がオンされる前に、リセット信号線２２に供給されるφＲＥＳ１信号の立ち下りのタイミングで、一行目の各画素のリセットＭＯＳトランジスタ１３がオフされてリセット状態が解除される。これにより、各ＣＴメモリ部４ａ、４ｂの各メモリ部の保持部ＣＴＮに、リセット解除直後の、リセットＭＯＳトランジスタ１３に接続されている電源（基準電圧）に応じた電位が保持される。

続いて、ＰＴＮ信号の立ち下りのタイミングで各ＣＴメモリ部４ａ、４ｂの各メモリ部のＭＯＳトランジスタ４２がオフされた後に、ＰＴＸ信号がハイレベレルの期間で、一行目の各画素の転送ＭＯＳトランジスタ１２がオンされる。一定時間後、ＰＴＸ信号の立ち下がりのタイミングで、各画素の転送ＭＯＳトランジスタ１２がオフされた後に、ＰＴＳ信号がハイレベルになり、各ＣＴメモリ部４ａ、４ｂの各メモリ部のＭＯＳトランジスタ４４がオンされる。これにより、各ＣＴメモリ部４ａ、４ｂの各メモリ部の保持部ＣＴＳに、各画素のフォトダイオード１１の光電変換によって蓄積された光信号が保持部ＣＴＳに保持された基準電圧に重畳された電位が保持される。

続いて、ＰＴＳ信号の立ち下りのタイミングで、各ＣＴメモリ部４ａ、４ｂの各メモリ部のＭＯＳトランジスタ４４がオフされ、その後、φＲＥＳ１信号の立ち上がりのタイミングで、リセットＭＯＳトランジスタが再びオンされる。これにより、リセット状態となり、ブランキング期間が終了する。

以上の動作で、ＣＴメモリ４ａの各メモリ部には、一行目の画素のうち、奇数列の画素の基準電位（リセット直後の基準電圧に応じて蓄積された電位）と光信号を含む電荷に応じた電位とがそれぞれ保持部ＣＴＮ，ＣＴＳに保持される。同様に、ＣＴメモリ４ｂの各メモリ部には、一行目の画素のうち、偶数列の画素の基準電位と光信号を含む電荷に応じた電位とがそれぞれ保持部ＣＴＮ，ＣＴＳに保持される。

ブランキング期間終了後、ＰＨＳＴ信号の立ち上がりのタイミングで水平走査回路２ａ、２ｂが動作を開始し、以下のような読み出し動作を行う。

ＰＨ１信号（水平シフトレジスタ・シフトパルス）に応じて、水平走査回路２ａがＣＴメモリ４ａの各メモリ部のＭＯＳトランジスタ４１、４３を順次オン・オフ制御すると同時に、ＰＨ２信号（水平シフトレジスタ・シフトパルス）に応じて、水平走査回路２ｂがＣＴメモリ４ｂの各メモリ部のＭＯＳトランジスタ４１、４３を順次オン・オフ制御する。ＭＯＳトランジスタ４１、４３をオンすると、各アンプ６ａ、６ｂの各入力ラインに保持部ＣＴＮ，ＣＴＳに保持された電位に応じた電圧が供給される。アンプ６ａ、６ｂは、両入力の差動増幅結果つまり、基準電位に重畳された光信号から基準電圧を引くことで、光信号を出力する。この動作により、ＣＴメモリ４ａ、４ｂの各メモリ部の保持部された光信号電荷（一行目の各画素の信号電荷）が順次読み出されて、アンプ６ａ、６ｂにて増幅されて一連の映像信号として出力される。

二行以降の選択期間においても上述した動作と同じ動作が行われ、最終的に、１フレーム（またはフィールド）分の映像信号（シリアル）が、アンプ６ａ、６ｂから出力される。図５に示したように、各水平走査回路２ａ、２ｂのシフトパルスであるＰＨ１信号、ＰＨ２信号は、同じ周波数（数十ＭＨｚ）で、最終的にアンプ６ａ、６ｂから出力される信号から一連の映像信号を得られる。

以上説明した本実施形態の固体撮像装置は一例であって、その構成は設計に応じて適宜変更可能である。例えば、パッド５ａは、チップ１０の垂直走査回路３が配置された側の辺部とこれに対向する辺部のいずれか一方に配置されてもよい。

また、本発明は、ここで説明した構成に限られるものではなく、駆動周波数の異なる走査回路を有し、駆動周波数の速い走査回路が高周波ノイズ源となり、そこから発生した高周波ノイズがパッドやそれに接続される配線に乗ってチップの出力に影響するものであれば、どのようなものにも適用することができる。例えば、図７に示した回路を有するものにも適用することができる。この場合は、チップの辺部のうち、水平走査回路が配置された側の辺部を除く辺部の少なくとも１に、高周波ノイズによる映像出力への影響が生じるパッドが配置されることになる。この他、受光部の信号電荷の転送にＣＣＤを用いるようなものにも適用することができる。さらには、固体撮像装置以外の半導体装置（表示デバイスなど）においても本発明は有効である。

次に、図６に基づいて、本発明の固体撮像装置をデジタルカメラに適用した場合の一実施例について詳述する。図６（A）は、本発明の固体撮像装置を「デジタルカメラ」に適用した場合を示すブロック図である。図６（B）は、本発明の固体撮像装置を搭載した、デジタル一眼レフカメラの外観図である。

図６（A）において、６１はレンズのプロテクトとメインスイッチを兼ねるバリア、６２は被写体の光学像を固体撮像装置６４に結像させるレンズ、６３はレンズ６２を通った光量を可変するための絞り、６４はレンズ２で結像された被写体を画像信号として取り込むための本発明の固体撮像装置、６６は固体撮像装置６４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、６７はＡ／Ｄ変換器６６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、６８は固体撮像装置６４、撮像信号処理回路６５、Ａ／Ｄ変換器６６、信号処理部６７に、各種タイミング信号を出力するタイミング発生部、６９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、７０は画像データを一時的に記憶する為のメモリ部、７１は記録媒体に記録または読み出しを行うためのインターフェース部（記録媒体制御Ｉ／Ｆ部）、７２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、７３は外部コンピュータ等と通信する為のインターフェース部（外部Ｉ／Ｆ部）である。

以下に、前述の構成における撮影時のスチルビデオカメラの動作を説明する。

バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６６などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部６９は絞り６３を開放にし、固体撮像装置６４から出力された信号はＡ／Ｄ変換器６６で変換された後、信号処理部６７に入力される。そのデータを基に露出の演算を全体制御・演算部６９で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部６９は絞りを制御する。

次に、固体撮像装置６４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部６９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。

露光が終了すると、固体撮像装置６４から出力された画像信号はＡ／Ｄ変換器６６でＡ／Ｄ変換され、信号処理部６７を通り全体制御・演算部６９によりメモリ部７０に書き込まれる。その後、メモリ部７０に蓄積されたデータは、全体制御・演算部６９の制御により記録媒体制御Ｉ／Ｆ部１１を通り半導体メモリ等の着脱可能な記録媒体７２に記録される。なお、メモリ部７０に蓄積されたデータを外部Ｉ／Ｆ部７３を介して直接外部のコンピュータ等に入力して画像の加工を行ってもよい。

本発明の一実施形態である固体撮像装置のチップ構成を示すブロック図である。 図１に示す固体撮像装置の基本回路構成を示す回路図である。 図２に示す画素領域の単位画素の一構成例を示す回路図である。 図２に示すＣＴメモリのメモリ部の一構成例を示す回路図である。 図２に示す回路の動作を説明するためのタイミングチャート図である。 本発明の固体撮像装置を用いた場合のデジタルカメラの一実施形態を示すブロック図である。 本発明の固体撮像装置を搭載したデジタル一眼レフカメラの外観図である。 従来の固体撮像装置のチップ構造を示す図で、（ａ）は平面図、（ｂ）は断面図である。 従来の固体撮像装置の一例である、ＭＯＳ（Ｘ−Ｙアドレス）方式の固体撮像素子の概略構成を示す回路図である。

符号の説明

１ 画素領域
２ａ、２ｂ 水平走査回路
３ 垂直走査回路
４ａ、４ｂ ＣＴメモリブロック
５ａ、５ｂ 固体撮像装置のパッド
６ａ、６ｂ アンプ
１０ チップ(固体撮像装置)
１１ フォトダイオード
１２ 転送ＭＯＳトランジスタ
１３ リセットＭＯＳトランジスタ
１４ ソースフォロワ入力ＭＯＳトランジスタ
１５ セレクトＭＯＳトランジスタ
２０ 垂直信号線
２１ ゲート線
２２ リセット線
２３ セレクト線
４１〜４４ ＭＯＳトランジスタ
６１ バリア
６２ レンズ
６３ 絞り
６４ 固体撮像装置
６６ Ａ／Ｄ変換器
６７ 信号処理部
６８ タイミング発生部
６９ 全体制御・演算部
７０ メモリ部
７１ 記録媒体制御Ｉ／Ｆ部
７２ 記録媒体
７３ 外部Ｉ／Ｆ部
１００ パッケージ
１０１ 固体撮像素子
１０２ 画素領域
１０３ ダイパッド
１０４ ガラス板
１０５、固体撮像装置のパッド
１０６ 端子
１０７ パッケージのパッド
２０１ フォトダイオード
２０２ 垂直走査回路
２０３ ゲート線
２０４ 垂直スイッチ
２０５ 水平走査回路
２０６ 水平スイッチ
２０７ 増幅回路
２０８ 垂直信号線

Claims (7)

1. 第１の走査手段と、駆動周波数が前記第１の走査手段より遅い第２の走査手段とが、それぞれチップの異なる辺部に隣接して配置される固体撮像装置であって、
   前記チップ上に、画素領域と前記画素領域から前記第１および第２の走査手段によって読み出された信号電荷を増幅するアンプとを有し、
   前記アンプに電圧を与えるパッド、及び前記アンプの出力を前記チップの外部へ出力するパッドが設けられ、前記パッドは前記第１の走査手段が配置されていない辺部に配置されていることを特徴とする固体撮像装置。
2. 前記画素領域には、能動素子を有する画素が２次元状に配置されており、前記能動素子に電圧または接地電位を与えるためのパッドは、前記第１の走査手段が配置されていない辺部に配置されていることを特徴とする請求項１に記載の固体撮像装置。
3. 前記能動素子は、転送ＭＯＳトランジスタ、リセットＭＯＳトランジスタ、ソースフォロワ入力ＭＯＳトランジスタ、セレクトＭＯＳトランジスタ、の内の少なくともいずれか一つであることを特徴とする請求項２に記載の固体撮像装置。
4. 前記画素領域は長方形であり、
   前記第１の走査手段は、前記画素領域の長辺側に配置されていることを特徴とする請求項１又は２に記載の固体撮像装置。
5. 前記第１の走査手段は、前記画素領域を挟むように複数配置されていることを特徴とする請求項４に記載の固体撮像装置。
6. 前記第１の走査手段は、水平シフトレジスタよりなり、前記第２の走査手段は、垂直シフトレジスタよりなることを特徴とする請求項１又は２に記載の固体撮像装置。
7. 請求項１に記載の固体撮像装置と、
   被写体の光学像を結像させるレンズと、
   前記固体撮像装置からの信号を処理する信号処理部と、を有することを特徴とするカメラ。

Images