JP3877360B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3877360B2 JP3877360B2 JP30415296A JP30415296A JP3877360B2 JP 3877360 B2 JP3877360 B2 JP 3877360B2 JP 30415296 A JP30415296 A JP 30415296A JP 30415296 A JP30415296 A JP 30415296A JP 3877360 B2 JP3877360 B2 JP 3877360B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- state imaging
- imaging device
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
この発明は、固体撮像装置に関し、特に光電変換素子において光電変換された信号電荷を増幅器を介して出力する固体撮像装置において、該増幅器で発生する雑音を抑制する手段に関するものである。
【0002】
【従来の技術】
一般に、固体撮像装置は、MOS型及びCCD型に大別されるが、そのS/N改善の目的で、MOS型,CCD型の両者において、複数の光電変換された信号を複数の増幅器を介して出力する方式が提案されている。
【0003】
図5は、テレビジョン学会技術報告“ライン増幅MOS型固体撮像素子”(ITEJ Technical Report Vol.14, No.16, P.P.25〜30, CE90−12)で報告されている、MOS型イメージセンサの各垂直信号線上に増幅器を設けた形式の固体撮像素子を示す回路構成図であり、画素はフォトダイオード101 と行選択用のMOSスイッチ102 から構成され、MOSスイッチ102 の一端はフォトダイオード101 に接続され、他端は垂直信号線103 ごとに共通に接続され、各垂直信号線103 ごとに設けられた増幅器104 の入力に接続されている。この各増幅器104 の出力は、図6に示すような信号読み出し用の回路系を通り、増幅器104 の帰還容量CC に信号電荷があるときと、ないときの出力の差分をとるような構成となっている。このように、各行ごと又は画素ごとに増幅器を設ける構成は、1つの増幅器で全ての画素を読み出す構成のものよりも、増幅器の周波数帯域を下げられるため、増幅器自体から発生するランダム雑音を下げられ、低雑音化が可能となるという特徴を有する。
【0004】
なお、図6の構成においては、増幅器104 の後段のソースフォロア105 の出力に接続されているスイッチS3及びS4のオン抵抗と、信号蓄積容量CM1,CM2のRC回路により、帯域が制限されるようになっている。
【0005】
また、上記従来例とは別に、CCD型固体撮像装置についても、各垂直CCDシフトレジスタごとに電荷検出器を設けると共に、帯域制限手段も同時に設け、電荷検出器から発生する雑音を抑制するようにした構成のものが、特開平6−97414号公報に開示されている。図7は該公報に開示されている固体撮像装置の全体構成を示す図である。図7において、206 はフォトダイオード、201 は垂直CCDレジスタであり、フォトダイオード206 で発生した信号電荷は垂直CCDレジスタ201 で順次転送されるようになっている。各垂直CCDレジスタ201 には電荷検出器202 ,帯域制限手段203 ,CDS手段(相関2重サンプリング手段)204 ,水平選択手段205 が接続され、水平シフトレジスタ209 の走査により出力信号線208 から各画素に対応する信号出力が読み出されるようになっている。
【0006】
図7に示されている従来例において、各垂直信号線ごとに配設される電荷検出器202 ,帯域制限手段203 ,CDS手段204 ,水平選択手段205 は、具体的には図8及び図9に示すように構成されているが、ここではその全体についての詳細な説明は省略し、帯域制限の手法についてのみ説明する。図8に示す構成例は、電荷検出器202 の後段に帯域制限手段203 として容量Cout を設けたものである。これにより、電荷検出器202 の出力インピーダンスと、この容量Cout により帯域が制限されるようになっている。一方、図9に示した構成例においては、電荷検出器202 の後段に増幅器211 を設けた後に、帯域制限手段203 となる容量Cout を接続した形式を用い、この増幅器211 と容量Cout により、帯域が決定されるようになっている。
【0007】
【発明が解決しようとする課題】
上記のように、MOS型及びCCD型固体撮像装置において、垂直信号線ごとに増幅器を設けた構成のものが提案されているが、それらの帯域制限手段には、次に述べるような問題点がある。
【0008】
まず、図6に示したライン増幅MOS型固体撮像素子における帯域制限手段においては、帯域制限手段としても用いられるスイッチング素子S3,S4には通常MOSトランジスタが用いられるが、MOSトランジスタのオン抵抗を大きくするためには、MOSトランジスタのゲート長を長くする必要がある。しかしながら、MOSトランジスタのゲート長を長くすると、スイッチング手段として用いたときに発生するフィードスルー電荷が大きくなり、各垂直信号線ごとに設けられた、このスイッチングMOSトランジスタのばらつきが大きな固定パターン雑音を引き起こす。したがって、この固定パターン雑音を小さくすることを考慮すると、このMOSトランジスタによるオン抵抗は大きく引き上げることは困難となり、帯域制限する周波数を低く設定するには容量を大きくしなければならず、チップ面積増大となる。また、この問題の他に、スイッチングMOSトランジスタのオン抵抗は、バイアス依存性があるため、MOSトランジスタの入力電位すなわち信号出力によりオン抵抗が変化し、帯域も変わるという問題も存在する。
【0009】
一方、図8に示したCCD型固体撮像装置における電荷検出器202 の出力インピーダンスと容量Cout により帯域制限を行う方法においては、次のような問題を有している。すなわち、帯域制限を行うには出力インピーダンスを大きくしなければならず、出力インピーダンスを大きくするには、電荷検出器202 のソースフォロアとして動作する増幅MOSトランジスタの相互コンダクタンスgmを下げなければならない。しかしながらgmを下げると、このソースフォロアで発生する雑音スペクトル(単位周波数あたりの雑音量)が大きくなってしまうため、帯域を下げても雑音は大きく下がらない。したがって、帯域制限により雑音を抑制するためには、増幅器の雑音スペクトルとは無関係に帯域が決定される方法を用いる必要がある。
【0010】
また、図9に示す帯域制限方法においては、電荷検出器202 の後段に、もう一段増幅器211 を設けて、この増幅器211 と容量Cout で帯域制限を行っているので、上記のような問題は発生しない。しかしながら、帯域を低くする場合、前記増幅器211 に接続されている抵抗が大きくなり、ICレイアウトの面積も大きくなるという問題がある。例えば、1水平帰還63.5μsec において、リセット時の信号と蓄積された電荷を検出する時の信号の2回信号を出力することを考えて、帯域を33kHz とすると、容量C=2pF,抵抗R= 2.4MΩとしなければならない。しかしながら、垂直信号線ごとに、これだけ大きな抵抗を設けることは、回路レイアウト面積が非常に大きくなり、現実的でない。
【0011】
本発明は、従来の光電変換された信号電荷を増幅器を介して出力するようにした固体撮像装置における上記問題点を解消するためになされたもので、信号電荷を増幅する増幅器の雑音特性とは独立して帯域を決められ、且つ出力信号レベルの影響を受けずに帯域が一定となる帯域制限手段を備えた固体撮像装置を提供することを第1の目的とする。また帯域を下げるときにも比較的小さな面積にレイアウト可能な帯域制限手段を提供することを第2の目的とする。
【0012】
【課題を解決するための手段】
上記問題点を解決するため、本発明は、複数の光電変換素子と、該光電変換素子において光電変換された複数の信号電荷を並列に読み出してそれぞれ増幅する複数の第1の増幅器と、該第1の増幅器の出力を順次出力するための走査手段とを同一基板上に有する固体撮像装置において、前記複数の第1の増幅器の出力端子と前記走査手段との間に接続され且つ前記基板上に形成された、入力と出力間に帰還容量となる第1の容量が設けられた第2の増幅器と、一端が前記第1の増幅器の出力に接続され、他端が直列に接続されたMOS型トランジスタからなる抵抗手段を介して前記第2の増幅器の入力に接続された第2の容量とから構成される反転増幅回路を備えるものである。
【0013】
このように構成することにより、帯域は反転増幅器を構成する第1及び第2の容量と抵抗手段で決定されるため、前記複数の第1の増幅器、すなわち信号を検出する増幅器の特性とは独立して、帯域を決められる。また、帰還容量となる第1の容量が設けられた反転増幅器の入力は、電位が一定に保たれるため、抵抗手段の抵抗値は抵抗手段にバイアス依存性があったとしても、第1の増幅器の出力信号電圧とは無関係に一定値を示し、したがって信号レベルに依存せず帯域は一定となる。
【0014】
更に、上記抵抗手段として、制御電極を有し該制御電極の電圧により抵抗値が可変となるMOS型トランジスタを用い、その制御電極電圧をオン抵抗が高くなるように設定することにより、比較的小さなレイアウト面積で、低い周波数の帯域制限が可能となる。
【0015】
【発明の実施の形態】
次に、実施の形態について説明する。図1は、本発明をライン増幅MOS型固体撮像装置に適用した第1の実施の形態の、1垂直信号線に対応する部分の構成を示す図である。図1において、1はフォトダイオード、2は垂直選択スイッチ、3は垂直信号線、4は列ごとに設けられたライン増幅器である。このライン増幅器4は、図6に示した容量帰還型や、図8及び図9に示したフォロア型など、どのような形式のものでもよい。このライン増幅器4の出力は、容量5及び抵抗手段6を介して、入出力間に帰還容量7及びそれと並列に制御信号φr でオンオフ制御されるスイッチングトランジスタ8が設けられた反転増幅器9の入力に接続されている。
【0016】
上記容量5,抵抗手段6及び反転増幅器9は、容量5と帰還容量7の容量値をそれぞれC1 ,C2 とすると、C1 /C2 のゲインを有する容量結合型の反転増幅回路を構成しており、リセット信号φr により、スイッチングトランジスタ8をオンとしたとき、ライン増幅器4の出力を基準にして、容量5,7がリセットされ、スイッチングトランジスタ8がオフとなった後に、ライン増幅器4の出力が変化した分ΔVに対応して、反転増幅器9の出力が初期電圧からC1 /C2 ・ΔVだけ変化する。したがって、ライン増幅器4の入力に信号電荷のない状態の時に、スイッチングトランジスタ8をオン状態にして容量5,7のリセットを行い、その後スイッチングトランジスタ8をオフ状態としてリセットを解除してから、増幅器4の入力に信号電荷を読み出すことによって、信号電荷による出力変化分がC1 /C2 倍され、反転増幅器9から出力することができる。
【0017】
この反転増幅器9の出力は、制御信号φt により制御されるスイッチングトランジスタ10を介して容量11に接続されており、制御信号φt をオン状態にして容量11に増幅器9の出力を保持し、保持された電荷は、シフトレジスタ30で駆動される選択スイッチ12を介して、出力信号線13に読み出されるようになっている。
【0018】
上記構成において、帯域を決定する要素は、容量5,7及び抵抗手段6であり、各垂直信号線3ごとに設けられたライン増幅器4は、後段の反転増幅器9で決まる帯域とは独立して、雑音スペクトルが小さくなるように設定することが可能である。つまり帯域は、容量5と、抵抗手段6と、帰還容量7及びスイッチングトランジスタ8が設けられた反転増幅器9とで、構成されている反転増幅回路で決定されるため、ライン増幅器4に対しては雑音を低くするための最適な設計が可能となるといえる。
【0019】
また、抵抗手段6は反転増幅器9の入力に接続されているが、反転増幅器9の入力は帰還容量7により帰還がかかるため、低入力インピーダンス状態にあり、入力の電位は常に一定となる。したがって、抵抗手段6にバイアス電圧依存性があったとしても、抵抗手段6のバイアス電位は一定なので、ライン増幅器4の出力信号レベルによらず抵抗値は一定となり、周波数帯域も一定となる。
【0020】
次に、図1に示した第1の実施の形態における反転増幅器9及び抵抗手段6を、具体的な構成とした第2の実施の形態を図2に示す。この実施の形態においては、図1で示されている反転増幅器9を、ソース接地のnMOSトランジスタ14及び負荷として働くゲートにバイアス電圧Vb1が与えられたpMOSトランジスタ15で構成されたソース接地型の反転増幅回路と、ソースフォロア形式のnMOSトランジスタ16及び負荷として動作するゲートにバイアス電圧Vb2が与えられたnMOSトランジスタによるソースフォロア増幅回路とからなる2段構成の反転増幅回路で構成している。また、抵抗手段6を、ゲート電圧Vg をゲート電極に印加したnMOSトランジスタ18で構成している。
【0021】
図1に示されている反転増幅器9を、nMOSトランジスタ14とpMOSトランジスタ15とからなる1段構成のソース接地型反転増幅回路のみで構成することも可能であるが、ソースフォロア増幅回路を含む2段構成とすることによって、出力インピーダンスを下げることができ、制御信号φt をオン状態にしたときの容量11への充電速度を速くすることができる。この反転増幅回路を1段構成とするか2段構成とするかは、読み出し部のタイミング等を考慮して、適している方を用いればよい。
【0022】
図2に示した第2の実施の形態において、リセットパルスφr をオン状態としたときのソースフォロア増幅回路の出力電圧は、ソース接地型反転増幅回路の入力電圧と一致し、ソース接地のnMOSトランジスタ14のゲート−ソース間電圧となる。このゲート−ソース間電圧が各垂直信号線ごとにばらつくと、出力電圧の不均一を引き起こし、固定パターン雑音が発生する。このゲート−ソース間電圧のばらつきは、トランジスタの閾値電圧のばらつきによるものである。
【0023】
そこで、このトランジスタの閾値電圧のばらつきの影響を抑えて、固定パターン雑音を小さくすることが可能な構成とした第3の実施の形態を図3に示す。図3に示した第3の実施の形態においては、図2に示した第2の実施の形態と同一の構成部材には同一の符号を付して示している。図3に示す第3の実施の形態において、図2に示した第2の実施の形態と異なる点は、次の点である。すなわち、帰還容量7のトランジスタ16,17からなるソースフォロア増幅回路の出力側に接続されている端子に、スイッチングMOSトランジスタ19及び20の一端を共通にして接続すると共に、スイッチングMOSトランジスタ19の他端は基準電圧源21に接続し、スイッチングMOSトランジスタ20の他端はソースフォロア増幅回路の出力端子に接続している点である。なお、スイッチングMOSトランジスタ19,20の各ゲートには、リセットパルスφr とそれと逆相のパルス/φr がそれぞれ与えられている。
【0024】
上記スイッチングMOSトランジスタ19,20の動作は、次のとおりである。まずライン増幅器4から基準となる出力が与えられるリセット時には、帰還容量7のソースフォロア増幅回路の出力側に接続されている端子に、基準電圧源21の基準電圧Vref が印加される。このリセット動作が解除された後、スイッチングMOSトランジスタ19がオフ、スイッチングMOSトランジスタ20がオンすることにより、nMOSトランジスタ14,pMOSトランジスタ15,nMOSトランジスタ16,nMOSトランジスタ17で構成される2段構成の反転増幅回路の入出力間に帰還がかかり、このときの出力電圧は、先に与えられた基準電圧Vref とほぼ等しい電圧値に設定される。
【0025】
この出力電圧は、前記MOSトランジスタ14〜17で構成される2段構成の反転増幅回路のオープンループゲインが大きければ大きいほど、精度よく基準電圧Vref に合わせ込まれる。したがって、nMOSトランジスタ14とpMOSトランジスタ15とで構成されるソース接地型反転増幅回路のゲインを大きくすることによって、nMOSトランジスタ14のゲート−ソース間電圧のばらつきがあったとしても、出力の影響は小さく抑えられ、固定パターン雑音は殆ど発生しない。
【0026】
次に、上記各実施の形態において、小さなレイアウト面積で低い帯域を実現する手段について説明する。帯域を低くするには、容量5を大きくするか、抵抗手段6を構成するMOSトランジスタ18のオン抵抗を大きくすればよい。通常同じ面積では、容量を大きくするよりMOSトランジスタのオン抵抗を大きくする方が効率がよい。MOSトランジスタのオン抵抗を大きくするには、トランジスタのゲート幅をなるべく小さくしゲート長を長くすると共に、ゲートに印加されるゲート電圧Vg を低くすればよいが、ゲート電圧Vg を低くすると、オン抵抗はMOSトランジスタの閾値電圧の変動やゲート電圧Vg の変動による影響を大きく受けやすくなる。これを防ぐためには、ゲート電圧Vg がMOSトランジスタの閾値電圧を反映した形で決まるようにすればよい。
【0027】
図4は、閾値電圧の変動の影響を受けずにオン抵抗を決めるゲート電圧Vg を発生させるバイアス回路を示す。図4において、31,32はゲートドレイン間が短絡されたMOSトランジスタであり、33は電流源である。
【0028】
このような構成のバイアス回路において、トランジスタ31のゲート電圧(ドレイン電圧)を、図2及び図3に示した実施の形態におけるソース接地型反転増幅回路を構成しているnMOSトランジスタ14のゲート電圧とほぼ同じ電圧値に設定すると、図2及び図3に示した実施の形態における抵抗手段として用いているMOSトランジスタ18のゲート−ソース間電圧は、図4に示したバイアス回路を構成するMOSトランジスタ32のゲート−ソース間電圧とほぼ等しくなる。
【0029】
したがって、MOSトランジスタ32とMOSトランジスタ18の寸法比及び電流源33の電流値を適当に設定することによって、MOSトランジスタ18のオン抵抗が決まる。以上のように図4に示すバイアス回路を用いると、Vg の値は閾値電圧を反映しているため、プロセスにより閾値が変動しても、ほぼ同じオン抵抗となると共に、抵抗手段として用いるMOSトランジスタ18に印加される電圧も低く、単位面積あたりのオン抵抗も大きくなり、小さなレイアウト面積で大きな抵抗値を実現することができる。
【0030】
上記各実施の形態においては、本発明をライン増幅MOS型固体撮像装置に適用したものを示したが、図7に示した各垂直CCDシフトレジスタごとに電荷検出器を設けた形式のCCD型固体撮像装置にも、同様の回路構成の帯域制限手段を適用することができ、同様の効果が得られる。CCD型固体撮像装置に適用する場合には、図1〜図3に示した各実施の形態におけるライン増幅器を、各垂直CCDシフトレジスタごとに設けられている電荷検出器に置き換え、その後段に全く同じ形式の手段を用いればよい。このようにしてCCD型固体撮像装置に適用することにより、電荷検出器の雑音の影響を小さくすることが可能となる。
【0031】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、信号電荷を増幅する増幅器の雑音スペクトルの低減とは独立して出力信号の帯域制限が可能となり、S/Nのよい固体撮像装置を実現することができ、また帯域は出力信号レベルに依存しないため帯域の設定も容易になる。更に、帯域制限に用いる抵抗手段として、制御電圧によって抵抗値が可変となるMOS型トランジスタを用いることにより、小さなレイアウト面積で大きな抵抗値が実現でき、低い周波数帯域の設定が可能となる。
【図面の簡単な説明】
【図1】本発明に係る固体撮像装置の第1の実施の形態の1垂直信号線に対応する部分を示す回路構成図である。
【図2】図1に示した第1の実施の形態における抵抗手段及び反転増幅器を具体的な構成で示した第2の実施の形態の回路構成図である。
【図3】図2に示した第2の実施の形態を改善した第3の実施の形態を示す回路構成図である。
【図4】図2及び図3に示した各実施の形態における抵抗手段として用いるMOSトランジスタのゲート電圧を与えるバイアス回路を示す図である。
【図5】従来のMOS型固体撮像装置の構成例を示す回路構成図である。
【図6】図5に示した従来例の信号読み出し回路を示す詳細な回路構成図である。
【図7】従来のCCD型固体撮像装置の構成例を示す回路構成図である。
【図8】図7に示した従来例における垂直信号線に対応する構成を詳細に示す回路構成図である。
【図9】図7に示した従来例における垂直信号線に対応する他の構成を詳細に示す回路構成図である。
【符号の説明】
1 フォトダイオード
2 垂直選択スイッチ
3 垂直信号線
4 ライン増幅器
5,11 容量
6 抵抗手段
7 帰還容量
8,10 スイッチングMOSトランジスタ
9 反転増幅器
12 選択スイッチ
13 出力信号線
14,16,17 nMOSトランジスタ
15 pMOSトランジスタ
18 MOSトランジスタ
19,20 スイッチングMOSトランジスタ
21 基準電圧源
30 シフトレジスタ
31,32 MOSトランジスタ
33 電流源
Claims (2)
- 複数の光電変換素子と、該光電変換素子において光電変換された複数の信号電荷を並列に読み出してそれぞれ増幅する複数の第1の増幅器と、該第1の増幅器の出力を順次出力するための走査手段とを同一基板上に有する固体撮像装置において、前記複数の第1の増幅器の出力端子と前記走査手段との間に接続され且つ前記基板上に形成された、入力と出力間に帰還容量となる第1の容量が設けられた第2の増幅器と、一端が前記第1の増幅器の出力に接続され、他端が直列に接続されたMOS型トランジスタからなる抵抗手段を介して前記第2の増幅器の入力に接続された第2の容量とから構成される反転増幅回路を備えていることを特徴とする固体撮像装置。
- 前記抵抗手段であるMOS型トランジスタは、そのゲート電極には、前記第2の増幅器の入力電位から、前記MOS型トランジスタのほぼ閾値電圧分だけ、前記MOS型トランジスタを導通状態とする方向に変化させた電位が与えられるように構成されていることを特徴とする請求項1記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30415296A JP3877360B2 (ja) | 1996-10-31 | 1996-10-31 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30415296A JP3877360B2 (ja) | 1996-10-31 | 1996-10-31 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10136266A JPH10136266A (ja) | 1998-05-22 |
JP3877360B2 true JP3877360B2 (ja) | 2007-02-07 |
Family
ID=17929688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30415296A Expired - Fee Related JP3877360B2 (ja) | 1996-10-31 | 1996-10-31 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3877360B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100592380B1 (ko) * | 1999-06-03 | 2006-06-22 | 엘지.필립스 엘시디 주식회사 | 포토 감지 셀 어레이 패널 구동방법 및 장치 |
KR100316071B1 (ko) * | 1999-07-31 | 2001-12-12 | 남상희 | X선 촬영장치 |
GB0401406D0 (en) * | 2004-01-23 | 2004-02-25 | Koninkl Philips Electronics Nv | Image sensor |
JP2005217771A (ja) | 2004-01-29 | 2005-08-11 | Canon Inc | 撮像装置 |
US7298151B2 (en) * | 2004-04-21 | 2007-11-20 | Analog Devices, Inc. | Methods and apparatus for reducing thermal noise |
JP4315133B2 (ja) | 2005-07-01 | 2009-08-19 | セイコーエプソン株式会社 | 固体撮像装置 |
JP5814539B2 (ja) * | 2010-11-17 | 2015-11-17 | キヤノン株式会社 | 撮像装置 |
WO2014171316A1 (ja) * | 2013-04-18 | 2014-10-23 | オリンパスメディカルシステムズ株式会社 | 撮像素子、撮像装置および内視鏡システム |
CN111565032B (zh) * | 2019-02-13 | 2023-11-10 | 上海耕岩智能科技有限公司 | 信号转换电路及信号读出电路架构 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6149562A (ja) * | 1984-08-16 | 1986-03-11 | Seiko Epson Corp | イメ−ジセンサ信号読出回路 |
JP2703886B2 (ja) * | 1986-06-20 | 1998-01-26 | 日本電気株式会社 | 電荷結合素子の信号処理回路 |
JPH0710097B2 (ja) * | 1987-10-09 | 1995-02-01 | 富士通株式会社 | イメージセンサ |
JPH05175444A (ja) * | 1991-12-26 | 1993-07-13 | Sony Corp | Mos出力回路 |
KR950702775A (ko) * | 1992-07-22 | 1995-07-29 | 캐롤라인 앨리스 베이츠 | 영상 발생 시스템(imaging system having optimized electrode geometry and processing) |
JPH0697414A (ja) * | 1992-09-11 | 1994-04-08 | Hitachi Ltd | 固体撮像装置 |
-
1996
- 1996-10-31 JP JP30415296A patent/JP3877360B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10136266A (ja) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3413664B2 (ja) | 電荷転送装置 | |
US7808537B2 (en) | Photoelectric conversion apparatus with fully differential amplifier | |
US8462242B2 (en) | Image capture device having amplification circuit for amplifying signal from photoelectric conversion portion | |
JP5127278B2 (ja) | 熱型赤外線固体撮像素子及び赤外線カメラ | |
KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
US4814648A (en) | Low 1/f noise amplifier for CCD imagers | |
US8119972B2 (en) | Solid-state image sensing device having a low-pass filter for limiting signal frequencies passing to the output node of an inverting amplifier | |
US8563916B2 (en) | Compact low noise signal readout circuit having at least one open-loop amplifier and method for operating thereof | |
US20080030595A1 (en) | Solid state imaging device and imaging device | |
JPH0927883A (ja) | 画像読取信号処理装置 | |
JP2010063096A6 (ja) | 単一光子画像形成素子 | |
US6147338A (en) | Photoelectric converting apparatus with gain-adjustable amplification | |
US20100060622A1 (en) | Cmos linear voltage/current dual-mode imager | |
US5796431A (en) | Solid-state image pickup device and driving method thereof | |
JP3877360B2 (ja) | 固体撮像装置 | |
US6518607B2 (en) | Low feed through-high dynamic range charge detection using transistor punch through reset | |
JPH07162760A (ja) | 固体撮像素子の信号処理回路 | |
JP2666522B2 (ja) | 電荷転送装置 | |
JP3818711B2 (ja) | 相関二重サンプリング回路 | |
US6831486B1 (en) | Charge detection node with variable conversion gain and kTC noise suppression | |
JPH06189199A (ja) | 固体撮像装置 | |
JP2001245210A (ja) | 画素読み出しスイッチ・コンデンサ・バッファ回路およびその方法 | |
JP2959382B2 (ja) | ゲート接地アンプおよびアンプ付イメージセンサ | |
JP3523662B2 (ja) | 固体撮像装置 | |
JPH085454A (ja) | 赤外線検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
LAPS | Cancellation because of no payment of annual fees |