JP2001245210A - 画素読み出しスイッチ・コンデンサ・バッファ回路およびその方法 - Google Patents
画素読み出しスイッチ・コンデンサ・バッファ回路およびその方法Info
- Publication number
- JP2001245210A JP2001245210A JP2001015150A JP2001015150A JP2001245210A JP 2001245210 A JP2001245210 A JP 2001245210A JP 2001015150 A JP2001015150 A JP 2001015150A JP 2001015150 A JP2001015150 A JP 2001015150A JP 2001245210 A JP2001245210 A JP 2001245210A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- pixel
- signal
- terminal
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 65
- 239000000872 buffer Substances 0.000 title description 6
- 238000000034 method Methods 0.000 title description 2
- 230000003321 amplification Effects 0.000 claims abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000003384 imaging method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 2
- 235000013446 pixi Nutrition 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002207 retinal effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 スイッチ・コンデンサを利用して信号対ノイ
ズ比の向上および信号利得の増大を図った画素信号増幅
回路を提供する。 【解決手段】 画素信号増幅回路（２００）は画素エレ
メントから信号を受信する。画素エレメントには第１半
導体スイッチ（２２５ａ）が接続され、画素信号のリセ
ット値を第１蓄積コンデンサ（Ｃ１）に転送する。第２
半導体スイッチ（２３５ａ）も画素エレメントに接続さ
れ、サンプル画素信号を第２蓄積コンデンサ（Ｃ３）に
転送する。差動電圧増幅器（ＯＰ１）が、第１および第
２蓄積コンデンサ（Ｃ１，Ｃ３）上に格納された値の差
の増幅信号を発生する。
ズ比の向上および信号利得の増大を図った画素信号増幅
回路を提供する。 【解決手段】 画素信号増幅回路（２００）は画素エレ
メントから信号を受信する。画素エレメントには第１半
導体スイッチ（２２５ａ）が接続され、画素信号のリセ
ット値を第１蓄積コンデンサ（Ｃ１）に転送する。第２
半導体スイッチ（２３５ａ）も画素エレメントに接続さ
れ、サンプル画素信号を第２蓄積コンデンサ（Ｃ３）に
転送する。差動電圧増幅器（ＯＰ１）が、第１および第
２蓄積コンデンサ（Ｃ１，Ｃ３）上に格納された値の差
の増幅信号を発生する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に、半導体
撮像回路に関し、更に特定すれば、スイッチ・コンデン
サを利用して信号対ノイズ比の向上および信号利得の増
大を図った画素読み出し回路およびバッファ回路に関す
るものである。
撮像回路に関し、更に特定すれば、スイッチ・コンデン
サを利用して信号対ノイズ比の向上および信号利得の増
大を図った画素読み出し回路およびバッファ回路に関す
るものである。
【０００２】
【従来の技術】半導体撮像素子の主要な機能は、光子の
検出，およびそのエネルギの測定可能な電圧信号への変
換である。典型的に、画素エレメント内においてフォト
ダイオードから容量性ノードに電荷を移動させることに
よって発生する電圧を検出する。各画素エレメントをリ
セットし、画素エレメント・アレイ内にある各ダイオー
ドの基準レベルを決定する。画素リセット動作に続い
て、再度画素エレメントを連続的に動作させ、サンプル
した画素信号を読み取る。サンプルした画素信号と基準
レベルとの差が、アレイ内の各画素エレメントに対して
決定される。
検出，およびそのエネルギの測定可能な電圧信号への変
換である。典型的に、画素エレメント内においてフォト
ダイオードから容量性ノードに電荷を移動させることに
よって発生する電圧を検出する。各画素エレメントをリ
セットし、画素エレメント・アレイ内にある各ダイオー
ドの基準レベルを決定する。画素リセット動作に続い
て、再度画素エレメントを連続的に動作させ、サンプル
した画素信号を読み取る。サンプルした画素信号と基準
レベルとの差が、アレイ内の各画素エレメントに対して
決定される。
【０００３】アクティブ画素センサ(active pixel sens
or)の主な性能パラメータは、荷電粒子分光測定(charge
d particle spectrometry)の用途または撮像の用途であ
るかに係らず、信号対ノイズ比である。ノイズは、空
間，時間および検出成分に分けられる。空間即ち固定パ
ターン・ノイズ（ＦＰＮ：Fixed Pattern Noise）は、
一般に最も大きなノイズ源であり、本発明における重要
な課題である。
or)の主な性能パラメータは、荷電粒子分光測定(charge
d particle spectrometry)の用途または撮像の用途であ
るかに係らず、信号対ノイズ比である。ノイズは、空
間，時間および検出成分に分けられる。空間即ち固定パ
ターン・ノイズ（ＦＰＮ：Fixed Pattern Noise）は、
一般に最も大きなノイズ源であり、本発明における重要
な課題である。
【０００４】
【発明が解決しようとする課題】捕獲した電子電荷(ele
ctron charge)の電圧への変換（ｅ-からＶ）の間、その
結果得られるサンプル信号レベルの強度は非常に小さ
い。したがって、認知可能なダイナミック・レンジを有
する電圧振幅を得るためには、得られたサンプル信号レ
ベルの増幅、即ち、利得作用が必要となる。このために
は、信号源において最大利得を与えることにより、下流
のノイズ注入源(downstream noise injecting source)
からのノイズの増幅を回避することが望ましい。
ctron charge)の電圧への変換（ｅ-からＶ）の間、その
結果得られるサンプル信号レベルの強度は非常に小さ
い。したがって、認知可能なダイナミック・レンジを有
する電圧振幅を得るためには、得られたサンプル信号レ
ベルの増幅、即ち、利得作用が必要となる。このために
は、信号源において最大利得を与えることにより、下流
のノイズ注入源(downstream noise injecting source)
からのノイズの増幅を回避することが望ましい。
【０００５】
【発明の実施の形態】本発明が提案する方法は、ＣＭＯ
Ｓ撮像素子の列アーキテクチャにおけるスイッチ・コン
デンサ回路の適用によって、列読み出し回路におけるソ
ース・フォロワ(source follower)の殆どを排除する。
スイッチ・コンデンサは、従来技術において用いられて
いるソース・フォロワ・バッファの使用に伴う利得損失
を受けることはない。
Ｓ撮像素子の列アーキテクチャにおけるスイッチ・コン
デンサ回路の適用によって、列読み出し回路におけるソ
ース・フォロワ(source follower)の殆どを排除する。
スイッチ・コンデンサは、従来技術において用いられて
いるソース・フォロワ・バッファの使用に伴う利得損失
を受けることはない。
【０００６】コンデンサ比を適正に選択することによっ
て、１よりも大きな利得が得られ、スイッチ・コンデン
サ回路を画素信号源に接近して接続することができ、こ
れによって全体の信号対ノイズ比が更に向上する。画素
サンプル信号の利得向上は、二次元フォト・アレイ撮像
素子には非常に望ましい。この種の素子における画素信
号レベルは、局部的な光レベルに左右され、信号の振幅
が１００ミリボルト未満となる場合もあり、信号対ノイ
ズ比の低下を招く。したがって、いずれの下流ノイズ注
入源による処理にも先立って、画素信号利得を与えるこ
とが非常に望ましい。
て、１よりも大きな利得が得られ、スイッチ・コンデン
サ回路を画素信号源に接近して接続することができ、こ
れによって全体の信号対ノイズ比が更に向上する。画素
サンプル信号の利得向上は、二次元フォト・アレイ撮像
素子には非常に望ましい。この種の素子における画素信
号レベルは、局部的な光レベルに左右され、信号の振幅
が１００ミリボルト未満となる場合もあり、信号対ノイ
ズ比の低下を招く。したがって、いずれの下流ノイズ注
入源による処理にも先立って、画素信号利得を与えるこ
とが非常に望ましい。
【０００７】加えて、一定のコンデンサ比を維持するこ
とは、アレイにおける個々のソース・フォロワに一定の
利得を維持するよりも簡単である。ソース・フォロワ内
における利得の不整合が大きくなると、列間のノイズ比
較において現れ、ノイズの増大に至る。図２に示すよう
に、回路にスイッチ・コンデンサを用いることにより、
従来技術が示すノイズ性能よりも約３０パーセント低
い、列間ノイズ性能を達成する。
とは、アレイにおける個々のソース・フォロワに一定の
利得を維持するよりも簡単である。ソース・フォロワ内
における利得の不整合が大きくなると、列間のノイズ比
較において現れ、ノイズの増大に至る。図２に示すよう
に、回路にスイッチ・コンデンサを用いることにより、
従来技術が示すノイズ性能よりも約３０パーセント低
い、列間ノイズ性能を達成する。
【０００８】本発明に用いるスイッチ・コンデンサは、
アクティブ画素検出エレメントを有するその他の半導体
撮像素子にも適用可能である。本発明の構成は、例え
ば、ＣＭＯＳリニア・センサ，電荷結合素子（ＣＣ
Ｄ），または列毎に読み出し検出を行なうその他のＣＭ
ＯＳセンサに有効である。かかる画像検出素子は、指紋
認証器，カメラ，網膜スキャナ，ならびにディジタルお
よびビデオ・カメラに含まれる。
アクティブ画素検出エレメントを有するその他の半導体
撮像素子にも適用可能である。本発明の構成は、例え
ば、ＣＭＯＳリニア・センサ，電荷結合素子（ＣＣ
Ｄ），または列毎に読み出し検出を行なうその他のＣＭ
ＯＳセンサに有効である。かかる画像検出素子は、指紋
認証器，カメラ，網膜スキャナ，ならびにディジタルお
よびビデオ・カメラに含まれる。
【０００９】図１を参照すると、複数のソース・フォロ
ワ・バッファを有する従来技術の画像センサおよびバッ
ファ回路の簡略構成図が示されている（以下、「従来技
術回路１００」と呼ぶ）。従来技術回路１００は、基準
リセット回路部１１０およびサンプル回路部１２０を有
する。基準リセット回路部１１０は、２つの共通モード
・ソース・フォロワ・スイッチ、即ち、トランジスタ１
１２，１１４を有する。また、サンプル回路部１２０も
２つの共通モード・ソース・フォロワ・スイッチ、即
ち、トランジスタ１２２，１２４を有する。２つの回路
部１１０，１２０は互いに接続され、更に図３に示す画
素エレメントの出力にも接続することができる。図３
は、画素入力源の一例を示す。従来技術回路１００は、
相関二重サンプリング(correlated double sampling)を
用いた従来技術のＣＣＤ撮像方法の一例である。
ワ・バッファを有する従来技術の画像センサおよびバッ
ファ回路の簡略構成図が示されている（以下、「従来技
術回路１００」と呼ぶ）。従来技術回路１００は、基準
リセット回路部１１０およびサンプル回路部１２０を有
する。基準リセット回路部１１０は、２つの共通モード
・ソース・フォロワ・スイッチ、即ち、トランジスタ１
１２，１１４を有する。また、サンプル回路部１２０も
２つの共通モード・ソース・フォロワ・スイッチ、即
ち、トランジスタ１２２，１２４を有する。２つの回路
部１１０，１２０は互いに接続され、更に図３に示す画
素エレメントの出力にも接続することができる。図３
は、画素入力源の一例を示す。従来技術回路１００は、
相関二重サンプリング(correlated double sampling)を
用いた従来技術のＣＣＤ撮像方法の一例である。
【００１０】図２は、本発明の一実施例による画素検出
回路または画素信号増幅回路２００である。回路２００
は、従来技術回路１００（図１）の２つの回路部分１１
０，１２０の代わりに、スイッチ・コンデンサを用いた
回路を有する。
回路または画素信号増幅回路２００である。回路２００
は、従来技術回路１００（図１）の２つの回路部分１１
０，１２０の代わりに、スイッチ・コンデンサを用いた
回路を有する。
【００１１】回路２００は、リセット回路２１０および
サンプル信号回路２２０を含む。回路２１０，２２０は
互いに接続され、更に図３に示す画素エレメントの出力
にも接続されている。リセット回路２１０は、リセット
信号トランジスタ・スイッチ２２５ａを含む。リセット
回路２１０は、信号ＰＩＸＩＮ（図３）を受信し、トラ
ンジスタ２２５ａを介してこの信号をコンデンサＣ１の
端子に転送する。コンデンサＣ１の他方の端子は、トラ
ンジスタ・スイッチ２４５ａを介してコンデンサＣ２の
第１端子に、更に差動演算増幅器ＯＰ１の第１入力に接
続されている。基準リセット回路２１０は、トランジス
タ・スイッチ２２５ｃ，２２５ｄを含み、電圧ＶＣＭを
受信するようにコンデンサＣ２の双方の端子を接続す
る。トランジスタ・スイッチ２２５ｂ，２４５ｂは、コ
ンデンサＣ１の端子を接続し、電圧ＶＣＭを受信する。
ＯＰ１の出力Ｒは、コンデンサＣ２の第２端子に共通に
接続されている。
サンプル信号回路２２０を含む。回路２１０，２２０は
互いに接続され、更に図３に示す画素エレメントの出力
にも接続されている。リセット回路２１０は、リセット
信号トランジスタ・スイッチ２２５ａを含む。リセット
回路２１０は、信号ＰＩＸＩＮ（図３）を受信し、トラ
ンジスタ２２５ａを介してこの信号をコンデンサＣ１の
端子に転送する。コンデンサＣ１の他方の端子は、トラ
ンジスタ・スイッチ２４５ａを介してコンデンサＣ２の
第１端子に、更に差動演算増幅器ＯＰ１の第１入力に接
続されている。基準リセット回路２１０は、トランジス
タ・スイッチ２２５ｃ，２２５ｄを含み、電圧ＶＣＭを
受信するようにコンデンサＣ２の双方の端子を接続す
る。トランジスタ・スイッチ２２５ｂ，２４５ｂは、コ
ンデンサＣ１の端子を接続し、電圧ＶＣＭを受信する。
ＯＰ１の出力Ｒは、コンデンサＣ２の第２端子に共通に
接続されている。
【００１２】サンプル信号回路２２０は、更に、トラン
ジスタ・スイッチ２３５ａを含み、信号ＰＩＸＩＮを受
信し、この信号をコンデンサＣ３の端子に転送する。コ
ンデンサＣ３の他方の端子は、トランジスタ・スイッチ
２４５ｄを介してコンデンサＣ４の第１端子に接続さ
れ、更に差動演算増幅器ＯＰ１の第２入力にも接続され
ている。更に、サンプル信号回路２２０は、トランジス
タ・スイッチ２３５ｃ，２３５ｄを含み、電圧ＶＣＭを
受信するようにコンデンサＣ４の端子を接続する。トラ
ンジスタ・スイッチ２３５ｂ，２４５ｃは、コンデンサ
Ｃ３の端子を接続し、電圧ＶＣＭを受信する。ＯＰ１の
出力Ｓは、コンデンサＣ４の第２端子およびトランジス
タ・スイッチ２３５ｄの端子に共通に接続されている。
負荷トランジスタ２１５が画素に負荷を与え、ＰＩＸＩ
Ｎソースに接続されている。
ジスタ・スイッチ２３５ａを含み、信号ＰＩＸＩＮを受
信し、この信号をコンデンサＣ３の端子に転送する。コ
ンデンサＣ３の他方の端子は、トランジスタ・スイッチ
２４５ｄを介してコンデンサＣ４の第１端子に接続さ
れ、更に差動演算増幅器ＯＰ１の第２入力にも接続され
ている。更に、サンプル信号回路２２０は、トランジス
タ・スイッチ２３５ｃ，２３５ｄを含み、電圧ＶＣＭを
受信するようにコンデンサＣ４の端子を接続する。トラ
ンジスタ・スイッチ２３５ｂ，２４５ｃは、コンデンサ
Ｃ３の端子を接続し、電圧ＶＣＭを受信する。ＯＰ１の
出力Ｓは、コンデンサＣ４の第２端子およびトランジス
タ・スイッチ２３５ｄの端子に共通に接続されている。
負荷トランジスタ２１５が画素に負荷を与え、ＰＩＸＩ
Ｎソースに接続されている。
【００１３】差動演算増幅器（以下「オペアンプ」と呼
ぶ）の使用は有効である。何故なら、完全に差動的なオ
ペアンプは、回路２００内で用いる場合、シングル・エ
ンド・ソース・フォロワ回路よりもノイズが少ないから
である。つまり、共通モード・ノイズを受けないのであ
る。加えて、以下で更に詳細に説明するが、回路２００
にＯＰ１を使用することにより、電圧の利得が得られ
る。
ぶ）の使用は有効である。何故なら、完全に差動的なオ
ペアンプは、回路２００内で用いる場合、シングル・エ
ンド・ソース・フォロワ回路よりもノイズが少ないから
である。つまり、共通モード・ノイズを受けないのであ
る。加えて、以下で更に詳細に説明するが、回路２００
にＯＰ１を使用することにより、電圧の利得が得られ
る。
【００１４】図３は、画素エレメント回路の一例の簡略
構成図である。信号ＲＳＴはリセット動作を行なわせ、
画素エレメント内にあるフォトダイオード間に基準電圧
をセットする。信号ＸＦＥＲは、転送動作を行なわせ、
光が画素エレメント回路を照明する際、フォトダイオー
ド間に発生する電荷、即ち、サンプル値を転送させる。
構成図である。信号ＲＳＴはリセット動作を行なわせ、
画素エレメント内にあるフォトダイオード間に基準電圧
をセットする。信号ＸＦＥＲは、転送動作を行なわせ、
光が画素エレメント回路を照明する際、フォトダイオー
ド間に発生する電荷、即ち、サンプル値を転送させる。
【００１５】動作において、最初に基準リセット動作が
選択された画素上で行われる。信号ＲＳＴ（図３）が、
信号ＰＩＸＩＮに対する電圧値をセットする。基準リセ
ット動作の間、トランジスタ・スイッチ２２５ａ，２２
５ｂはオンとなっており、信号ＰＩＸＩＮは回路２００
によって処理される。トランジスタ・スイッチ２２５ａ
は、信号ＰＩＸＩＮをコンデンサＣ１の端子に転送す
る。トランジスタ・スイッチ２２５ｂは、コンデンサＣ
１の他方の端子におけるＶＣＭの電圧値をセットする。
したがって、画素エレメントからの信号ＰＩＸＩＮのリ
セット値はコンデンサＣ１を充電する。導通モードにあ
るトランジスタ・スイッチ２２５ａ，２２５ｂに伴い、
トランジスタ・スイッチ２２５ｃ，２２５ｄはバイアス
され、コンデンサＣ２の両端子を接続して電圧ＶＣＭを
受信し、コンデンサＣ３の端子における電荷を等化す
る。
選択された画素上で行われる。信号ＲＳＴ（図３）が、
信号ＰＩＸＩＮに対する電圧値をセットする。基準リセ
ット動作の間、トランジスタ・スイッチ２２５ａ，２２
５ｂはオンとなっており、信号ＰＩＸＩＮは回路２００
によって処理される。トランジスタ・スイッチ２２５ａ
は、信号ＰＩＸＩＮをコンデンサＣ１の端子に転送す
る。トランジスタ・スイッチ２２５ｂは、コンデンサＣ
１の他方の端子におけるＶＣＭの電圧値をセットする。
したがって、画素エレメントからの信号ＰＩＸＩＮのリ
セット値はコンデンサＣ１を充電する。導通モードにあ
るトランジスタ・スイッチ２２５ａ，２２５ｂに伴い、
トランジスタ・スイッチ２２５ｃ，２２５ｄはバイアス
され、コンデンサＣ２の両端子を接続して電圧ＶＣＭを
受信し、コンデンサＣ３の端子における電荷を等化す
る。
【００１６】次いで、選択した画素エレメント（図３）
から信号ＲＳＴを除去し、信号ＸＦＥＲをアサートす
る。画素エレメントを照明する光の強度に応答してフォ
トダイオードによって発生した電圧、即ち、サンプル画
素信号値が、画素エレメントの出力における信号ＰＩＸ
ＩＮに転送される。トランジスタ・スイッチ２３５ａ，
２３５ｂは、回路２２０（図２）内においてオンとな
る。トランジスタ・スイッチ２３５ａは、信号ＰＩＸＩ
ＮをコンデンサＣ３の端子に転送する。トランジスタ・
スイッチ２３５ｂは、コンデンサＣ３の他方の端子にお
けるＶＣＭの電圧値を設定する。トランジスタ・スイッ
チ２３５ａ，２３５ｂが導通モードにある場合、トラン
ジスタ・スイッチ２３５ｃ，２３５ｄもバイアスされ、
コンデンサＣ４の両端子を接続して、電圧ＶＣＭを受信
し、コンデンサＣ４の端子における電荷を等化する。
から信号ＲＳＴを除去し、信号ＸＦＥＲをアサートす
る。画素エレメントを照明する光の強度に応答してフォ
トダイオードによって発生した電圧、即ち、サンプル画
素信号値が、画素エレメントの出力における信号ＰＩＸ
ＩＮに転送される。トランジスタ・スイッチ２３５ａ，
２３５ｂは、回路２２０（図２）内においてオンとな
る。トランジスタ・スイッチ２３５ａは、信号ＰＩＸＩ
ＮをコンデンサＣ３の端子に転送する。トランジスタ・
スイッチ２３５ｂは、コンデンサＣ３の他方の端子にお
けるＶＣＭの電圧値を設定する。トランジスタ・スイッ
チ２３５ａ，２３５ｂが導通モードにある場合、トラン
ジスタ・スイッチ２３５ｃ，２３５ｄもバイアスされ、
コンデンサＣ４の両端子を接続して、電圧ＶＣＭを受信
し、コンデンサＣ４の端子における電荷を等化する。
【００１７】回路２００が画素エレメントからリセット
値を受信してコンデンサＣ１上に蓄積した後、電荷は更
にトランジスタ・スイッチ２４５ａを介して転送され、
コンデンサＣ２上に蓄積される。電荷転送は、トランジ
スタ・スイッチ２４５ａ，２４５ｂをオンにすることに
よって開始される。コンデンサ間の電圧は瞬時に変化す
ることができないので、トランジスタ・スイッチ２４５
ｂによってコンデンサＣ１の端子に供給される電圧ＶＣ
Ｍは、コンデンサＣ１上に格納されているリセット値
も、コンデンサＣ２上に格納されている電圧にする。
値を受信してコンデンサＣ１上に蓄積した後、電荷は更
にトランジスタ・スイッチ２４５ａを介して転送され、
コンデンサＣ２上に蓄積される。電荷転送は、トランジ
スタ・スイッチ２４５ａ，２４５ｂをオンにすることに
よって開始される。コンデンサ間の電圧は瞬時に変化す
ることができないので、トランジスタ・スイッチ２４５
ｂによってコンデンサＣ１の端子に供給される電圧ＶＣ
Ｍは、コンデンサＣ１上に格納されているリセット値
も、コンデンサＣ２上に格納されている電圧にする。
【００１８】加えて、画素エレメント内のフォトダイオ
ードを照明した光の強度に応答してコンデンサＣ３上に
蓄積された電荷は、トランジスタ・スイッチ２４５ｄを
介してコンデンサＣ４に転送される。コンデンサＣ３か
らコンデンサＣ４への電荷転送は、トランジスタ・スイ
ッチ２４５ｃ，２４５ｄを導通モードに切り替えること
によって開始される。
ードを照明した光の強度に応答してコンデンサＣ３上に
蓄積された電荷は、トランジスタ・スイッチ２４５ｄを
介してコンデンサＣ４に転送される。コンデンサＣ３か
らコンデンサＣ４への電荷転送は、トランジスタ・スイ
ッチ２４５ｃ，２４５ｄを導通モードに切り替えること
によって開始される。
【００１９】ここで、画素エレメント・リセット値は、
コンデンサＣ２上に格納され、画素エレメントのダイオ
ードを照明した光によって発生した電圧は、コンデンサ
Ｃ４上に格納される。コンデンサＣ２，Ｃ４上に蓄積さ
れた電荷間の電圧差は、差動オペアンプＯＰ１によって
増幅され、増幅出力信号Ｒ，ＳがＯＰ１の出力に現れ
る。信号Ｒ，Ｓは、次段（図示せず）において得られ、
必要に応じて更に処理される。オペアンプＯＰ１は、ス
イッチ・コンデンサと共に動作し、電圧利得を与える。
コンデンサＣ２上に格納され、画素エレメントのダイオ
ードを照明した光によって発生した電圧は、コンデンサ
Ｃ４上に格納される。コンデンサＣ２，Ｃ４上に蓄積さ
れた電荷間の電圧差は、差動オペアンプＯＰ１によって
増幅され、増幅出力信号Ｒ，ＳがＯＰ１の出力に現れ
る。信号Ｒ，Ｓは、次段（図示せず）において得られ、
必要に応じて更に処理される。オペアンプＯＰ１は、ス
イッチ・コンデンサと共に動作し、電圧利得を与える。
【００２０】以上の説明から、本発明はリセット値およ
び光が画素エレメントを照明した結果生ずるサンプル信
号レベル間の電圧を増幅することが認められよう。演算
増幅器による電圧差の検出により、認知可能なダイナミ
ック・レンジを有する電圧振幅が得られる。
び光が画素エレメントを照明した結果生ずるサンプル信
号レベル間の電圧を増幅することが認められよう。演算
増幅器による電圧差の検出により、認知可能なダイナミ
ック・レンジを有する電圧振幅が得られる。
【図１】従来技術の撮像センサおよびバッファの簡略構
成図。
成図。
【図２】本発明の一実施例による画素信号増幅回路。
【図３】画素エレメント回路の一例の簡略構成図。
１００ 従来技術回路 １１０ 基準リセット回路部 １１２，１１４，１２２，１２４ トランジスタ １２０ サンプル回路部 ２００ 画素検出回路／画素信号増幅回路 ２１０ リセット回路 ２２０ サンプル信号回路 ２２５ａ リセット信号トランジスタ・スイッチ ２２５ｃ，２２５ｄ，２３５ａ，２３５ｃ，２３５ｄ，
２４５ａ，２４５ｄトランジスタ・スイッチ Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ ＯＰ１ 差動演算増幅器
２４５ａ，２４５ｄトランジスタ・スイッチ Ｃ１，Ｃ２，Ｃ３，Ｃ４ コンデンサ ＯＰ１ 差動演算増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スハイル・アグワニ アメリカ合衆国アリゾナ州チャンドラー、 イースト・サン・タン・ストリート2880 (72)発明者 デビット・ロカスチオ アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・ゲリー・ドライブ2590
Claims (5)
- 【請求項１】画素信号増幅回路（２００）であって：第
１および第２入力ならびに第１および第２出力（Ｒ，
Ｓ）を有する増幅器（ＯＰ１）；前記増幅器の第１入力
および第２出力間に結合された第１コンデンサ（Ｃ
２）；前記増幅器の第２入力および第２出力間に結合さ
れた第２コンデンサ（Ｃ４）；画素信号（ＰＩＸＩＮ）
を受信するように結合された第１端子と、前記増幅器の
第１入力に結合された第２端子とを有する第３コンデン
サ（Ｃ１）；および前記画素信号を受信するように結合
された第１端子と、前記増幅器の第２入力に結合された
第２端子を有する第４コンデンサ（Ｃ３）；を備えるこ
とを特徴とする画素信号増幅回路（２００）。 - 【請求項２】前記画素信号を受信するように結合された
第１導通端子と、前記第３コンデンサの第１端子に結合
された第２導通端子を有する第１トランジスタ（２２５
ａ）であって、前記画素信号のリセット値を導通するた
めに前記第１トランジスタを選択する信号を受信する制
御端子とを有する第１トランジスタ（２２５ａ）；およ
び前記画素信号を受信するように結合された第１導通端
子と、前記第４コンデンサの第１端子に結合された第２
導通端子を有する第２トランジスタ（２３５ａ）であっ
て、サンプル画素信号値を導通するために前記第２トラ
ンジスタを選択する信号を受信する制御端子とを有する
第２トランジスタ（２３５ａ）；を更に備えることを特
徴とする請求項１記載の画素信号増幅回路。 - 【請求項３】前記第３コンデンサの第２端子に結合され
た第１導通端子と、前記増幅器の第１入力に結合された
第２導通端子と、信号を受信する制御端子とを有する第
３トランジスタ（２４５ａ）；および前記第４コンデン
サの第２端子に結合された第１導通端子と、前記増幅器
の第２入力に結合された第２導通端子と、信号を受信す
る制御端子とを有する第４トランジスタ（２４５ｄ）；
を更に備えることを特徴とする請求項２記載の画素信号
増幅回路。 - 【請求項４】画素検出回路（２００）であって：第１お
よび第２入力を有し、該第１および第２入力における信
号間の差分値を発生する増幅器（ＯＰＩ）；前記増幅器
の前記第１入力および第１出力間に結合された第１コン
デンサであって、画素リセット値を格納する第１コンデ
ンサ；および前記増幅器の第２入力および第２出力間に
結合され、サンプル画素信号値を格納する、第２コンデ
ンサ；を備えることを特徴とする画素検出回路（２０
０）。 - 【請求項５】画素信号（ＰＩＸＩＮ）を受信するように
結合された第１端子と、前記増幅器の第１入力に結合さ
れた第２端子とを有する第３コンデンサ（Ｃ１）；およ
び前記画素信号を受信するように結合された第１端子
と、前記増幅器の第２入力に結合された第２端子を有す
る第３コンデンサ（Ｃ３）；を更に備えることを特徴と
する請求項４記載の画素検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/490,238 US6423961B1 (en) | 2000-01-24 | 2000-01-24 | Pixel readout switched capacitor buffer circuit and method therefor |
| US490238 | 2000-01-24 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001245210A true JP2001245210A (ja) | 2001-09-07 |
| JP2001245210A5 JP2001245210A5 (ja) | 2008-03-06 |
| JP4867028B2 JP4867028B2 (ja) | 2012-02-01 |
Family
ID=23947201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001015150A Expired - Fee Related JP4867028B2 (ja) | 2000-01-24 | 2001-01-24 | 画素読み出しスイッチ・コンデンサ・バッファ回路およびその方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6423961B1 (ja) |
| JP (1) | JP4867028B2 (ja) |
| IL (1) | IL140599A (ja) |
| TW (1) | TW508943B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030151689A1 (en) * | 2002-02-11 | 2003-08-14 | Murphy Charles Douglas | Digital images with composite exposure |
| US6791378B2 (en) * | 2002-08-19 | 2004-09-14 | Micron Technology, Inc. | Charge recycling amplifier for a high dynamic range CMOS imager |
| US7388608B2 (en) * | 2004-03-11 | 2008-06-17 | Micron Technology, Inc. | Sample and hold circuit and active pixel sensor array sampling system utilizing same |
| US20050200730A1 (en) * | 2004-03-11 | 2005-09-15 | Beck Jeffery S. | Active pixel sensor array sampling system and method |
| JP5257176B2 (ja) * | 2009-03-18 | 2013-08-07 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| US9200956B2 (en) * | 2010-06-27 | 2015-12-01 | Sri International | Readout transistor circuits for CMOS imagers |
| CN103684408A (zh) * | 2013-12-18 | 2014-03-26 | 苏州纳芯微电子有限公司 | 电容式传感器接口电路 |
| WO2019227067A1 (en) * | 2018-05-24 | 2019-11-28 | Gigajot Technology Llc | Image sensor having column-level correlated-double-sampling charge transfer amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002507863A (ja) * | 1998-03-16 | 2002-03-12 | カリフォルニア・インスティテュート・オブ・テクノロジー | 光適応型撮像用の全差動列読出回路を持つｃｍｏｓ集積センサ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128039A (en) * | 1999-01-11 | 2000-10-03 | Omnivision Technologies, Inc. | Column amplifier for high fixed pattern noise reduction |
-
2000
- 2000-01-24 US US09/490,238 patent/US6423961B1/en not_active Expired - Lifetime
- 2000-12-27 IL IL14059900A patent/IL140599A/xx not_active IP Right Cessation
-
2001
- 2001-01-24 JP JP2001015150A patent/JP4867028B2/ja not_active Expired - Fee Related
- 2001-02-27 TW TW090101491A patent/TW508943B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002507863A (ja) * | 1998-03-16 | 2002-03-12 | カリフォルニア・インスティテュート・オブ・テクノロジー | 光適応型撮像用の全差動列読出回路を持つｃｍｏｓ集積センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| IL140599A0 (en) | 2002-02-10 |
| US6423961B1 (en) | 2002-07-23 |
| IL140599A (en) | 2005-09-25 |
| JP4867028B2 (ja) | 2012-02-01 |
| TW508943B (en) | 2002-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183531B2 (en) | Amplification with feedback capacitance for photodetector signals | |
| JP4277339B2 (ja) | アクティブ画素センサの読み出しチャネル | |
| US6977682B2 (en) | Solid-state imaging device | |
| JP3187760B2 (ja) | 集積された２色焦点面アレイのための低クロストーク列差動回路アーキテクチャー | |
| JP4315032B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| US6384413B1 (en) | Focal plane infrared readout circuit | |
| US20100044552A1 (en) | Automatic simultaneous dual gain readout integrated circuit using threshold voltage shifts of mosfet bulk to source potential | |
| US20060261251A1 (en) | In-pixel kTC noise suppression using circuit techniques | |
| JP4310428B2 (ja) | 光検出器の単光子読出し用のコンパクトな超低雑音広帯域幅ピクセル増幅器 | |
| US6339363B1 (en) | Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors | |
| JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
| US6229134B1 (en) | Using cascaded gain stages for high-gain and high-speed readout of pixel sensor data | |
| US6900839B1 (en) | High gain detector amplifier with enhanced dynamic range for single photon read-out of photodetectors | |
| JP2005295346A (ja) | 増幅型固体撮像装置 | |
| US20090295969A1 (en) | Solid-state imaging apparatus | |
| JP2001245210A (ja) | 画素読み出しスイッチ・コンデンサ・バッファ回路およびその方法 | |
| JP4290034B2 (ja) | 赤外線固体撮像装置 | |
| JPH1023336A (ja) | 固体撮像装置 | |
| US7936388B2 (en) | Apparatus and a method for low noise sensing | |
| JP2002152595A (ja) | 固体撮像装置 | |
| US20030001079A1 (en) | Current mode pixel amplifier | |
| US20060044412A1 (en) | Method and apparatus for improving pixel output swing in imager sensors | |
| US7532242B1 (en) | Pipelined amplifier time delay integration | |
| JPH05145853A (ja) | 赤外線撮像装置 | |
| JP2004112438A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080930 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111025 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4867028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |