JPH0824352B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0824352B2 JPH0824352B2 JP61025862A JP2586286A JPH0824352B2 JP H0824352 B2 JPH0824352 B2 JP H0824352B2 JP 61025862 A JP61025862 A JP 61025862A JP 2586286 A JP2586286 A JP 2586286A JP H0824352 B2 JPH0824352 B2 JP H0824352B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifiers
- output
- amplifier
- switch
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、固体撮像素子に係り、特にMOS型固体撮像
素子において、高感度，低スメアを実現するのに好適な
回路構成とその制御法に関する。
素子において、高感度，低スメアを実現するのに好適な
回路構成とその制御法に関する。
従来、２次元固体撮像素子の１種としてMOS型固体撮
像素子が知られている（青木によるアイエス エス シ
ー シー ダイジエストの26頁;1980年（ISSCC Digest,
p26,1980））。第１図は、MOS型固体撮像素子の一従来
例を示す回路構成図である。１は２次元状に配置された
光電変換素子、3,5は光電変換素子内の信号電荷を順に
読み出すめための垂直ならびに水平走査回路、２は垂直
走査回路のパルスによりオンオフする垂直スイツチ、９
は垂直走査回路のパルスを各垂直スイツチに伝達する垂
直ゲート線、６は水平走査回路のパルスによりオンオフ
する水平スイツチ、４は垂直信号線、７は素子外部の増
幅器、８は水平信号線を示す。本回路においては、光電
変換素子１の信号電荷は、垂直走査回路３により選択さ
れた垂直スイツチ２が開くと垂直信号線４に送られ、そ
の後水平走査回路５により水平スイツチ６が順次開閉
し、水平信号線８を経て増幅器７より読み出される。
像素子が知られている（青木によるアイエス エス シ
ー シー ダイジエストの26頁;1980年（ISSCC Digest,
p26,1980））。第１図は、MOS型固体撮像素子の一従来
例を示す回路構成図である。１は２次元状に配置された
光電変換素子、3,5は光電変換素子内の信号電荷を順に
読み出すめための垂直ならびに水平走査回路、２は垂直
走査回路のパルスによりオンオフする垂直スイツチ、９
は垂直走査回路のパルスを各垂直スイツチに伝達する垂
直ゲート線、６は水平走査回路のパルスによりオンオフ
する水平スイツチ、４は垂直信号線、７は素子外部の増
幅器、８は水平信号線を示す。本回路においては、光電
変換素子１の信号電荷は、垂直走査回路３により選択さ
れた垂直スイツチ２が開くと垂直信号線４に送られ、そ
の後水平走査回路５により水平スイツチ６が順次開閉
し、水平信号線８を経て増幅器７より読み出される。
本素子は、光利用率が高く信号電荷量が多いという利
点を有するが以下の２点の欠点を有する。第１に、信号
読み出しに伴うランダム雑音が大きく、低照度における
信号対雑音比（以下S/Nと略す）が低い。また、明るい
被照体を写したときに、再生画の上下に白く尾を引く垂
直スメア現象が生じ、高照度撮像時には画質劣化の要因
となる。
点を有するが以下の２点の欠点を有する。第１に、信号
読み出しに伴うランダム雑音が大きく、低照度における
信号対雑音比（以下S/Nと略す）が低い。また、明るい
被照体を写したときに、再生画の上下に白く尾を引く垂
直スメア現象が生じ、高照度撮像時には画質劣化の要因
となる。
本発明の目的は、MOS型固体撮像素子の高い光利用率
を保ちつつ、ランダム雑音ならびにスメアを低減し、高
S/Nかつ低スメアの固体撮像素子を提供することにあ
る。
を保ちつつ、ランダム雑音ならびにスメアを低減し、高
S/Nかつ低スメアの固体撮像素子を提供することにあ
る。
MOS型固体撮像素子のランダム雑音の主成分には、水
平スイツチで生じる雑音と素子外部の増幅器で生じる雑
音の２つがある。第１の水平スイツチで生じる雑音は、
本質的に、CCD（Charge Coupler Device）で通例用いら
れるFDA（Floating Diffusion Amplifier）回路で発生
するリセツト雑音と同一メカニズムにより発生する。す
なわち、水平スイツチがオンオフし、信号が読まれると
ともに垂直信号線電位がリセツトされる際に、水平スイ
ツチの熱雑音により垂直信号線のリセツト電位がゆらぐ
ことによりランダム雑音が発生する。FDA回路において
は、このリセツト雑音の低減のために、相関２重サンプ
リング法が用いられている。（エム・エッチ・ホワイト
他；アイ・イー・イー・イー，ジャーナル・オブ・ソリ
ッド・ステート・サーキッツM.H.WHITE et al.:IEEE J.
Solid State Circuits,vol.SC-9 No.1 p1-p12（FEB.198
4）；西田ほか：テレビジヨン学会全国大会予稿集３−2
p45（1985）；遠藤ほか：テレビジヨン学会全国大会予
稿集３−5 p51（1985））。本発明は、水平スイツチで
生じる雑音がFDA回路のリセツト雑音と同一メカニズム
により発生することに注目し、MOS型撮像素子の各垂直
信号線ごとに増幅器と相関２重サンプリング法を行なう
回路を設け、水平スイツチで生じる雑音を低減するもの
である。さらに、増幅器を各垂直信号線ごとに設けた結
果、従来素子のもう１つの大きな雑音源である増幅器の
雑音を低減できる。なぜなら、第１に従来素子に比し、
増幅器の入力端につく容量を低減し、信号振幅を大きく
とれるからである。第２に、増幅器に必要とされる通過
帯域を小さくすることができるからである。
平スイツチで生じる雑音と素子外部の増幅器で生じる雑
音の２つがある。第１の水平スイツチで生じる雑音は、
本質的に、CCD（Charge Coupler Device）で通例用いら
れるFDA（Floating Diffusion Amplifier）回路で発生
するリセツト雑音と同一メカニズムにより発生する。す
なわち、水平スイツチがオンオフし、信号が読まれると
ともに垂直信号線電位がリセツトされる際に、水平スイ
ツチの熱雑音により垂直信号線のリセツト電位がゆらぐ
ことによりランダム雑音が発生する。FDA回路において
は、このリセツト雑音の低減のために、相関２重サンプ
リング法が用いられている。（エム・エッチ・ホワイト
他；アイ・イー・イー・イー，ジャーナル・オブ・ソリ
ッド・ステート・サーキッツM.H.WHITE et al.:IEEE J.
Solid State Circuits,vol.SC-9 No.1 p1-p12（FEB.198
4）；西田ほか：テレビジヨン学会全国大会予稿集３−2
p45（1985）；遠藤ほか：テレビジヨン学会全国大会予
稿集３−5 p51（1985））。本発明は、水平スイツチで
生じる雑音がFDA回路のリセツト雑音と同一メカニズム
により発生することに注目し、MOS型撮像素子の各垂直
信号線ごとに増幅器と相関２重サンプリング法を行なう
回路を設け、水平スイツチで生じる雑音を低減するもの
である。さらに、増幅器を各垂直信号線ごとに設けた結
果、従来素子のもう１つの大きな雑音源である増幅器の
雑音を低減できる。なぜなら、第１に従来素子に比し、
増幅器の入力端につく容量を低減し、信号振幅を大きく
とれるからである。第２に、増幅器に必要とされる通過
帯域を小さくすることができるからである。
さて、MOS型撮像素子におけるスメア現象は垂直信号
線に不要電荷が混入するために発生する。本発明におい
ては、垂直信号線をリセツトした後真の信号電荷を読む
ため、スメアの混入時間を低減できスメアを低減でき
る。
線に不要電荷が混入するために発生する。本発明におい
ては、垂直信号線をリセツトした後真の信号電荷を読む
ため、スメアの混入時間を低減できスメアを低減でき
る。
以下、本発明の第１の実施例を第２図ならびに第３図
を用い説明する。第２図は、本発明の一実施例の回路構
成図を示す。１〜６と９は第１図と同一のものを示す。
21は各垂直信号線の電位を検知増幅するための増幅回
路、22と23は増幅器21の出力をサンプルホールドするた
めのスイツチ、27,28はサンプルホールドのための容
量、24はサンプルホールドされた２つの信号の差を出力
するための差動増幅器、25は垂直信号線をリセツトする
ためのリセツトスイツチ、26は垂直信号線のリセツト電
圧を供給するリセツトドレインである。また、第３図
は、第２図の素子を駆動するためのパルスタイミングを
示す。HBLは水平ブランキング期間を示し、RG,S1,S2は
第２図の各端子にかかる電圧を示す。以下、本実施例の
動作を説明する。
を用い説明する。第２図は、本発明の一実施例の回路構
成図を示す。１〜６と９は第１図と同一のものを示す。
21は各垂直信号線の電位を検知増幅するための増幅回
路、22と23は増幅器21の出力をサンプルホールドするた
めのスイツチ、27,28はサンプルホールドのための容
量、24はサンプルホールドされた２つの信号の差を出力
するための差動増幅器、25は垂直信号線をリセツトする
ためのリセツトスイツチ、26は垂直信号線のリセツト電
圧を供給するリセツトドレインである。また、第３図
は、第２図の素子を駆動するためのパルスタイミングを
示す。HBLは水平ブランキング期間を示し、RG,S1,S2は
第２図の各端子にかかる電圧を示す。以下、本実施例の
動作を説明する。
水平ブランキング内に入ると、RGが高レベルとなりリ
セツトスイツチ25が開くとオン状態、垂直信号線内に蓄
つたスメア電荷等の疑似信号がリセツトドレイン26に掃
き出され、垂直信号線電位はドレイン26の電圧RDにリセ
ツトされる（第３図t1）。つぎにRGが低レベルとなりリ
セツトスイツチ25が閉じると（オフ状態）、リセツトス
イツチ25の熱雑音により雑音電圧vnが発生し垂直信号線
のリセツト電圧がゆらぐ（第３図t2）。この雑音電圧vn
は、増幅器21により増幅され（ゲインをG1とする）、ス
イツチ23が開閉すると、容量28にG1vnの電位変動として
サンプルホールドされる（第３図t3）。この後、垂直走
査回路３により選択されたある垂直ゲート線９の電位VP
が高くなると、垂直スイツチ２が開き、光電変換素子１
から垂直信号線４に信号電荷QSが読み出される（第３図
t4）。この信号電荷による垂直信号線電位変動VS＝QS／
CV（CVは垂直信号線容量を示す）に雑音電圧vnが重畳さ
れた垂直信号線の電位変動VS＋vnは、増幅器21により増
幅され、スイツチ22が開閉すると容量27にG1（VS＋vn）
の電位変動としてサンプルホールドされる（第３図
t5）。以上の動作の後に、差動増幅器24の出力には、垂
直信号線の雑音電圧vnを含まない真の信号電荷による垂
直信号線の電圧変動VSがG1G2だけ増幅されて（G2は差動
増幅器24のゲインを示す）出力されることになる。この
後、水平走査回路５により、水平スイツチ６が順次開閉
し、増幅された信号が出力される。
セツトスイツチ25が開くとオン状態、垂直信号線内に蓄
つたスメア電荷等の疑似信号がリセツトドレイン26に掃
き出され、垂直信号線電位はドレイン26の電圧RDにリセ
ツトされる（第３図t1）。つぎにRGが低レベルとなりリ
セツトスイツチ25が閉じると（オフ状態）、リセツトス
イツチ25の熱雑音により雑音電圧vnが発生し垂直信号線
のリセツト電圧がゆらぐ（第３図t2）。この雑音電圧vn
は、増幅器21により増幅され（ゲインをG1とする）、ス
イツチ23が開閉すると、容量28にG1vnの電位変動として
サンプルホールドされる（第３図t3）。この後、垂直走
査回路３により選択されたある垂直ゲート線９の電位VP
が高くなると、垂直スイツチ２が開き、光電変換素子１
から垂直信号線４に信号電荷QSが読み出される（第３図
t4）。この信号電荷による垂直信号線電位変動VS＝QS／
CV（CVは垂直信号線容量を示す）に雑音電圧vnが重畳さ
れた垂直信号線の電位変動VS＋vnは、増幅器21により増
幅され、スイツチ22が開閉すると容量27にG1（VS＋vn）
の電位変動としてサンプルホールドされる（第３図
t5）。以上の動作の後に、差動増幅器24の出力には、垂
直信号線の雑音電圧vnを含まない真の信号電荷による垂
直信号線の電圧変動VSがG1G2だけ増幅されて（G2は差動
増幅器24のゲインを示す）出力されることになる。この
後、水平走査回路５により、水平スイツチ６が順次開閉
し、増幅された信号が出力される。
さて、以上の実施例において、主たる雑音源は増幅器
21の発生する雑音となる。なぜなら、信号は増幅器21に
より増幅されるために、増幅器21の電圧ゲインを大きく
とればサンプルホールド回路ならびに増幅器24の雑音は
無視し得るように設計できるからである。一方、増幅器
21に必要な動作速度は、容量27,28にサンプルホールド
が充分に行なわれる速度であれば良い。その結果、増幅
器21の通過帯域を従来のMOS型素子が3MHZ程度であつた
のに対し、1MH程度以下と低くとることができ、容易に
低雑音化が可能となる。
21の発生する雑音となる。なぜなら、信号は増幅器21に
より増幅されるために、増幅器21の電圧ゲインを大きく
とればサンプルホールド回路ならびに増幅器24の雑音は
無視し得るように設計できるからである。一方、増幅器
21に必要な動作速度は、容量27,28にサンプルホールド
が充分に行なわれる速度であれば良い。その結果、増幅
器21の通過帯域を従来のMOS型素子が3MHZ程度であつた
のに対し、1MH程度以下と低くとることができ、容易に
低雑音化が可能となる。
また、一方、信号に混入するスメア電荷量は差動出力
をしているためスイツチ23が閉じた後、スイツチ22が閉
じるまでの時間となる（第３図にTSで示す。）。従つ
て、従来のMOS型素子では一水平走査期間中スメアが混
入したのに対し、約1/30程度にこの混入時間を低減する
ことができ、低スメア化が可能となる。
をしているためスイツチ23が閉じた後、スイツチ22が閉
じるまでの時間となる（第３図にTSで示す。）。従つ
て、従来のMOS型素子では一水平走査期間中スメアが混
入したのに対し、約1/30程度にこの混入時間を低減する
ことができ、低スメア化が可能となる。
なお、本実施例では、増幅器21,24を水平方向の画素
数だけ並列化しているために、消費電力が問題となる場
合がある。この様な場合には、各増幅器をパルス動作さ
せることにより低消費電力化を図ることができる。
数だけ並列化しているために、消費電力が問題となる場
合がある。この様な場合には、各増幅器をパルス動作さ
せることにより低消費電力化を図ることができる。
以上、述べた様に、本実施例によれば、MOS型素子の
受光部には何ら変更を加えることなく、高い光利用率を
保ちながら、ランダム雑音ならびにスメアを低減するこ
とができる。
受光部には何ら変更を加えることなく、高い光利用率を
保ちながら、ランダム雑音ならびにスメアを低減するこ
とができる。
次に、本発明の第２の実施例を第４図ならびに第５図
を用い述べる。第２図の実施例においては各増幅器が直
流結合されているので各増幅器の動作点を高利得領域に
設定するのが困難な場合がある。本実施例は、この問題
を解消するために、MOS A/D変換器で広く用いられてい
る自己バイアス用スイツチ（中谷他：昭和60年度電子通
信学会総合大会予稿444 p2-162（1985））を用いるもの
である。
を用い述べる。第２図の実施例においては各増幅器が直
流結合されているので各増幅器の動作点を高利得領域に
設定するのが困難な場合がある。本実施例は、この問題
を解消するために、MOS A/D変換器で広く用いられてい
る自己バイアス用スイツチ（中谷他：昭和60年度電子通
信学会総合大会予稿444 p2-162（1985））を用いるもの
である。
第４図は、本発明の第２の実施例の回路構成図を示
す。図中１〜６と９は第１図と同一のものである。41は
各垂直信号線の電位を検知増幅するための増幅回路、42
は増幅回路41を高利得領域に設定するための自己バイア
ススイツチ、43はカツプリング容量、44は第２の増幅回
路、45は増幅回路44を高利得領域に設定するための自己
バイアススイツチ、46,48は信号をサンプルホールドす
るためのスイツチと容量、47は信号を出力するための増
幅器である。第５図は第４図の素子を駆動するためのパ
ルスタイミングを示す。HBLは水平ブランキング期間を
示し、S1,S2,S3は第４図の対応する端子にかかる電圧を
示す。以下、本実施例の動作を説明する。
す。図中１〜６と９は第１図と同一のものである。41は
各垂直信号線の電位を検知増幅するための増幅回路、42
は増幅回路41を高利得領域に設定するための自己バイア
ススイツチ、43はカツプリング容量、44は第２の増幅回
路、45は増幅回路44を高利得領域に設定するための自己
バイアススイツチ、46,48は信号をサンプルホールドす
るためのスイツチと容量、47は信号を出力するための増
幅器である。第５図は第４図の素子を駆動するためのパ
ルスタイミングを示す。HBLは水平ブランキング期間を
示し、S1,S2,S3は第４図の対応する端子にかかる電圧を
示す。以下、本実施例の動作を説明する。
水平ブランキング期間に入ると、スイツチ42が開き垂
直信号線４がリセツトされるとともに増幅器41の動作点
が高利得領域に設定される（第５図t1）。この後、スイ
ツチ42が閉じると、垂直信号線には雑音電圧Vnが発生
し、これが増幅器41により増幅され（ゲインをG1とす
る）、増幅器41の出力電圧としてG1Vnが現れる。この時
スイッチ45が開いているために、増幅器44の入力電圧お
よび出力電圧は、垂直信号線電圧によらずにある一定の
電圧に設定されるので、カップリング容量43にはG1Vnな
る大きさの電位変動がサンプルホールドされる（第５図
t2）。つぎに、スイッチ45が閉じ増幅器44の入力端子は
フローティング状態となる。その後、垂直走査回路３に
より選択されたある垂直ゲート線９の電位VPが高くなる
と、垂直スイツチ２が開き、光電変換素子１より垂直信
号線４に信号電荷QSが読み出される（第５図t3）。この
電荷による垂直信号線の電位変動VS＝QS／CV（CVは垂直
信号線容量を示す）に雑音電圧Vnが重畳された垂直信号
線の電位変動VS＋Vnは、増幅器41の出力端子にG1（VS＋
Vn）として現れる。ここで、増幅器44の入力端子はフロ
ーティング状態にあるので、増幅器44の入力端子には、
信号電荷による電位変動が伝達される。すなわち、この
ことは、雑音電圧Vnを含まない信号電荷のみによる垂直
信号線の電圧変動が得られたことを意味している。つぎ
に、伝達された電位変動は増幅器44により更に増幅さ
れ、スイツチ46の開閉により、容量48に信号電荷による
垂直信号線の電位変動を増幅した出力のみをサンプルホ
ールドすることができる（第５図t4）。この後、水平走
査回路５が動作し、水平スイツチ６が順次開閉すること
により、増幅器47を介し、信号が順次出力される。
直信号線４がリセツトされるとともに増幅器41の動作点
が高利得領域に設定される（第５図t1）。この後、スイ
ツチ42が閉じると、垂直信号線には雑音電圧Vnが発生
し、これが増幅器41により増幅され（ゲインをG1とす
る）、増幅器41の出力電圧としてG1Vnが現れる。この時
スイッチ45が開いているために、増幅器44の入力電圧お
よび出力電圧は、垂直信号線電圧によらずにある一定の
電圧に設定されるので、カップリング容量43にはG1Vnな
る大きさの電位変動がサンプルホールドされる（第５図
t2）。つぎに、スイッチ45が閉じ増幅器44の入力端子は
フローティング状態となる。その後、垂直走査回路３に
より選択されたある垂直ゲート線９の電位VPが高くなる
と、垂直スイツチ２が開き、光電変換素子１より垂直信
号線４に信号電荷QSが読み出される（第５図t3）。この
電荷による垂直信号線の電位変動VS＝QS／CV（CVは垂直
信号線容量を示す）に雑音電圧Vnが重畳された垂直信号
線の電位変動VS＋Vnは、増幅器41の出力端子にG1（VS＋
Vn）として現れる。ここで、増幅器44の入力端子はフロ
ーティング状態にあるので、増幅器44の入力端子には、
信号電荷による電位変動が伝達される。すなわち、この
ことは、雑音電圧Vnを含まない信号電荷のみによる垂直
信号線の電圧変動が得られたことを意味している。つぎ
に、伝達された電位変動は増幅器44により更に増幅さ
れ、スイツチ46の開閉により、容量48に信号電荷による
垂直信号線の電位変動を増幅した出力のみをサンプルホ
ールドすることができる（第５図t4）。この後、水平走
査回路５が動作し、水平スイツチ６が順次開閉すること
により、増幅器47を介し、信号が順次出力される。
本実施例においても、第２図と同様なランダム雑音抑
圧効果、ならびにスメア抑圧効果を得ることができる。
更に、本実施例は、各増幅器の直流動作点の設定が自己
バイアスにより行なわれるので、容易に高利得領域で増
幅器を動作させることができるという利点を有する。
圧効果、ならびにスメア抑圧効果を得ることができる。
更に、本実施例は、各増幅器の直流動作点の設定が自己
バイアスにより行なわれるので、容易に高利得領域で増
幅器を動作させることができるという利点を有する。
さらに、本発明の第３の実施例を第６図、第７図を用
い説明する。第４図の実施例においては、増幅器41の雑
音が主雑音源となる。従つて増幅器41の出力を充分に帯
域制限することにより低雑音化を図ることができる。本
実施例は、この帯域制限を行なうために、増幅器41の出
力に電荷転送回路を付加したものである。
い説明する。第４図の実施例においては、増幅器41の雑
音が主雑音源となる。従つて増幅器41の出力を充分に帯
域制限することにより低雑音化を図ることができる。本
実施例は、この帯域制限を行なうために、増幅器41の出
力に電荷転送回路を付加したものである。
第６図は、本発明の第３の実施例の回路構成図を示
す。１〜6,9,41〜47は第４図と同一である。61は増幅器
41の出力電圧を容量62に伝達するための転送ゲート、63
は容量62に電荷を入力するためのドレイン、64は容量62
の電位を検出するための増幅器である。第７図（ａ）は
第６図の素子を駆動するためのパルスタイミングを示
す。HBLは水平ブランキング期間を示し、S1,S2,S3,CIは
第６図の対応する各端子にかかる電圧を示す。本素子の
動作は、第４図の場合とほぼ同様である。異なる点は、
61〜64からなる電荷転送型の低域通過フイルタの動作で
ある。以下この動作を第７図（ｂ）を用いて説明する。
す。１〜6,9,41〜47は第４図と同一である。61は増幅器
41の出力電圧を容量62に伝達するための転送ゲート、63
は容量62に電荷を入力するためのドレイン、64は容量62
の電位を検出するための増幅器である。第７図（ａ）は
第６図の素子を駆動するためのパルスタイミングを示
す。HBLは水平ブランキング期間を示し、S1,S2,S3,CIは
第６図の対応する各端子にかかる電圧を示す。本素子の
動作は、第４図の場合とほぼ同様である。異なる点は、
61〜64からなる電荷転送型の低域通過フイルタの動作で
ある。以下この動作を第７図（ｂ）を用いて説明する。
第７図（ｂ）は第７図（ａ）の時刻t1,t2時のゲート6
1並びにドレイン63、容量62のポテンシヤルを示すもの
である。増幅器41の出力電圧VOはゲート61のゲート電圧
となつている。従つて、ゲート61下のポテンシヤルはVO
-Vthとなる。ここにVthはゲート61のしきい電圧であ
る。この時、ドレイン63の電圧を低レベルから高レベル
にすると、電荷が容量62からドレイン63に流れ出す（第
７図（ｂ）ｔ＝t1）。転送の最終時刻においては、容量
62の電位は、VO-Vthとなる（第７図（ｂ）ｔ＝t2）。こ
の容量62の電位を増幅器64により検知することにより、
垂直信号線の電位変動を読み出すことができる。本回路
における雑音を解析すると、増幅器41の雑音のうち電荷
転送時間t1の逆数1/t1の周波数帯域の成分だけが、容量
62の電圧のゆらぎに寄与することがわかる。すなわち、
本回路は、増幅器41の雑音に対する低域通過フイルタと
して動作することになる。
1並びにドレイン63、容量62のポテンシヤルを示すもの
である。増幅器41の出力電圧VOはゲート61のゲート電圧
となつている。従つて、ゲート61下のポテンシヤルはVO
-Vthとなる。ここにVthはゲート61のしきい電圧であ
る。この時、ドレイン63の電圧を低レベルから高レベル
にすると、電荷が容量62からドレイン63に流れ出す（第
７図（ｂ）ｔ＝t1）。転送の最終時刻においては、容量
62の電位は、VO-Vthとなる（第７図（ｂ）ｔ＝t2）。こ
の容量62の電位を増幅器64により検知することにより、
垂直信号線の電位変動を読み出すことができる。本回路
における雑音を解析すると、増幅器41の雑音のうち電荷
転送時間t1の逆数1/t1の周波数帯域の成分だけが、容量
62の電圧のゆらぎに寄与することがわかる。すなわち、
本回路は、増幅器41の雑音に対する低域通過フイルタと
して動作することになる。
以上述べたように、本実施例では電荷転送回路が低域
通過フイルタとして働き、増幅器41の帯域制限を行なう
ことができるので、ランダム雑音の低減を容易に行え
る。
通過フイルタとして働き、増幅器41の帯域制限を行なう
ことができるので、ランダム雑音の低減を容易に行え
る。
本発明の第４の実施例を第８図，第９図を用い説明す
る。単板カラー固体撮像素子においては、解像度の高い
高画質を実現する方法としてインターレース走査を行な
う垂直２画素読み出し方式がある。また、スメアを低減
する手段として、小沢他,1984年テレビジヨン学会全国
大会予稿集3-13 p67に記載のスメア差動方式がある。本
実施例はこれらの方法を本発明で実現した例である。
る。単板カラー固体撮像素子においては、解像度の高い
高画質を実現する方法としてインターレース走査を行な
う垂直２画素読み出し方式がある。また、スメアを低減
する手段として、小沢他,1984年テレビジヨン学会全国
大会予稿集3-13 p67に記載のスメア差動方式がある。本
実施例はこれらの方法を本発明で実現した例である。
第８図は、本発明の第４の実施例の回路構成図を示
す。１〜6,9 41〜47は第４図と同様である。但し、垂直
走査回路３′には２行同時読み出しのためのインターレ
ース走査を行なう回路が付加され、サンプルホールドの
ためのスイツチ46、信号を出力するための増幅器47、水
平スイツチ６が各垂直信号線ごとに３つずつ接続され、
出力線が３本ある。第９図は、本素子を駆動するための
パルスタイミングを示す。HBLは水平ブランキング期間
を示し、S1,S2,S3,S4,S5は第８図の対応する端子にかか
る電圧を示す。以下、本実施例の動作を説明する。
す。１〜6,9 41〜47は第４図と同様である。但し、垂直
走査回路３′には２行同時読み出しのためのインターレ
ース走査を行なう回路が付加され、サンプルホールドの
ためのスイツチ46、信号を出力するための増幅器47、水
平スイツチ６が各垂直信号線ごとに３つずつ接続され、
出力線が３本ある。第９図は、本素子を駆動するための
パルスタイミングを示す。HBLは水平ブランキング期間
を示し、S1,S2,S3,S4,S5は第８図の対応する端子にかか
る電圧を示す。以下、本実施例の動作を説明する。
本実施例においては、まず、水平ブランキング期間の
第１の期間（第９図T1の期間）にスメア信号を容量48-1
に読み出しサンプルホールドする。この時読み出される
スメア量は、スイツチS2が閉じてからスイツチS3が開き
再び閉じるまでの時間TSに垂直信号線に混入する量とな
る。つぎの期間（第９図T2の期間）に第１の信号を容量
48-2に読み出しサンプルホールドする。最後の期間（第
９図T3の期間）に、第２の信号を容量48-3に読み出しサ
ンプルホールドする。この後、水平走査回路５が動作
し、順次水平スイツチ６が開閉するとスメア電荷と、２
つの信号電荷が同時に読み出される。この２つの信号電
荷からスメア電荷を減算することにより、スメア電荷を
含まない垂直２画素の信号電荷を得ることができる。
第１の期間（第９図T1の期間）にスメア信号を容量48-1
に読み出しサンプルホールドする。この時読み出される
スメア量は、スイツチS2が閉じてからスイツチS3が開き
再び閉じるまでの時間TSに垂直信号線に混入する量とな
る。つぎの期間（第９図T2の期間）に第１の信号を容量
48-2に読み出しサンプルホールドする。最後の期間（第
９図T3の期間）に、第２の信号を容量48-3に読み出しサ
ンプルホールドする。この後、水平走査回路５が動作
し、順次水平スイツチ６が開閉するとスメア電荷と、２
つの信号電荷が同時に読み出される。この２つの信号電
荷からスメア電荷を減算することにより、スメア電荷を
含まない垂直２画素の信号電荷を得ることができる。
以上述べた様に、本実施例ではサンプルホールド回路
並びに出力回路を各垂直信号線ごとに複数個配列するこ
とにより容易に２行同時読み出しとスメア差動法を実現
できる。
並びに出力回路を各垂直信号線ごとに複数個配列するこ
とにより容易に２行同時読み出しとスメア差動法を実現
できる。
本発明の第５の実施例を第10図，第11図を用いて説明
する。固体撮像素子には強い光があたつた時、光電変換
素子１が飽和し、過剰となつた電荷が垂直信号線４に溢
れ込み、スメアと同様に強い光が当つた部分の上下に白
い帯状の擬信号が現われて画質を劣化させる。これをブ
ルーミング現象と呼んでいるが、この現象を抑圧する手
段として、実願昭55-130240号公報に記載のRAB回路があ
る。本実施例は、このRAB回路を本発明において実現す
るものである。
する。固体撮像素子には強い光があたつた時、光電変換
素子１が飽和し、過剰となつた電荷が垂直信号線４に溢
れ込み、スメアと同様に強い光が当つた部分の上下に白
い帯状の擬信号が現われて画質を劣化させる。これをブ
ルーミング現象と呼んでいるが、この現象を抑圧する手
段として、実願昭55-130240号公報に記載のRAB回路があ
る。本実施例は、このRAB回路を本発明において実現す
るものである。
第10図は、本発明の第５の実施例の回路構成図を示
す。１〜6,9ならびに41〜47は第４図と同様であり、10
1,102はブルーミング抑圧を行なうRAB回路のゲートとそ
のドレインである。第11図は、本素子の駆動パルスタイ
ミングを示す。以下、本実施例の動作を説明する。
す。１〜6,9ならびに41〜47は第４図と同様であり、10
1,102はブルーミング抑圧を行なうRAB回路のゲートとそ
のドレインである。第11図は、本素子の駆動パルスタイ
ミングを示す。以下、本実施例の動作を説明する。
水平ブランキング期間に入ると、RAB回路のゲート101
に電圧を加え、続いてドレイン102にわずかな電圧を加
えて、垂直スイツチ２をわずかに開く。この結果、飽和
している光電変換素子１の電荷の一部は垂直信号線４へ
流れ出す。この後、RAB回路のドレイン102,ゲート101の
順に電圧を低くして、垂直スイツチ２を“閉”にする。
この結果信号読み出し期間には光電変換素子１は飽和以
前の状態にあり、ブルーミング現象は生じない。なお、
垂直信号線４に流れ出た電荷は、スメア電荷とともに素
子外部に掃き出される。この後の動作は第４図と全く同
様である。
に電圧を加え、続いてドレイン102にわずかな電圧を加
えて、垂直スイツチ２をわずかに開く。この結果、飽和
している光電変換素子１の電荷の一部は垂直信号線４へ
流れ出す。この後、RAB回路のドレイン102,ゲート101の
順に電圧を低くして、垂直スイツチ２を“閉”にする。
この結果信号読み出し期間には光電変換素子１は飽和以
前の状態にあり、ブルーミング現象は生じない。なお、
垂直信号線４に流れ出た電荷は、スメア電荷とともに素
子外部に掃き出される。この後の動作は第４図と全く同
様である。
以上述べたように、本実施例では光電変換素子１から
信号を読む直前に、飽和している光電変換素子の電荷の
一部を素子外部に掃き出して、光電変換素子１を非飽和
状態にできるのでブルーミング現象を抑圧できる。
信号を読む直前に、飽和している光電変換素子の電荷の
一部を素子外部に掃き出して、光電変換素子１を非飽和
状態にできるのでブルーミング現象を抑圧できる。
〔発明の効果〕 本発明によれば、MOS型固体撮像素子の受光部に何ら
変更を加えることなく、ランダム雑音を低減することが
でき、かつ、スメア電荷の信号への混入する時間を短く
することができるので、高S/Nかつ低スメアの固体撮像
素子を実現できる。
変更を加えることなく、ランダム雑音を低減することが
でき、かつ、スメア電荷の信号への混入する時間を短く
することができるので、高S/Nかつ低スメアの固体撮像
素子を実現できる。
第１図は従来の固体撮像素子の回路構成図、第２図，第
４図，第６図，第８図，第10図は本発明の実施例を示す
図、第３図，第５図，第７図，第９図，第11図は駆動パ
ルスのタイミングを示す図である。 １……光電変換素子、２……垂直スイツチ、３……垂直
走査回路、４……垂直信号線、５……水平走査回路、６
……水平スイツチ、９……垂直ゲート線、21,41,44……
増幅器、22,23,46……サンプルホールドスイツチ、24…
…差動用増幅器、47……出力用増幅器、25……リセツト
スイツチ、26……リセツトドレイン、27,28,48……サン
プルホールド容量、42,45……自己バイアス用スイツ
チ、43……カツプリングコンデンサ、61……転送ゲー
ト、63……電荷入力用ドレイン、101……RAB回路ゲー
ト、102……RAB回路ドレイン。
４図，第６図，第８図，第10図は本発明の実施例を示す
図、第３図，第５図，第７図，第９図，第11図は駆動パ
ルスのタイミングを示す図である。 １……光電変換素子、２……垂直スイツチ、３……垂直
走査回路、４……垂直信号線、５……水平走査回路、６
……水平スイツチ、９……垂直ゲート線、21,41,44……
増幅器、22,23,46……サンプルホールドスイツチ、24…
…差動用増幅器、47……出力用増幅器、25……リセツト
スイツチ、26……リセツトドレイン、27,28,48……サン
プルホールド容量、42,45……自己バイアス用スイツ
チ、43……カツプリングコンデンサ、61……転送ゲー
ト、63……電荷入力用ドレイン、101……RAB回路ゲー
ト、102……RAB回路ドレイン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 治久 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 秋元 肇 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 笹野 晃 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭60−69969（ＪＰ，Ａ)
Claims (8)
- 【請求項１】光電変換された複数の信号電荷を並列に増
幅する複数の増幅器と該複数の増幅器の入力端子をリセ
ットするリセット手段と該複数の増幅器の出力を直列に
走査するための走査手段とを同一基板上に有する固体撮
像素子において、上記複数の増幅器の各々の出力端子と
上記走査手段との間に接続されかつ上記基板上に形成さ
れた、上記複数の増幅器の各々の増幅器の入力端子への
信号電荷入力時の上記複数の増幅器の各々の第１出力を
保持する複数の第１出力保持手段および上記複数の増幅
器の入力端子リセット時の上記複数の増幅器の各々の第
２出力を保持する複数の第２出力保持手段を有し、かつ
上記複数の増幅器の各々における上記第１出力保持手段
に保持されている上記第１出力と上記第２出力保持手段
に保持されている上記第２出力との差分処理を行う差分
処理手段を有することを特徴とする固体撮像素子。 - 【請求項２】上記第１出力保持手段は上記増幅器の出力
端子に直列に接続された第１スイッチと第１容量との直
列接続体からなり、上記第２出力保持手段は上記増幅器
の出力端子に直列に接続された第２スイッチと第２容量
との直列接続体からなる特許請求の範囲第１項記載の固
体撮像素子。 - 【請求項３】上記差分処理手段は上記基板上に形成され
ており、上記走査手段は上記差分処理手段による差分処
理後の差分値を走査する特許請求の範囲第１項又は第２
項記載の固体撮像素子。 - 【請求項４】光電変換された複数の信号電荷を並列に増
幅する複数の増幅器と該複数の増幅器の入力端子をリセ
ットするリセット手段と該複数の増幅器の出力を直列に
走査するための走査手段とを同一基板上に有する固体撮
像素子において、上記複数の増幅器の入力端子リセット
時の上記複数の増幅器の各々の第１出力を保持する複数
の第１出力保持手段と、上記複数の増幅器の各々におけ
る上記第１出力保持手段に保持されている上記第１出力
と上記増幅器の入力端子への信号電荷入力時の上記増幅
器の第２出力との差分処理を行う差分処理手段と、該差
分処理手段による差分処理後の差分値を保持し、かつ該
差分値が上記走査手段により走査されるべく上記走査手
段と接続された第２出力保持手段が上記基板上にさらに
形成されていることを特徴とする固体撮像素子。 - 【請求項５】上記第１出力保持手段は上記増幅器の出力
端子に一端が接続された第１容量からなり、上記差分処
理手段は上記第１容量、第１スイッチおよび第２の増幅
器からなり、かつ上記第１容量、上記第１スイッチおよ
び上記第２の増幅器の一端同士が接続され、かつ上記第
１スイッチおよび上記第２の増幅器の他端同士が接続さ
れ、上記第２出力保持手段は上記第１スイッチと上記第
２の増幅器の他端に直列接続された第２スイッチと第２
容量との直列接続体からなる特許請求の範囲第４項記載
の固体撮像素子。 - 【請求項６】上記光電変換は上記基板上に形成された複
数の光電変換素子によりなされ、該光電変換素子により
光電変換された上記複数の信号電荷の上記複数の増幅器
の入力端子への読み出しを制御するスイッチが上記基板
上に形成されている特許請求の範囲第１項乃至第５項の
いずれか一項に記載の固体撮像素子。 - 【請求項７】上記複数の光電変換素子はマトリックス状
に配置され、上記複数の増幅器は上記複数の光電変換素
子の一垂直行毎に配置されている特許請求の範囲第６項
記載の固体撮像素子。 - 【請求項８】上記複数の光電変換素子の行選択を行う垂
直走査回路が上記基板上に形成されている特許請求の範
囲第７項記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61025862A JPH0824352B2 (ja) | 1986-02-10 | 1986-02-10 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61025862A JPH0824352B2 (ja) | 1986-02-10 | 1986-02-10 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62185471A JPS62185471A (ja) | 1987-08-13 |
| JPH0824352B2 true JPH0824352B2 (ja) | 1996-03-06 |
Family
ID=12177615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61025862A Expired - Lifetime JPH0824352B2 (ja) | 1986-02-10 | 1986-02-10 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824352B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5771070A (en) * | 1985-11-15 | 1998-06-23 | Canon Kabushiki Kaisha | Solid state image pickup apparatus removing noise from the photoelectric converted signal |
| US5737016A (en) * | 1985-11-15 | 1998-04-07 | Canon Kabushiki Kaisha | Solid state image pickup apparatus for reducing noise |
| JP2542413B2 (ja) * | 1988-03-28 | 1996-10-09 | キヤノン株式会社 | 光電変換装置 |
| US5043820A (en) * | 1989-03-27 | 1991-08-27 | Hughes Aircraft Company | Focal plane array readout employing one capacitive feedback transimpedance amplifier for each column |
| DE69624714T2 (de) * | 1995-08-11 | 2003-08-07 | Toshiba Kawasaki Kk | Bildaufnahmesystem, integrierte festkörperbildaufnahmehalbleiterschaltung |
| JP3774499B2 (ja) | 1996-01-24 | 2006-05-17 | キヤノン株式会社 | 光電変換装置 |
| JP4035194B2 (ja) | 1996-03-13 | 2008-01-16 | キヤノン株式会社 | Ｘ線検出装置及びｘ線検出システム |
| JP4154268B2 (ja) | 2003-03-27 | 2008-09-24 | キヤノン株式会社 | 撮像装置 |
| EP1705903A1 (en) * | 2004-01-13 | 2006-09-27 | Matsushita Electric Industrial Co., Ltd. | Solid state image pickup device and camera using the same |
| JP2007306481A (ja) * | 2006-05-15 | 2007-11-22 | Shimadzu Corp | 光または放射線撮像装置 |
| JP2008011284A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 画像処理回路、撮像回路および電子機器 |
| JP5721405B2 (ja) | 2010-11-22 | 2015-05-20 | キヤノン株式会社 | 撮像システム、その制御方法及びプログラム |
| JP5770951B2 (ja) | 2013-04-18 | 2015-08-26 | オリンパス株式会社 | 撮像素子、撮像装置および内視鏡システム |
| JP6339853B2 (ja) * | 2014-05-01 | 2018-06-06 | キヤノン株式会社 | 放射線撮像装置および放射線撮像システム |
| JP7190360B2 (ja) * | 2018-03-19 | 2022-12-15 | キヤノン株式会社 | 放射線撮像装置および放射線撮像システム |
| WO2019181494A1 (ja) * | 2018-03-19 | 2019-09-26 | キヤノン株式会社 | 放射線撮像装置および放射線撮像システム |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2611771C3 (de) * | 1976-03-19 | 1978-09-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Betrieb einer CID-Sensormatrix |
| DE2936703A1 (de) * | 1979-09-11 | 1981-03-26 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierte schaltung mit einem zweidimensionalen bildsensor |
| DE2939490A1 (de) * | 1979-09-28 | 1981-04-16 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierter zweidimensionaler bildsensor mit einer differenzbildenden stufe |
| JPS58111579A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 固体撮像装置 |
| JPS6069969A (ja) * | 1983-09-26 | 1985-04-20 | Toshiba Corp | イメ−ジセンサ |
| JPH0720219B2 (ja) * | 1985-11-15 | 1995-03-06 | キヤノン株式会社 | 光電変換装置の駆動方法 |
| JP2708455B2 (ja) * | 1988-03-25 | 1998-02-04 | 株式会社日立製作所 | 固体撮像装置 |
-
1986
- 1986-02-10 JP JP61025862A patent/JPH0824352B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62185471A (ja) | 1987-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898168A (en) | Image sensor pixel circuit | |
| US5892540A (en) | Low noise amplifier for passive pixel CMOS imager | |
| US7342212B2 (en) | Analog vertical sub-sampling in an active pixel sensor (APS) image sensor | |
| JP3050583B2 (ja) | 固体撮像装置 | |
| JPH0824352B2 (ja) | 固体撮像素子 | |
| US20030010896A1 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| JPH04290081A (ja) | 固体撮像装置 | |
| Hynecek | A new device architecture suitable for high-resolution and high-performance image sensors | |
| JPH0439833B2 (ja) | ||
| JPH114385A (ja) | Ｃｍｏｓを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのｃｍｏｓを基礎とするピクセル構造 | |
| JP2713906B2 (ja) | 固体撮像装置 | |
| JP2005348041A (ja) | 固体撮像装置および撮像システム | |
| JP2532374B2 (ja) | 固体撮像素子 | |
| Ozaki et al. | A low-noise line-amplified MOS imaging devices | |
| JPH0446034B2 (ja) | ||
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| KR19980042639A (ko) | 스미어 특성을 개선하고 다이나믹 레인지를 증가시키고높은 전하 전송 효율을 갖는 고체 촬상 장치 | |
| JP3064380B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP2808648B2 (ja) | 撮像装置 | |
| Shih et al. | An optimized CMOS pseudo-active-pixel-sensor structure for low-dark-current imager applications | |
| JPS59144278A (ja) | 固体撮像素子 | |
| JPS60167579A (ja) | 電荷移送型固体撮像素子 | |
| US7528877B2 (en) | Method and system for reducing mismatch between reference and intensity paths in analog to digital converters in CMOS active pixel sensors | |
| Miyatake et al. | Linear-logarithmic image sensor with low noise and no flickers | |
| JPS6178284A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |