JP2808648B2 - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2808648B2 JP2808648B2 JP1089916A JP8991689A JP2808648B2 JP 2808648 B2 JP2808648 B2 JP 2808648B2 JP 1089916 A JP1089916 A JP 1089916A JP 8991689 A JP8991689 A JP 8991689A JP 2808648 B2 JP2808648 B2 JP 2808648B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- signal
- filter
- line
- read buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、撮像装置に関する。
［従来の技術］ 固体撮像装置は近年、ビデオ・カメラ、スチル・ビデ
オ・カメラなどで多用されているが、これらは殆ど単板
式のカラー撮像装置である。単板式でのカラー化では、
様々のフィルタ配置、例えば第２図（ａ），（ｂ）に示
すように、Ｙ（輝度信号用の白）又はＧ（グリーン）が
オフセット配置されたものが、提案されている。Ｒはレ
ッド、Ｂはブルーである。このようなフィルタ配置で
は、画素の斜め方向の解像度は高くとれないが、二次元
的な信号処理（補間）を行うことにより、水平及び垂直
方向の解像度を高くとれるという特徴がある。
オ・カメラなどで多用されているが、これらは殆ど単板
式のカラー撮像装置である。単板式でのカラー化では、
様々のフィルタ配置、例えば第２図（ａ），（ｂ）に示
すように、Ｙ（輝度信号用の白）又はＧ（グリーン）が
オフセット配置されたものが、提案されている。Ｒはレ
ッド、Ｂはブルーである。このようなフィルタ配置で
は、画素の斜め方向の解像度は高くとれないが、二次元
的な信号処理（補間）を行うことにより、水平及び垂直
方向の解像度を高くとれるという特徴がある。
第３図は、二次元信号処理のための第２図（ａ）のフ
ィルタ配置の信号読出順序の説明図である。第１フィー
ルドでは、第３図（ｂ）に示すように、隣接する２つの
行のＹの箇所から輝度（Ｙ）信号を、Ｒの箇所からＲ信
号を、Ｂの箇所からＢ信号を取り出す。また、第２フィ
ールドでは、第１フィールドとは１行シフトした２つの
隣接行から同様に、Y,R,B信号を取り出す。
ィルタ配置の信号読出順序の説明図である。第１フィー
ルドでは、第３図（ｂ）に示すように、隣接する２つの
行のＹの箇所から輝度（Ｙ）信号を、Ｒの箇所からＲ信
号を、Ｂの箇所からＢ信号を取り出す。また、第２フィ
ールドでは、第１フィールドとは１行シフトした２つの
隣接行から同様に、Y,R,B信号を取り出す。
第３図の信号読出方法は、第２図のフィルタ配置の最
も基本的な信号読出方法であり、隣接する２行分の画素
から１走査線分の信号を得ることから、２ライン処理と
呼ばれている。
も基本的な信号読出方法であり、隣接する２行分の画素
から１走査線分の信号を得ることから、２ライン処理と
呼ばれている。
［発明が解決しようとする課題］ このような２ライン処理を一般のインターライン型固
体撮像装置で実現する場合には、外部に1H遅延線が必要
になり、これはコストの増大、カメラの大型化につなが
る。
体撮像装置で実現する場合には、外部に1H遅延線が必要
になり、これはコストの増大、カメラの大型化につなが
る。
そこで本発明は、より小型で安価に製造できる撮像装
置を提示することを目的とする。
置を提示することを目的とする。
［課題を解決するための手段］ 本発明に係る撮像装置は、第１のフィルタと第２のフ
ィルタが交互に配置された第１の行、及び、前記第１の
フィルタと第３のフィルタが交互に配置された第２の行
を有し、前記第１の行と前記第２の行が垂直方向に交互
に配置されると共に、前記第１のフィルタが行毎に水平
方向にオフセットして配置された色フィルタ配列を有す
る撮像素子であって、前記第１の行から前記第１のフィ
ルタに対応した画素の信号を読み出す第１の読み出しバ
ッファと、前記第１の行から前記第２のフィルタに対応
した画素の信号を読み出す第２の読み出しバッファと、
前記第２の行から前記第３のフィルタに対応した画素の
信号を読み出す第３の読み出しバッファと、前記第２の
行から前記第１のフィルタに対応した画素の信号を読み
出す第４の読み出しバッファと、前記第２の読み出しバ
ッファ及び前記第２の読み出しバッファの信号を別々の
色信号として出力すると共に、前記第１の読み出しバッ
ファ及び前記第４の読み出しバッファの信号を交互に出
力することにより輝度用の信号を出力する出力手段とを
有することを特徴とする。
ィルタが交互に配置された第１の行、及び、前記第１の
フィルタと第３のフィルタが交互に配置された第２の行
を有し、前記第１の行と前記第２の行が垂直方向に交互
に配置されると共に、前記第１のフィルタが行毎に水平
方向にオフセットして配置された色フィルタ配列を有す
る撮像素子であって、前記第１の行から前記第１のフィ
ルタに対応した画素の信号を読み出す第１の読み出しバ
ッファと、前記第１の行から前記第２のフィルタに対応
した画素の信号を読み出す第２の読み出しバッファと、
前記第２の行から前記第３のフィルタに対応した画素の
信号を読み出す第３の読み出しバッファと、前記第２の
行から前記第１のフィルタに対応した画素の信号を読み
出す第４の読み出しバッファと、前記第２の読み出しバ
ッファ及び前記第２の読み出しバッファの信号を別々の
色信号として出力すると共に、前記第１の読み出しバッ
ファ及び前記第４の読み出しバッファの信号を交互に出
力することにより輝度用の信号を出力する出力手段とを
有することを特徴とする。
［作用］ 上記手段により、撮像装置の内部で実質的に２ライン
処理を済ませることになり、その分、外部回路を簡略化
できる。
処理を済ませることになり、その分、外部回路を簡略化
できる。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。
本発明の一実施例を説明する前に、FGA型撮像送を簡
単に説明する。第7A図はFGA型撮像装置の１画素の平面
図、第7B図はその断面図、第８図はその等価回路図を示
す。即ち、FGA型再像装置は、第８図に示すように、ｎ
チャンネルの接合型FETをソース・フォロアで動作さ
せ、ゲート部分をコンデンサCoを介してアドレス線に接
続した構成を１画素として、これを二次元状に配置した
ものである。接合型FETのゲート電気的に浮いているの
で、フローティング・ゲート・アレイと呼ばれる。第7A
図及び第7B図で、50はドレイン、52はゲート、54はソー
ス、56はシリコン酸化膜、58は水平選択線の電極、60は
ソース54に接続する信号読出し線である。水平選択電極
58はシリコン酸化膜56を挟んでゲート52の一部に覆いか
ぶさっており、ゲート52との間に静電容量Coを発生す
る。
単に説明する。第7A図はFGA型撮像装置の１画素の平面
図、第7B図はその断面図、第８図はその等価回路図を示
す。即ち、FGA型再像装置は、第８図に示すように、ｎ
チャンネルの接合型FETをソース・フォロアで動作さ
せ、ゲート部分をコンデンサCoを介してアドレス線に接
続した構成を１画素として、これを二次元状に配置した
ものである。接合型FETのゲート電気的に浮いているの
で、フローティング・ゲート・アレイと呼ばれる。第7A
図及び第7B図で、50はドレイン、52はゲート、54はソー
ス、56はシリコン酸化膜、58は水平選択線の電極、60は
ソース54に接続する信号読出し線である。水平選択電極
58はシリコン酸化膜56を挟んでゲート52の一部に覆いか
ぶさっており、ゲート52との間に静電容量Coを発生す
る。
第８図、Q1,Q2,Q3,Q4,Q5,Q6はそれぞれ１画素に相当
する接合型FETであり、同一列に存在する接合型FETのソ
ースは第7A図に示すように同一の信号読出し線を介して
トランジスタQ7,Q8のドレインに接続する。トランジス
タQ7,Q8はオン時に定電流源となり、各画素の接合型FET
はソース・フォロアとして動作する。また、各画素の接
合型FETのゲートは各行においてコンデンサCoを介して
水平選択電極a,b,cに接続する。
する接合型FETであり、同一列に存在する接合型FETのソ
ースは第7A図に示すように同一の信号読出し線を介して
トランジスタQ7,Q8のドレインに接続する。トランジス
タQ7,Q8はオン時に定電流源となり、各画素の接合型FET
はソース・フォロアとして動作する。また、各画素の接
合型FETのゲートは各行においてコンデンサCoを介して
水平選択電極a,b,cに接続する。
接合型FETのpn接合部に光が入射すると、そこで発生
した電荷のうち、ホールがゲートに蓄積してその電位を
高め、電位上層分がソース・フォロアによりソース電位
に現われる。なお、この場合、ホールと同時に発生する
エレクトロンはドレインを通して＋電源VDDに逃げてし
まう。例えば、第８図で、水平選択電極ａに接続するFE
TQ1,Q2・・・の受光信号を読み出す場合には、水平選択
線ａには0V附近の電圧を供給し、それ以外の水平選択線
b,cには負の電圧VLを供給する。こうすると、水平選択
線ａ以外の水平選択線に接続するFETは全てオフにな
り、水平選択線ａに接続するFETのみが、ソース・フォ
ロアで動作する。但し、これは、トランジスタQ7,Q8の
定電流源がオンしている時のみであり、オフの場合は、
受光信号を読み出せない。
した電荷のうち、ホールがゲートに蓄積してその電位を
高め、電位上層分がソース・フォロアによりソース電位
に現われる。なお、この場合、ホールと同時に発生する
エレクトロンはドレインを通して＋電源VDDに逃げてし
まう。例えば、第８図で、水平選択電極ａに接続するFE
TQ1,Q2・・・の受光信号を読み出す場合には、水平選択
線ａには0V附近の電圧を供給し、それ以外の水平選択線
b,cには負の電圧VLを供給する。こうすると、水平選択
線ａ以外の水平選択線に接続するFETは全てオフにな
り、水平選択線ａに接続するFETのみが、ソース・フォ
ロアで動作する。但し、これは、トランジスタQ7,Q8の
定電流源がオンしている時のみであり、オフの場合は、
受光信号を読み出せない。
以上のようにして、任意の行の受光信号を読み出せ
る。FGAでは受光時に発生した信号電荷が接合型FETのゲ
ート電極に蓄積され、その電荷による電位上昇分をソー
ス・フォロアで読み出している。従って、再びFGAに受
光させる前には、信号電荷を一度吐き出すプリセット動
作を行なう必要がある。このためには、水平選択電極a,
b,cの全てに正の電圧VHを印加し、全ての画素のFETをオ
ンにすればよい。
る。FGAでは受光時に発生した信号電荷が接合型FETのゲ
ート電極に蓄積され、その電荷による電位上昇分をソー
ス・フォロアで読み出している。従って、再びFGAに受
光させる前には、信号電荷を一度吐き出すプリセット動
作を行なう必要がある。このためには、水平選択電極a,
b,cの全てに正の電圧VHを印加し、全ての画素のFETをオ
ンにすればよい。
第８図で読み出された１行分の信号は、図示しない水
平転送レジスタに入力され、水平転送レジスタから順番
に読み出される。実際には、1/fノイズ低減のため各行
の読出し信号と、読出しの次に行なう水平選択電極への
電圧VHの印加終了直後の読出し信号との出力電圧差を信
号として取扱う（CDS）。
平転送レジスタに入力され、水平転送レジスタから順番
に読み出される。実際には、1/fノイズ低減のため各行
の読出し信号と、読出しの次に行なう水平選択電極への
電圧VHの印加終了直後の読出し信号との出力電圧差を信
号として取扱う（CDS）。
第１図はフローティング・ゲート・アレイ（FCA）型
撮像装置に適用した場合の、本発明の一実施例の基本構
成ブロック図を示す。10は撮像部、Qn,mは光電変換素
子、11a,11b,11c,11dは水平選択線、12は光電変換素子Q
n,mを例えばソース・フォロアで動作させるための定電
流回路、13は撮像部10、即ち光電変換素子Ｑから読み出
された信号を電送する信号読出し線、14は光電変換素子
Qn,mの信号読出し時の出力電圧とリセット時の出力電圧
との差を得るためのクランプ回路、16（16A,16B,16C,16
D）はライン・バッファ、18は撮像部10の１行分の光電
変換信号をライン・バッファ16A〜Ｄに振り分けるため
の選択スイッチ、20A,20B,20C,20Dは出力バッファ、22
A,22B,22C,22Dは出力端子である。Vcはクランプ・パル
スであり、“H"でクランプ状態、“L"で開放状態にな
る。S1,S2は選択スイッチ18の制御パルスである。
撮像装置に適用した場合の、本発明の一実施例の基本構
成ブロック図を示す。10は撮像部、Qn,mは光電変換素
子、11a,11b,11c,11dは水平選択線、12は光電変換素子Q
n,mを例えばソース・フォロアで動作させるための定電
流回路、13は撮像部10、即ち光電変換素子Ｑから読み出
された信号を電送する信号読出し線、14は光電変換素子
Qn,mの信号読出し時の出力電圧とリセット時の出力電圧
との差を得るためのクランプ回路、16（16A,16B,16C,16
D）はライン・バッファ、18は撮像部10の１行分の光電
変換信号をライン・バッファ16A〜Ｄに振り分けるため
の選択スイッチ、20A,20B,20C,20Dは出力バッファ、22
A,22B,22C,22Dは出力端子である。Vcはクランプ・パル
スであり、“H"でクランプ状態、“L"で開放状態にな
る。S1,S2は選択スイッチ18の制御パルスである。
第１図の動作タイミングを第４図に示す。水平ブラン
キング（第４図（１））の前半に水平選択線11a上の光
電変換素子Ｑの信号を読み出し、選択スイッチ18を介し
てライン・バッファ16A及び同16Bの対応するセルに格納
する。即ち、この時、制御パルスS1,S2により、選択ス
イッチ18−1,18−３はライン・バッファ16Aの側に接続
し、選択スイッチ18−2,18−４はライン・バッファ16B
の側に接続する。そして水平ブランキングの後半に、水
平選択線11b上の光電変換素子Ｑの信号を読み出し、選
択スイッチ18を介してライン・バッファ16C及び同16Dの
対応するセルに格納する。この時、制御パルスS1,S2に
より、選択スイッチ18−1,18−３はライン・バッファ16
Cの側に接続し、選択スイッチ18−2,18−４はライン・
バッファ16Dの側に接続する。
キング（第４図（１））の前半に水平選択線11a上の光
電変換素子Ｑの信号を読み出し、選択スイッチ18を介し
てライン・バッファ16A及び同16Bの対応するセルに格納
する。即ち、この時、制御パルスS1,S2により、選択ス
イッチ18−1,18−３はライン・バッファ16Aの側に接続
し、選択スイッチ18−2,18−４はライン・バッファ16B
の側に接続する。そして水平ブランキングの後半に、水
平選択線11b上の光電変換素子Ｑの信号を読み出し、選
択スイッチ18を介してライン・バッファ16C及び同16Dの
対応するセルに格納する。この時、制御パルスS1,S2に
より、選択スイッチ18−1,18−３はライン・バッファ16
Cの側に接続し、選択スイッチ18−2,18−４はライン・
バッファ16Dの側に接続する。
なお、クランプ回路14は、光電変換素子Ｑから信号読
出し線13に信号が読み出されている状態でクランプし、
各光電変換素子Ｑをリセットする直前にクラップを解放
する。このクランプ時とクランプ解放時との２箇所で、
第４図に示すように制御パルスS1又はS2を印加すること
で、相関二重サンプリングを実現する。
出し線13に信号が読み出されている状態でクランプし、
各光電変換素子Ｑをリセットする直前にクラップを解放
する。このクランプ時とクランプ解放時との２箇所で、
第４図に示すように制御パルスS1又はS2を印加すること
で、相関二重サンプリングを実現する。
水平選択線11a,11b上の光電変換素子Ｑの信号読出し
のみを説明しがた、勿論、他の水平選択線を選択した場
合も同様に、ライン・バッファ16A〜Ｄに信号を格納で
きる。このようにライン・バッファ16A〜Ｄに格納した
信号は、水平有効走査区間に読み出され、出力バッファ
20A〜Ｄを介して出力端子22A〜Ｄに出力される。このよ
うにして、撮像部10の隣接する２行の信号を同時にライ
ン・バッファ16A〜Ｄから得ることができる。
のみを説明しがた、勿論、他の水平選択線を選択した場
合も同様に、ライン・バッファ16A〜Ｄに信号を格納で
きる。このようにライン・バッファ16A〜Ｄに格納した
信号は、水平有効走査区間に読み出され、出力バッファ
20A〜Ｄを介して出力端子22A〜Ｄに出力される。このよ
うにして、撮像部10の隣接する２行の信号を同時にライ
ン・バッファ16A〜Ｄから得ることができる。
第５図は第１図の撮像装置を用いて、第３図の信号読
出しを実現する回路構成ブロック図を示す。30は第１図
の撮像装置であり、４つの出力A,B,C,Dを具備する。32
は撮像装置30の出力A,Dを選択するスイッチであり、１
画素毎に反転接続する。34は撮像装置30の駆動回路であ
る。第５図の回路の動作タイミング・チャートを第６図
に示す。第６図に示すように、第１フィールドでは、各
水平ブランキング期間に、制御パルスS1により撮像部10
の第１行、第３行、第５行、・・・の信号が、ライン・
バッファ16A及び同16Bに格納される。また、これと実質
的に同時に、制御パルスS2により、第２行、第４行、第
６行、・・・の信号がライン・バッファ16C及び同16Dに
格納される。第２フィールドでは、各水平ブランキング
期間内に、制御パルスS2により、第２行、第４行、第６
行、・・・の信号がライン・バッファ16C及び同16Dに格
納され、制御パルスS1により第３行、第５行、第７行、
・・・の信号が、ライン・バッファ16A及び同16Bに格納
される。
出しを実現する回路構成ブロック図を示す。30は第１図
の撮像装置であり、４つの出力A,B,C,Dを具備する。32
は撮像装置30の出力A,Dを選択するスイッチであり、１
画素毎に反転接続する。34は撮像装置30の駆動回路であ
る。第５図の回路の動作タイミング・チャートを第６図
に示す。第６図に示すように、第１フィールドでは、各
水平ブランキング期間に、制御パルスS1により撮像部10
の第１行、第３行、第５行、・・・の信号が、ライン・
バッファ16A及び同16Bに格納される。また、これと実質
的に同時に、制御パルスS2により、第２行、第４行、第
６行、・・・の信号がライン・バッファ16C及び同16Dに
格納される。第２フィールドでは、各水平ブランキング
期間内に、制御パルスS2により、第２行、第４行、第６
行、・・・の信号がライン・バッファ16C及び同16Dに格
納され、制御パルスS1により第３行、第５行、第７行、
・・・の信号が、ライン・バッファ16A及び同16Bに格納
される。
第６図のライン・バッファ出力A,B,C,Dは、水平有効
走査期間に、第５図の撮像装置30から出力される信号を
示す。ここで、Yiは、第ｉ行のＹ信号を意味する。他も
同様である。従って、スイッチ32を画素毎に反転接続す
ることにより、端子36にＹ信号が、端子38にＲ信号が、
端子40にＢ信号が得られる。
走査期間に、第５図の撮像装置30から出力される信号を
示す。ここで、Yiは、第ｉ行のＹ信号を意味する。他も
同様である。従って、スイッチ32を画素毎に反転接続す
ることにより、端子36にＹ信号が、端子38にＲ信号が、
端子40にＢ信号が得られる。
第１図では、４本のライン・バッファ16A〜Ｄを近接
して配置しているが、第１図は各回路要素のレイアウト
を限定するものではない。例えば、スイッチ18−1,18−
３とライン・バッファ16A,16Cを近接配置し、図面上そ
の下側にスイッチ18−2,18−４とライン・バッファ16B,
16Dを近接配置してもよい。更には、図面上、スイッチ1
8−1,18−２とライン・バッファ16A,16Cを定電流回路12
の上側に配置してもよい。このようにすると、スイッチ
18の部分の集積度を低くでき、画素数が増した場合に有
効である。
して配置しているが、第１図は各回路要素のレイアウト
を限定するものではない。例えば、スイッチ18−1,18−
３とライン・バッファ16A,16Cを近接配置し、図面上そ
の下側にスイッチ18−2,18−４とライン・バッファ16B,
16Dを近接配置してもよい。更には、図面上、スイッチ1
8−1,18−２とライン・バッファ16A,16Cを定電流回路12
の上側に配置してもよい。このようにすると、スイッチ
18の部分の集積度を低くでき、画素数が増した場合に有
効である。
FGA型撮像装置を例に説明したが、このように、任意
の行の画素の信号を同時に読み出すことができる撮像装
置であれば、本発明を適用できる。
の行の画素の信号を同時に読み出すことができる撮像装
置であれば、本発明を適用できる。
［発明の効果］ 以上の説明から容易に理解できるように、本発明によ
れば、撮像装置の外部にライン・メモリなどの遅延線を
設けることなしに、２ライン処理などの二次元処理を実
現できる。
れば、撮像装置の外部にライン・メモリなどの遅延線を
設けることなしに、２ライン処理などの二次元処理を実
現できる。
第１図は本発明の一実施例の構成ブロック図、第２図は
カラー・フィルタ配置の説明図、第３図は二次元処理の
説明図、第４図は第１図の動作タイミング・チャート、
第５図は第１図の撮像装置の外部回路構成例のブロック
図、第６図は第５図のタイミング・チャート、第7A図は
FGA型撮像装置の１画素の平面図、、第7B図はその断面
図、第８図はFGA型撮像装置の等価回路図である。 10:撮像部、11:水平選択線、12:定電流回路、13:信号読
出し線、14:クランプ回路、16A,16B,16C,16D:ライン・
バッファ、18:選択スイッチ、20A,20B,20C,20D:出力バ
ッファ、22A,22B,22C,22D:出力端子
カラー・フィルタ配置の説明図、第３図は二次元処理の
説明図、第４図は第１図の動作タイミング・チャート、
第５図は第１図の撮像装置の外部回路構成例のブロック
図、第６図は第５図のタイミング・チャート、第7A図は
FGA型撮像装置の１画素の平面図、、第7B図はその断面
図、第８図はFGA型撮像装置の等価回路図である。 10:撮像部、11:水平選択線、12:定電流回路、13:信号読
出し線、14:クランプ回路、16A,16B,16C,16D:ライン・
バッファ、18:選択スイッチ、20A,20B,20C,20D:出力バ
ッファ、22A,22B,22C,22D:出力端子
Claims (1)
- 【請求項１】第１のフィルタと第２のフィルタが交互に
配置された第１の行、及び、前記第１のフィルタと第３
のフィルタが交互に配置された第２の行を有し、前記第
１の行と前記第２の行が垂直方向に交互に配置されると
共に、前記第１のフィルタが行毎に水平方向にオフセッ
トして配置された色フィルタ配列を有する撮像素子であ
って、 前記第１の行から前記第１のフィルタに対応した画素の
信号を読み出す第１の読み出しバッファと、 前記第１の行から前記第２のフィルタに対応した画素の
信号を読み出す第２の読み出しバッファと、 前記第２の行から前記第３のフィルタに対応した画素の
信号を読み出す第３の読み出しバッファと、 前記第２の行から前記第１のフィルタに対応した画素の
信号を読み出す第４の読み出しバッファと、 前記第２の読み出しバッファ及び前記第３の読み出しバ
ッファの信号を別々の色信号として出力すると共に、前
記第１の読み出しバッファ及び前記第４の読み出しバッ
ファの信号を交互に出力することにより輝度用の信号を
出力する出力手段 とを有することを特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089916A JP2808648B2 (ja) | 1989-04-10 | 1989-04-10 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1089916A JP2808648B2 (ja) | 1989-04-10 | 1989-04-10 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02268083A JPH02268083A (ja) | 1990-11-01 |
| JP2808648B2 true JP2808648B2 (ja) | 1998-10-08 |
Family
ID=13984033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1089916A Expired - Fee Related JP2808648B2 (ja) | 1989-04-10 | 1989-04-10 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808648B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002085035A1 (fr) * | 2001-04-11 | 2002-10-24 | Nikon Corporation | Dispositif d'imagerie a semiconducteur |
| EP1428380A2 (en) * | 2001-08-17 | 2004-06-16 | Micron Technology, Inc. | Doubling of speed in cmos sensor with column-parallel adcs |
-
1989
- 1989-04-10 JP JP1089916A patent/JP2808648B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02268083A (ja) | 1990-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3050583B2 (ja) | 固体撮像装置 | |
| US5280358A (en) | Photoelectric converting apparatus having an analog memory | |
| JPH04290081A (ja) | 固体撮像装置 | |
| JPH0417509B2 (ja) | ||
| JPH04262679A (ja) | 固体撮像素子の駆動方法 | |
| JP2003009003A (ja) | 撮像装置および撮像システム | |
| JPH0824352B2 (ja) | 固体撮像素子 | |
| JP3102557B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JPH0754973B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2008147771A (ja) | 固体撮像装置、固体撮像装置の駆動方法、撮像システム | |
| JP2808648B2 (ja) | 撮像装置 | |
| JP4058789B2 (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JPH0446034B2 (ja) | ||
| JPH06245145A (ja) | 固体撮像装置の駆動方法 | |
| JP2867680B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2504845B2 (ja) | 固体撮像装置 | |
| JP3064380B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP2594950B2 (ja) | 固体撮像装置 | |
| JPH0766381A (ja) | 固体撮像素子及びその駆動方法 | |
| JPS59122085A (ja) | 固体撮像素子 | |
| JPS60167579A (ja) | 電荷移送型固体撮像素子 | |
| JPS58137247A (ja) | 固体撮像装置 | |
| JPH0574992B2 (ja) | ||
| JP2630492B2 (ja) | 固体撮像装置 | |
| JP2753895B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |