JP2713906B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2713906B2 JP2713906B2 JP62128123A JP12812387A JP2713906B2 JP 2713906 B2 JP2713906 B2 JP 2713906B2 JP 62128123 A JP62128123 A JP 62128123A JP 12812387 A JP12812387 A JP 12812387A JP 2713906 B2 JP2713906 B2 JP 2713906B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- state imaging
- switch
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固体撮像装置に係り、特に高感度、低スメ
アを実現するのに好適なMOS型固体撮像装置に関するも
のである。 〔従来の技術〕 従来、２次元固体撮像装置の代表的な一種としてMOS
型固体撮像装置が知られている（M.Aoki et al:アイエ
スエスシーシー・ダイジェスト・オブ・テクニカル・ペ
ーパーズ、p26,Feb.13、1980）。上記従来技術は第３図
に示すような回路構成によっている。第３図において、
１は２次元状に配置されて光電変換を行う光電変換素子
（ホトダイオード）、２は各行を選択する垂直走査回
路、３は垂直走査回路２からの選択信号を各垂直スイッ
チに導く垂直ゲート線、４は垂直走査回路２からの選択
信号により開閉する垂直スイッチ、５は各行の選択を行
う水平走査回路、６は水平走査回路５からの選択信号に
より開閉する水平スイッチ、７は素子外部に設けられた
増幅回路、８は垂直信号線、９は水平信号線である。上
記回路はつぎの動作を行う。まず、水平ブランキング期
間中に、垂直走査回路２により選択された行の垂直ゲー
ト線３の電圧が高くなり、垂直スイッチ４が開き、信号
電荷がホトダイオード１から垂直信号線８に送られる。
その後、水平走査期間においては、水平走査回路５が動
作し水平スイッチ６が順次開閉し、信号電荷は順次水平
信号線９を経て素子外部の増幅回７により増幅され出力
される。 〔発明が解決しようとする問題点〕 上記MOS型固体撮像素子は、水平スイッチ６が開閉す
る際に水平スイッチ６の熱雑音により発生するRTC雑
音、ならびに、高速の水平走査に伴い必要となる外部広
帯域増幅器７の雑音の２点についての配慮がされていな
い。その結果、雑音が大きく、信号対雑音比（以下S/N
比という）が低いという問題があった。さらに、一水平
走査期間中に光の漏れ込み等により垂直信号線８内に発
生する余剰電荷によるスメア現象に対しての考慮がなさ
れておらず、高照度撮影時、即ち、明るい被写体を写し
たときに再生画の上下に白く尾を引いたような輝線が発
生し、画質を著しく劣化するという問題があった。 これに対して、垂直信号線８ごとに垂直信号線８の電
位を検知し、増幅する増幅回路と、垂直信号線をリセッ
トするリセットスイッチを備え、リセット後の空の垂直
信号線８の電位と、信号がある場合の垂直信号線８の電
位との差を検知し真の信号成分だけを出力する手段（以
下相関２重サンプリング回路という）を設けることによ
り、低雑音化と低スメア化を図った固体撮像素子を、本
願発明者等は提案している（特願昭61−25862号）。第
４図及び第５図はこの種の固体撮像素子の一例の動作を
説明する図である。以下これを図に従って説明する。 第４図は、固体撮像素子の実施例の回路構成図を示
す。図中１〜6,8及び９は第６図のものと同一のもので
ある。71は各垂直信号線の電位を検知増幅するための前
置増幅回路、72は前置増幅回路71を高利得領域に設定す
るための自己バイアススイッチ、73はカップリング容
量、74は第２の増幅回路74、75は増幅回路74を高利得領
域に設定するための自己バイアススイッチ、76は信号を
サンプルホールドするためのスイッチ、77は信号を出力
するための増幅回路である。第５図は第４図の素子を駆
動するためのパルスタイミングを示す。HBLは水平ブラ
ンキング期間を示し、S1,S2,S3は第７図の対応する端子
にかかる電圧を示す。以下、本実施例の動作を説明す
る。 水平ブランキング期間に入ると、スイッチ72及び75が
開き垂直信号線８がリセットされるとともに増幅回路74
及び74の動作点が高利得領域に設定される（第５図の
t1）。この後、スイッチ72が閉じると、前置増幅器71が
活性化される。このとき、スイッチ72の熱雑音により、
垂直信号線８にはkTC雑音が発生する。しかしながら、
スイッチ75が開いているために、増幅回路74の出力電圧
は、垂直信号線８の電圧によらずにある一定の電圧のま
まとなる（第５図のt2）。つぎに、スイッチ75が閉じる
増幅回路74が活性化される。その後、垂直走査回路２に
より選択されたある垂直ゲート線の電位VPが高くなる
と、垂直スイッチ４が開き、光電変換素子１より垂直信
号線８に信号電荷が読み出される（第５図のt2）。この
電荷による垂直信号線８の電位変動は前置増幅回路71に
より増幅された後、カップリング容量73を介し、増幅回
路74の入力端に表われ、増幅回路74により更に増幅され
る。この時の増幅回路74の出力電圧をサンプルホールド
することにより、kTC雑音の混入しない。信号電荷によ
る垂直信号線８の電位変動を増幅し、サンプルホールド
することができる（第５図のt4）。この後、水平走査回
路５が動作し、水平スイッチ６が順次開閉することによ
り、増幅77を介し、信号が順次水平信号線９に出力され
る。 本実施例によれば、垂直信号線８ごとに相関２重サン
プリング回路を設けることにより、従来のMOS型固体撮
像素子の一つの主雑音源であるkTC雑音の混入しない信
号出力を得ることができる。また、増幅回路を垂直信号
線８ごとに設けることにより、増幅回路の動作に必要な
帯域を従来素子の増幅回路に必要とされた帯域より低く
でき、従来素子のもう一つの主雑音源である増幅器の雑
音を大幅に低減できる。この結果、高S/N化を図ること
ができる。さらに、信号に混入する余剰電荷の発生時間
は自己バイアススイッチ75が閉じてから、サンプルホー
ルドスイッチ76が閉じるまでの時間となり、従来の一水
平走査期間に対し、大幅に低減でき、低スメア化が可能
となる。 ところで上記撮像装置における自己バイアススイッチ
72を用いた前置増幅器71のバイアス点設定法は、高い利
得をもつ前置増幅器を高利得領域で動作させるには必要
不可欠なものである。しかしながら、MOS固体撮像装置
の垂直信号線８の電位を検知増幅するために用いる際に
は、素子のダイナミックレンジを大きく取れない一つの
要因となる。第６図を用い、この理由を説明する。以下
説明を簡単にするために、ホトダイオードに発生する信
号電荷は負電荷である場合と考えるが、正電荷の場合に
は極性を逆にして考えれば全く同一である。第６図は、
自己バイアス法による前置増幅器71の動作点の設定点を
示す図である。横軸に増幅器71の入力電圧Vin、すなわ
ち垂直信号線８の電圧、縦軸に出力電圧VOUTをとり、増
幅器71の伝達特性を曲線A,Bで、スイッチ72が開いた時
の動作点電圧の軌跡を直線Ｃで示す。曲線A,Bは増幅器7
1のしきい電圧の異なる２つの場合を示す。垂直信号線
８のバイアス電圧Vinは、曲線Ａ又はＢの直線Ｃの交点
で与えられる。ホトダイオード１の充電電圧は、垂直信
号線８の電圧より低いかもしくは等しいために、ホトダ
イオード１の飽和電荷量を大きくするには垂直信号線８
の電圧Vnを高く設定する必要がある。すなわち、増幅器
71の伝達特性は曲線Ｂであればよい。一方、信号電荷に
より垂直信号線８の電圧Vinは低くなる。この結果、増
幅器71が広い入力レンジに渡って高利得領域で動作する
ためには、増幅器71の伝達特性は曲性Ａであればよい。
すなわち、自己バイアス法ではホトダイオードの充電電
圧を高く取ることと、増幅器71の動作領域を広く取ると
いう素子の高いダイナミックレンジ化に必要な２つの要
因を両立する伝達特性をもつ増幅器を実現することがで
きない。 本発明の目的は、素子の高ダイナミックレンジ化を図
るものである。 ［問題点を解決するための手段］ 上記目的は、自己バイアススイッチ32のゲート端子S1
と垂直信号線８との間に結合容量を入れることにより達
成される。 ［作用］ 上記手段により、高い垂直信号線８のバイアス電圧
と、広い増幅器の動作領域とを合せて持つ高ダイナミッ
クレンジの撮像装置を実現できる。 〔実施例〕 以下、本発明の一実施例を第１図及び第２図を用いて
説明する。第１図は本発明による固体撮像装置の一実施
例を示す回路構成図であり、簡単のため３×４のアレイ
で示す。図中１〜6,8及び９は第６図のものと同様であ
る。31はバイアス点設定容量、32はｐチャネル自己バイ
アススイッチ、33はｐチャネルMOSトランジスタをドラ
イバに有する前置増幅器である。11は帰還容量、18はク
ランプスイッチ、12はユニィティゲインバッファアン
プ、13〜17はオフセットをキャンセルしたユニィティゲ
インバッファ（Y.A.HAOUE et al:アイ・イー・イー・
イー・ジャーナル・オブ・ソリッドステイト・サーキッ
ト Vol.SC−14,pp.961−969,Dec.1979（IEEE J.Solid
−State Circuits,Vol.SC−14 pp.961−969,Dec.197
9））を構成しており、13はメモリ容量、14はメモリ容
量13への信号書き込み用サンプルホールドスイッチ、15
は信号読み出しスイッチ、16はオフセットキャンセルの
ためのスイッチ、17は出力バッファアンプである。端子
OUT1,OUT2は出力端子で端子VVはユニィティゲインバッ
ファアンプの動作に必要なバイアス電圧がかかる。また
第２図は第１図の素子を駆動するためのパルスタイミン
グを示している。S1〜S5は第１図の各端子にかかる電圧
である。なお、本実施例は、スイッチ32を除く各スイッ
チがＮチャネルの場合であり、Ｐチャネルの場合はクロ
ック信号の極性を反転したものとすれば良い。以下，本
実施例の動作を説明する。 水平ブランキング期間に入ると、まず、信号電荷がな
い時の各行の直流出力電圧をユニィティゲインバッファ
のメモリ容量13−１に読み出す。S1の電位が低く,S2,S
3,S5の電位が高くなり、スイッチ32,18,14−1,16が開
く。このとき、垂直信号線８はリセットされるととも
に、前置増幅器33は高利得領域にバイアスされる。ま
た、ユニィティゲインバッファアンプ12の入力端子はバ
イアス電圧VVにリセットされる。更に、出力バッファア
ンプ17の入力端子電圧は、出力バッファアンプ17のオフ
セット電圧になる（第２図のt1）。つぎにスイッチ32が
閉じ、前置増幅器71が活性化される。この時、kTC雑音
により垂直信号線はVhだけゆらぐが、スイッチ18が開い
ているためにバッファアンプ12以降にはこの雑音は伝わ
らない（第２図のt2）。この後スイッチ18が閉じユニィ
ティゲインバッファアンプ12が活性化され、この時刻以
降の垂直信号線８の電位変動が前置増幅器33とカップリ
ング容量73、ユニィティゲインバッファアンプ12を介し
て、メモリ容量13−１に伝達される。（第２図のt3）。
この後、TS1だけ時間が経過した後、スイッチ14−１が
閉じ、信号電荷のない時のバッファアンプ12の直流出力
電圧がメモリ容量13−１の片側の電極に保持されること
になる（第２図のt4）。同様にして、信号電荷のある時
の直流出力電圧をユニィティゲインバッファのメモリ容
量13−２に読み出す。すなわち、スイッチ32、18,14−
２が開いて垂直信号線８およびバッファアンプ12の入力
端がリセットされる。その後、スイッチ32,18が順に閉
じた後、垂直走査回路２により選択されたある垂直ゲー
ト線３の電位が高くなり、垂直スイッチ４が開き、ホト
ダイオードより垂直信号線８に信号電荷が送られる。ス
イッチ18が閉じてから時間TS2を経過したのきスイッチ1
4−２が閉じ、信号電荷のある時のユニィティゲインバ
ッファアンプ12の直流出力電圧が、メモリ容量13−２の
片側の電極に保持されることになる。この後に、スイッ
チ16が閉じ、メモリ容量13−１並びに13−２のもう片側
の電極には出力バッファアンプ17のオフセット電圧が保
持されることになる。 水平走査期間に入ると、各メモリ容量に保持されたユ
ニィティゲインバッファアンプ12の信号のある時と信号
のない時の直流出力が順に読み出される。すなわち、水
平走査回路により、ある列が（ｎ列とする）選択される
と、ｎ列の水平スイッチ６−２と読み出しスイッチ15−
２が開き、端子OUT2にはｎ列のメモリ容量13−２に保持
されたｎ列の信号のある時のバッファアンプ12の直流出
力電圧が表わされる。また、同時に、ｎ＋１列の水平ス
イッチ６−１と読み出しスイッチ15−１も開き、端子OU
T1にはｎ＋１列のメモリ容量13−１に保持されたｎ＋１
列の信号電荷のない時のバッファアンプ12の直流出力電
圧が表わされる。そこで、端子OUT1の出力電圧を17ロッ
ク分遅延させ、端子OUT2の出力電圧との差をとると、ユ
ニィティゲインバッファアンプ12のオフセット電圧のば
らつきにかかわらず、真の信号を得ることができる。 本実施例においては前置増幅器33のドライバをｐチャ
ネルMOSトランジスタとしているので、増幅器の伝達特
性は第６図の曲線Ｂの特性を持ち、自己バイアススイッ
チ32が開いた時の垂直信号線８のバイアス電圧Vinは図
中ａ点となりVoutは高く設定される。つぎに、端子S1に
かかる電圧が低電圧から高電圧になり、ｐチャネル自己
バイアススイッチ32が閉じる際、自己バイアススイッチ
32のゲートソース間電圧がｐチャネル自己バイアススイ
ッチのしきい電圧以上となりスイッチが切れると、バイ
アス点設定容量と垂直信号線間の容量結合により垂直信
号線容量の電圧が上昇し、増幅器33の動作点は第６図の
ｂ点に向って移動する。この結果、増幅器33は、広い動
作領域を持つことになる。すなわち、本実施例によれ
ば、高い垂直信号線８のバイアス電圧と、広い増幅器の
動作領域とを合せて持つ高ダイナミックレンジの撮像装
置を実現できる。 また、本実例では、ドライバMOSトランジスタにｐチ
ャネルMOSトランジスタを用いているので、前置増幅器3
3の1/f雑音を低減できるという利点も持っている。 本実施例においては、信号電荷QSの電圧利得は帰還容
量11と前置増幅器33よりなる初段帰還型増幅器の利得、
ユニィティゲインバッファアンプ12の利得、14〜17より
なる出力バッファの利得と、カップリング容量73とユニ
ィティゲインバッファアンプ12の入力容量との比によっ
て決まる容量結合比の４つより決まる。本実施例ではこ
の４つの要因のうち、後段以降の雑音の影響を少なくす
るために電圧利得が１より充分大きいことが必要な初段
帰還型増幅器以外の電圧利得は１に近づくようにし、素
子定数のばらつきによらず均一な電圧利得を得ている。
すなわち、ユニィティゲインバッファアンプ12の入力容
量に比し、カップリング容量73の容量は充分に大きい。
また、ユニィティゲインバッファアンプ12には、ソース
フォロワー回路（Y.P.T.SIVIDIS;アイ・イー・イー・イ
ー・ジャーナル・オブ・ソリッドステイト・サーキット
Vol.SC−13,pp,383−391,June 1978（IEEE J.Solid−
State Circuits,Vol.SC−13,pp.383−391,June 197
8.））を用いる。さらに、ユニィティゲインバッファの
利得は出力バッファアンプ17の利得を充分に大きくする
ことにより、１に近づける。以上の結果、利得ばらつき
の原因は初段増幅器の利得ばらつきが主となる。本実施
例では、この増幅器を容量帰還型とし、各列の利得ばら
つきを低減し、利得ばらつきによる固定パターン雑音を
実用上問題のない値にまで低減している。 また、本実施例における各行のオフセット電圧のばら
つきは、ユニィティゲインバッファアンプ12のオフセッ
ト電圧のばらつきが主な原因となる。なぜなら、前置増
幅器33ならびに出力バッファアンプ17のオフセット電圧
は、それぞれ容量73ならびに容量13に記憶されキャンセ
ルされるからである。本実施例では、このユニィティゲ
インバッファアンプ12のオフセット電圧を信号出力電圧
とは独立に読み出し、その差を取ることによりオフセッ
ト電圧のばらつきによる固定パターン雑音を実用上問題
のない値まで低減している。 さらに、本実施例においては、オフセット電圧のばら
つきのキャンセルと同時に、スメア抑圧の有効な手段で
あるスメア差動方式（小沢他:1984年テレビジョン学会
全国大会予稿集３−15,pp.67）を実現している。すなわ
ち、スイッチ18が切れてから、スイッチ14−１あるいは
14−２が切れるまでの間（第２図のTS1,TS2）に発生す
るスメア電荷による垂直信号線電位変動は、それぞれ容
量13−１又は13−２に保持され、最終的には差動がなさ
れる。その結果、信号読み出し時とオフセット電圧読み
出し時のスメアの混入時間TS2とTS1を等しくすれば、差
動後の信号には、全くスメア電荷による垂直信号線の電
位変動は混入せず、スメア現象の抑圧が可能となる。 なお、本実施例では、スイッチ32を除く各スイッチは
ｎチャネルの場合を述べたが、動作速度の獲得等のない
広い電圧範囲に渡ってオン抵抗が等しい必要のある場合
にはスイッチ14,15,16をCMOS化してもよい。 また、端子OUT1の出力電圧を１クロック遅延し端子OU
T2との差を取る手段は、素子内部に設けても素子外部に
設けても良い。 さらに、ユニィティゲインバッファアンプ12に用いる
ソースフォロワー回路は、そのドライバMOSトランジス
タを基板とは逆の極性を持つウェル内に形成し、そのウ
ェルとソースフォロワー出力電圧とを同電位することに
より、ドラトバMOSトランジスタの基板効果を解消し、
その利得を更に１に近づけることもできる。 以上の実施例においては、垂直方向の一画素の信号を
読み出す場合を述べた。一方、単板カラー固体撮像素子
においては、解像度の高い高画質を実現する方法として
インターレース走査を行なう垂直２画素読み出し方式が
ある。本発明において、この方式を実現するには、第２
の信号を保持する第３のメモリ容量を設け、同様な動作
を行なえばよいことは言うまでもない。 また、以上の実施例では、水平信号線を２本とした
が、高速の水平走査が必要な場合には、水平信号線を４
本とし、水平信号線に読み出される信号出力の周期を1/
2にすることもできる。 更に、水方向の集積度を向上するために、各列ごとの
回路を上下に設けても良い。 〔発明の効果〕 本発明によれば、高い垂直信号線８のバイアス電圧
と、広い増幅器の動作領域とを合せて持つ高ダイナミッ
クレンジの撮像装置を実現できる。
アを実現するのに好適なMOS型固体撮像装置に関するも
のである。 〔従来の技術〕 従来、２次元固体撮像装置の代表的な一種としてMOS
型固体撮像装置が知られている（M.Aoki et al:アイエ
スエスシーシー・ダイジェスト・オブ・テクニカル・ペ
ーパーズ、p26,Feb.13、1980）。上記従来技術は第３図
に示すような回路構成によっている。第３図において、
１は２次元状に配置されて光電変換を行う光電変換素子
（ホトダイオード）、２は各行を選択する垂直走査回
路、３は垂直走査回路２からの選択信号を各垂直スイッ
チに導く垂直ゲート線、４は垂直走査回路２からの選択
信号により開閉する垂直スイッチ、５は各行の選択を行
う水平走査回路、６は水平走査回路５からの選択信号に
より開閉する水平スイッチ、７は素子外部に設けられた
増幅回路、８は垂直信号線、９は水平信号線である。上
記回路はつぎの動作を行う。まず、水平ブランキング期
間中に、垂直走査回路２により選択された行の垂直ゲー
ト線３の電圧が高くなり、垂直スイッチ４が開き、信号
電荷がホトダイオード１から垂直信号線８に送られる。
その後、水平走査期間においては、水平走査回路５が動
作し水平スイッチ６が順次開閉し、信号電荷は順次水平
信号線９を経て素子外部の増幅回７により増幅され出力
される。 〔発明が解決しようとする問題点〕 上記MOS型固体撮像素子は、水平スイッチ６が開閉す
る際に水平スイッチ６の熱雑音により発生するRTC雑
音、ならびに、高速の水平走査に伴い必要となる外部広
帯域増幅器７の雑音の２点についての配慮がされていな
い。その結果、雑音が大きく、信号対雑音比（以下S/N
比という）が低いという問題があった。さらに、一水平
走査期間中に光の漏れ込み等により垂直信号線８内に発
生する余剰電荷によるスメア現象に対しての考慮がなさ
れておらず、高照度撮影時、即ち、明るい被写体を写し
たときに再生画の上下に白く尾を引いたような輝線が発
生し、画質を著しく劣化するという問題があった。 これに対して、垂直信号線８ごとに垂直信号線８の電
位を検知し、増幅する増幅回路と、垂直信号線をリセッ
トするリセットスイッチを備え、リセット後の空の垂直
信号線８の電位と、信号がある場合の垂直信号線８の電
位との差を検知し真の信号成分だけを出力する手段（以
下相関２重サンプリング回路という）を設けることによ
り、低雑音化と低スメア化を図った固体撮像素子を、本
願発明者等は提案している（特願昭61−25862号）。第
４図及び第５図はこの種の固体撮像素子の一例の動作を
説明する図である。以下これを図に従って説明する。 第４図は、固体撮像素子の実施例の回路構成図を示
す。図中１〜6,8及び９は第６図のものと同一のもので
ある。71は各垂直信号線の電位を検知増幅するための前
置増幅回路、72は前置増幅回路71を高利得領域に設定す
るための自己バイアススイッチ、73はカップリング容
量、74は第２の増幅回路74、75は増幅回路74を高利得領
域に設定するための自己バイアススイッチ、76は信号を
サンプルホールドするためのスイッチ、77は信号を出力
するための増幅回路である。第５図は第４図の素子を駆
動するためのパルスタイミングを示す。HBLは水平ブラ
ンキング期間を示し、S1,S2,S3は第７図の対応する端子
にかかる電圧を示す。以下、本実施例の動作を説明す
る。 水平ブランキング期間に入ると、スイッチ72及び75が
開き垂直信号線８がリセットされるとともに増幅回路74
及び74の動作点が高利得領域に設定される（第５図の
t1）。この後、スイッチ72が閉じると、前置増幅器71が
活性化される。このとき、スイッチ72の熱雑音により、
垂直信号線８にはkTC雑音が発生する。しかしながら、
スイッチ75が開いているために、増幅回路74の出力電圧
は、垂直信号線８の電圧によらずにある一定の電圧のま
まとなる（第５図のt2）。つぎに、スイッチ75が閉じる
増幅回路74が活性化される。その後、垂直走査回路２に
より選択されたある垂直ゲート線の電位VPが高くなる
と、垂直スイッチ４が開き、光電変換素子１より垂直信
号線８に信号電荷が読み出される（第５図のt2）。この
電荷による垂直信号線８の電位変動は前置増幅回路71に
より増幅された後、カップリング容量73を介し、増幅回
路74の入力端に表われ、増幅回路74により更に増幅され
る。この時の増幅回路74の出力電圧をサンプルホールド
することにより、kTC雑音の混入しない。信号電荷によ
る垂直信号線８の電位変動を増幅し、サンプルホールド
することができる（第５図のt4）。この後、水平走査回
路５が動作し、水平スイッチ６が順次開閉することによ
り、増幅77を介し、信号が順次水平信号線９に出力され
る。 本実施例によれば、垂直信号線８ごとに相関２重サン
プリング回路を設けることにより、従来のMOS型固体撮
像素子の一つの主雑音源であるkTC雑音の混入しない信
号出力を得ることができる。また、増幅回路を垂直信号
線８ごとに設けることにより、増幅回路の動作に必要な
帯域を従来素子の増幅回路に必要とされた帯域より低く
でき、従来素子のもう一つの主雑音源である増幅器の雑
音を大幅に低減できる。この結果、高S/N化を図ること
ができる。さらに、信号に混入する余剰電荷の発生時間
は自己バイアススイッチ75が閉じてから、サンプルホー
ルドスイッチ76が閉じるまでの時間となり、従来の一水
平走査期間に対し、大幅に低減でき、低スメア化が可能
となる。 ところで上記撮像装置における自己バイアススイッチ
72を用いた前置増幅器71のバイアス点設定法は、高い利
得をもつ前置増幅器を高利得領域で動作させるには必要
不可欠なものである。しかしながら、MOS固体撮像装置
の垂直信号線８の電位を検知増幅するために用いる際に
は、素子のダイナミックレンジを大きく取れない一つの
要因となる。第６図を用い、この理由を説明する。以下
説明を簡単にするために、ホトダイオードに発生する信
号電荷は負電荷である場合と考えるが、正電荷の場合に
は極性を逆にして考えれば全く同一である。第６図は、
自己バイアス法による前置増幅器71の動作点の設定点を
示す図である。横軸に増幅器71の入力電圧Vin、すなわ
ち垂直信号線８の電圧、縦軸に出力電圧VOUTをとり、増
幅器71の伝達特性を曲線A,Bで、スイッチ72が開いた時
の動作点電圧の軌跡を直線Ｃで示す。曲線A,Bは増幅器7
1のしきい電圧の異なる２つの場合を示す。垂直信号線
８のバイアス電圧Vinは、曲線Ａ又はＢの直線Ｃの交点
で与えられる。ホトダイオード１の充電電圧は、垂直信
号線８の電圧より低いかもしくは等しいために、ホトダ
イオード１の飽和電荷量を大きくするには垂直信号線８
の電圧Vnを高く設定する必要がある。すなわち、増幅器
71の伝達特性は曲線Ｂであればよい。一方、信号電荷に
より垂直信号線８の電圧Vinは低くなる。この結果、増
幅器71が広い入力レンジに渡って高利得領域で動作する
ためには、増幅器71の伝達特性は曲性Ａであればよい。
すなわち、自己バイアス法ではホトダイオードの充電電
圧を高く取ることと、増幅器71の動作領域を広く取ると
いう素子の高いダイナミックレンジ化に必要な２つの要
因を両立する伝達特性をもつ増幅器を実現することがで
きない。 本発明の目的は、素子の高ダイナミックレンジ化を図
るものである。 ［問題点を解決するための手段］ 上記目的は、自己バイアススイッチ32のゲート端子S1
と垂直信号線８との間に結合容量を入れることにより達
成される。 ［作用］ 上記手段により、高い垂直信号線８のバイアス電圧
と、広い増幅器の動作領域とを合せて持つ高ダイナミッ
クレンジの撮像装置を実現できる。 〔実施例〕 以下、本発明の一実施例を第１図及び第２図を用いて
説明する。第１図は本発明による固体撮像装置の一実施
例を示す回路構成図であり、簡単のため３×４のアレイ
で示す。図中１〜6,8及び９は第６図のものと同様であ
る。31はバイアス点設定容量、32はｐチャネル自己バイ
アススイッチ、33はｐチャネルMOSトランジスタをドラ
イバに有する前置増幅器である。11は帰還容量、18はク
ランプスイッチ、12はユニィティゲインバッファアン
プ、13〜17はオフセットをキャンセルしたユニィティゲ
インバッファ（Y.A.HAOUE et al:アイ・イー・イー・
イー・ジャーナル・オブ・ソリッドステイト・サーキッ
ト Vol.SC−14,pp.961−969,Dec.1979（IEEE J.Solid
−State Circuits,Vol.SC−14 pp.961−969,Dec.197
9））を構成しており、13はメモリ容量、14はメモリ容
量13への信号書き込み用サンプルホールドスイッチ、15
は信号読み出しスイッチ、16はオフセットキャンセルの
ためのスイッチ、17は出力バッファアンプである。端子
OUT1,OUT2は出力端子で端子VVはユニィティゲインバッ
ファアンプの動作に必要なバイアス電圧がかかる。また
第２図は第１図の素子を駆動するためのパルスタイミン
グを示している。S1〜S5は第１図の各端子にかかる電圧
である。なお、本実施例は、スイッチ32を除く各スイッ
チがＮチャネルの場合であり、Ｐチャネルの場合はクロ
ック信号の極性を反転したものとすれば良い。以下，本
実施例の動作を説明する。 水平ブランキング期間に入ると、まず、信号電荷がな
い時の各行の直流出力電圧をユニィティゲインバッファ
のメモリ容量13−１に読み出す。S1の電位が低く,S2,S
3,S5の電位が高くなり、スイッチ32,18,14−1,16が開
く。このとき、垂直信号線８はリセットされるととも
に、前置増幅器33は高利得領域にバイアスされる。ま
た、ユニィティゲインバッファアンプ12の入力端子はバ
イアス電圧VVにリセットされる。更に、出力バッファア
ンプ17の入力端子電圧は、出力バッファアンプ17のオフ
セット電圧になる（第２図のt1）。つぎにスイッチ32が
閉じ、前置増幅器71が活性化される。この時、kTC雑音
により垂直信号線はVhだけゆらぐが、スイッチ18が開い
ているためにバッファアンプ12以降にはこの雑音は伝わ
らない（第２図のt2）。この後スイッチ18が閉じユニィ
ティゲインバッファアンプ12が活性化され、この時刻以
降の垂直信号線８の電位変動が前置増幅器33とカップリ
ング容量73、ユニィティゲインバッファアンプ12を介し
て、メモリ容量13−１に伝達される。（第２図のt3）。
この後、TS1だけ時間が経過した後、スイッチ14−１が
閉じ、信号電荷のない時のバッファアンプ12の直流出力
電圧がメモリ容量13−１の片側の電極に保持されること
になる（第２図のt4）。同様にして、信号電荷のある時
の直流出力電圧をユニィティゲインバッファのメモリ容
量13−２に読み出す。すなわち、スイッチ32、18,14−
２が開いて垂直信号線８およびバッファアンプ12の入力
端がリセットされる。その後、スイッチ32,18が順に閉
じた後、垂直走査回路２により選択されたある垂直ゲー
ト線３の電位が高くなり、垂直スイッチ４が開き、ホト
ダイオードより垂直信号線８に信号電荷が送られる。ス
イッチ18が閉じてから時間TS2を経過したのきスイッチ1
4−２が閉じ、信号電荷のある時のユニィティゲインバ
ッファアンプ12の直流出力電圧が、メモリ容量13−２の
片側の電極に保持されることになる。この後に、スイッ
チ16が閉じ、メモリ容量13−１並びに13−２のもう片側
の電極には出力バッファアンプ17のオフセット電圧が保
持されることになる。 水平走査期間に入ると、各メモリ容量に保持されたユ
ニィティゲインバッファアンプ12の信号のある時と信号
のない時の直流出力が順に読み出される。すなわち、水
平走査回路により、ある列が（ｎ列とする）選択される
と、ｎ列の水平スイッチ６−２と読み出しスイッチ15−
２が開き、端子OUT2にはｎ列のメモリ容量13−２に保持
されたｎ列の信号のある時のバッファアンプ12の直流出
力電圧が表わされる。また、同時に、ｎ＋１列の水平ス
イッチ６−１と読み出しスイッチ15−１も開き、端子OU
T1にはｎ＋１列のメモリ容量13−１に保持されたｎ＋１
列の信号電荷のない時のバッファアンプ12の直流出力電
圧が表わされる。そこで、端子OUT1の出力電圧を17ロッ
ク分遅延させ、端子OUT2の出力電圧との差をとると、ユ
ニィティゲインバッファアンプ12のオフセット電圧のば
らつきにかかわらず、真の信号を得ることができる。 本実施例においては前置増幅器33のドライバをｐチャ
ネルMOSトランジスタとしているので、増幅器の伝達特
性は第６図の曲線Ｂの特性を持ち、自己バイアススイッ
チ32が開いた時の垂直信号線８のバイアス電圧Vinは図
中ａ点となりVoutは高く設定される。つぎに、端子S1に
かかる電圧が低電圧から高電圧になり、ｐチャネル自己
バイアススイッチ32が閉じる際、自己バイアススイッチ
32のゲートソース間電圧がｐチャネル自己バイアススイ
ッチのしきい電圧以上となりスイッチが切れると、バイ
アス点設定容量と垂直信号線間の容量結合により垂直信
号線容量の電圧が上昇し、増幅器33の動作点は第６図の
ｂ点に向って移動する。この結果、増幅器33は、広い動
作領域を持つことになる。すなわち、本実施例によれ
ば、高い垂直信号線８のバイアス電圧と、広い増幅器の
動作領域とを合せて持つ高ダイナミックレンジの撮像装
置を実現できる。 また、本実例では、ドライバMOSトランジスタにｐチ
ャネルMOSトランジスタを用いているので、前置増幅器3
3の1/f雑音を低減できるという利点も持っている。 本実施例においては、信号電荷QSの電圧利得は帰還容
量11と前置増幅器33よりなる初段帰還型増幅器の利得、
ユニィティゲインバッファアンプ12の利得、14〜17より
なる出力バッファの利得と、カップリング容量73とユニ
ィティゲインバッファアンプ12の入力容量との比によっ
て決まる容量結合比の４つより決まる。本実施例ではこ
の４つの要因のうち、後段以降の雑音の影響を少なくす
るために電圧利得が１より充分大きいことが必要な初段
帰還型増幅器以外の電圧利得は１に近づくようにし、素
子定数のばらつきによらず均一な電圧利得を得ている。
すなわち、ユニィティゲインバッファアンプ12の入力容
量に比し、カップリング容量73の容量は充分に大きい。
また、ユニィティゲインバッファアンプ12には、ソース
フォロワー回路（Y.P.T.SIVIDIS;アイ・イー・イー・イ
ー・ジャーナル・オブ・ソリッドステイト・サーキット
Vol.SC−13,pp,383−391,June 1978（IEEE J.Solid−
State Circuits,Vol.SC−13,pp.383−391,June 197
8.））を用いる。さらに、ユニィティゲインバッファの
利得は出力バッファアンプ17の利得を充分に大きくする
ことにより、１に近づける。以上の結果、利得ばらつき
の原因は初段増幅器の利得ばらつきが主となる。本実施
例では、この増幅器を容量帰還型とし、各列の利得ばら
つきを低減し、利得ばらつきによる固定パターン雑音を
実用上問題のない値にまで低減している。 また、本実施例における各行のオフセット電圧のばら
つきは、ユニィティゲインバッファアンプ12のオフセッ
ト電圧のばらつきが主な原因となる。なぜなら、前置増
幅器33ならびに出力バッファアンプ17のオフセット電圧
は、それぞれ容量73ならびに容量13に記憶されキャンセ
ルされるからである。本実施例では、このユニィティゲ
インバッファアンプ12のオフセット電圧を信号出力電圧
とは独立に読み出し、その差を取ることによりオフセッ
ト電圧のばらつきによる固定パターン雑音を実用上問題
のない値まで低減している。 さらに、本実施例においては、オフセット電圧のばら
つきのキャンセルと同時に、スメア抑圧の有効な手段で
あるスメア差動方式（小沢他:1984年テレビジョン学会
全国大会予稿集３−15,pp.67）を実現している。すなわ
ち、スイッチ18が切れてから、スイッチ14−１あるいは
14−２が切れるまでの間（第２図のTS1,TS2）に発生す
るスメア電荷による垂直信号線電位変動は、それぞれ容
量13−１又は13−２に保持され、最終的には差動がなさ
れる。その結果、信号読み出し時とオフセット電圧読み
出し時のスメアの混入時間TS2とTS1を等しくすれば、差
動後の信号には、全くスメア電荷による垂直信号線の電
位変動は混入せず、スメア現象の抑圧が可能となる。 なお、本実施例では、スイッチ32を除く各スイッチは
ｎチャネルの場合を述べたが、動作速度の獲得等のない
広い電圧範囲に渡ってオン抵抗が等しい必要のある場合
にはスイッチ14,15,16をCMOS化してもよい。 また、端子OUT1の出力電圧を１クロック遅延し端子OU
T2との差を取る手段は、素子内部に設けても素子外部に
設けても良い。 さらに、ユニィティゲインバッファアンプ12に用いる
ソースフォロワー回路は、そのドライバMOSトランジス
タを基板とは逆の極性を持つウェル内に形成し、そのウ
ェルとソースフォロワー出力電圧とを同電位することに
より、ドラトバMOSトランジスタの基板効果を解消し、
その利得を更に１に近づけることもできる。 以上の実施例においては、垂直方向の一画素の信号を
読み出す場合を述べた。一方、単板カラー固体撮像素子
においては、解像度の高い高画質を実現する方法として
インターレース走査を行なう垂直２画素読み出し方式が
ある。本発明において、この方式を実現するには、第２
の信号を保持する第３のメモリ容量を設け、同様な動作
を行なえばよいことは言うまでもない。 また、以上の実施例では、水平信号線を２本とした
が、高速の水平走査が必要な場合には、水平信号線を４
本とし、水平信号線に読み出される信号出力の周期を1/
2にすることもできる。 更に、水方向の集積度を向上するために、各列ごとの
回路を上下に設けても良い。 〔発明の効果〕 本発明によれば、高い垂直信号線８のバイアス電圧
と、広い増幅器の動作領域とを合せて持つ高ダイナミッ
クレンジの撮像装置を実現できる。
【図面の簡単な説明】
第１図は本発明による固体撮像装置の実施例を示す回路
構成図、第２図は第１図の素子の駆動パルスタイミング
を示す図、第６図は増幅器の自己バイアス法を説明する
ための図、第３図、第４図及び第５図は従来のMOS型固
体撮像装置の回路構成図である。 １……光電変換素子、２……垂直走査回路、３……垂直
ゲート線、４……垂直スイッチ、５……水平走査回路、
6,56……水平スイッチ、８……垂直信号線、９……水平
信号線、11……帰還容量、12……ユニィティゲインバッ
ファ、13,78……メモリ容量、14,76……サンプルホール
ドスイツチ、15,55……読み出しスイッチ、16,58……ス
イッチ、17……出力バッファアンプ、18……クランプス
イッチ、31……バイアス点設定容量、32,72,75……自己
バイアススイッチ、33,71……前置増幅器、73……カッ
プリング容量、74,77……増幅器。
構成図、第２図は第１図の素子の駆動パルスタイミング
を示す図、第６図は増幅器の自己バイアス法を説明する
ための図、第３図、第４図及び第５図は従来のMOS型固
体撮像装置の回路構成図である。 １……光電変換素子、２……垂直走査回路、３……垂直
ゲート線、４……垂直スイッチ、５……水平走査回路、
6,56……水平スイッチ、８……垂直信号線、９……水平
信号線、11……帰還容量、12……ユニィティゲインバッ
ファ、13,78……メモリ容量、14,76……サンプルホール
ドスイツチ、15,55……読み出しスイッチ、16,58……ス
イッチ、17……出力バッファアンプ、18……クランプス
イッチ、31……バイアス点設定容量、32,72,75……自己
バイアススイッチ、33,71……前置増幅器、73……カッ
プリング容量、74,77……増幅器。
Claims (1)
- (57)【特許請求の範囲】 １．同一半導体基板上に、信号電荷を蓄積する複数固の
光電変換素子と、該信号電荷を電圧に変換して増幅し、
かつ入力電圧が高くなると出力電圧が低くなる特性を有
する複数の前置増幅器と、該前置増幅器の入力端子と出
力端子の間に設けられ、かつゲート端子が外部電圧端子
に接続された自己バイアススイッチと、該光電変換素子
から該前置増幅器の該入力端子に該信号電荷を選択的に
入力する制御手段とを備えた固体撮像装置において、 上記入力端子に一端が接続され、他端が上記ゲート端子
に接続されたバイアス点設定容量を更に有することを特
徴とする固体撮像装置。 ２．上記前置増幅器は、上記信号電荷と逆導電性の電荷
をキャリアとするドライバトランジスタを有することを
特徴とする特許請求の範囲第１項記載の固体撮像装置。 ３．上記ドライバトランジスタは、ＰチャンネルMOSト
ランジスタであることを特徴とする特許請求の範囲第２
項記載の固体撮像装置。 ４．上記前置増幅器の入力端子と出力端子の間に帰還容
量が更に設けられていることを特徴とする特許請求の範
囲第１項乃至第３項の何れかに記載の固体撮像装置。 ５．上記光電変換素子は２次元状に配置され、上記前置
増幅器は該光電変換素子の１垂直列ごとに設けられてい
ることを特徴とする特許請求の範囲第４項記載の固体撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62128123A JP2713906B2 (ja) | 1987-05-27 | 1987-05-27 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62128123A JP2713906B2 (ja) | 1987-05-27 | 1987-05-27 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63294182A JPS63294182A (ja) | 1988-11-30 |
| JP2713906B2 true JP2713906B2 (ja) | 1998-02-16 |
Family
ID=14976958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62128123A Expired - Fee Related JP2713906B2 (ja) | 1987-05-27 | 1987-05-27 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713906B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5043820A (en) * | 1989-03-27 | 1991-08-27 | Hughes Aircraft Company | Focal plane array readout employing one capacitive feedback transimpedance amplifier for each column |
| DE69624714T2 (de) * | 1995-08-11 | 2003-08-07 | Toshiba Kawasaki Kk | Bildaufnahmesystem, integrierte festkörperbildaufnahmehalbleiterschaltung |
| JP4035194B2 (ja) | 1996-03-13 | 2008-01-16 | キヤノン株式会社 | Ｘ線検出装置及びｘ線検出システム |
| JP4597171B2 (ja) * | 1996-03-13 | 2010-12-15 | キヤノン株式会社 | 光電変換装置、ｘ線撮像装置、及び該装置を有するシステム |
| JP4654321B2 (ja) * | 1996-03-13 | 2011-03-16 | キヤノン株式会社 | 光電変換装置、ｘ線撮像装置、及び該装置を有するシステム |
| JP3918248B2 (ja) * | 1997-09-26 | 2007-05-23 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| US6972790B2 (en) * | 2000-01-21 | 2005-12-06 | Psion Teklogix Systems Inc. | Host interface for imaging arrays |
| JP4074599B2 (ja) * | 2004-03-26 | 2008-04-09 | シャープ株式会社 | 増幅型固体撮像装置 |
| JP2007158702A (ja) * | 2005-12-05 | 2007-06-21 | Honda Motor Co Ltd | 光センサ回路 |
| JP4648830B2 (ja) * | 2005-12-05 | 2011-03-09 | 本田技研工業株式会社 | 光センサ回路 |
| JP5288955B2 (ja) | 2008-09-09 | 2013-09-11 | キヤノン株式会社 | 固体撮像装置、撮像システム、および固体撮像装置の駆動方法 |
| WO2020072584A1 (en) * | 2018-10-04 | 2020-04-09 | Raytheon Company | Pumped large full well pixel |
-
1987
- 1987-05-27 JP JP62128123A patent/JP2713906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63294182A (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7573518B2 (en) | Solid-state image pickup device and control method thereof | |
| US6037577A (en) | Amplifying solid-state image pickup device and operating method of the same | |
| US6128039A (en) | Column amplifier for high fixed pattern noise reduction | |
| US5900623A (en) | Active pixel sensor using CMOS technology with reverse biased photodiodes | |
| JP4277339B2 (ja) | アクティブ画素センサの読み出しチャネル | |
| JP2965777B2 (ja) | 固体撮像装置 | |
| JP2713906B2 (ja) | 固体撮像装置 | |
| US6025875A (en) | Analog signal sampler for imaging systems | |
| JP4243688B2 (ja) | 増幅型固体撮像装置 | |
| US6498332B2 (en) | Solid-state image sensing device | |
| JPH04290081A (ja) | 固体撮像装置 | |
| JP2001128070A (ja) | 自己補償型相関二重サンプリング回路 | |
| US20110058082A1 (en) | CMOS Image Sensor with Noise Cancellation | |
| JPH0824352B2 (ja) | 固体撮像素子 | |
| JP2532374B2 (ja) | 固体撮像素子 | |
| US4945418A (en) | Solid state image pickup apparatus with charge storage device | |
| US5998777A (en) | Circuit for the reading of linear arrays of photodetectors | |
| JPH0730714A (ja) | 固体撮像素子 | |
| US6731336B1 (en) | Solid-state imaging apparatus with self-compensating voltage supply circuit | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| JPH1023336A (ja) | 固体撮像装置 | |
| JPH01292856A (ja) | 固体撮像装置 | |
| JPH01279681A (ja) | 固体撮像装置 | |
| JP3851770B2 (ja) | 増幅型固体撮像装置 | |
| JP3877372B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |