KR19980042639A - 스미어 특성을 개선하고 다이나믹 레인지를 증가시키고높은 전하 전송 효율을 갖는 고체 촬상 장치 - Google Patents

스미어 특성을 개선하고 다이나믹 레인지를 증가시키고높은 전하 전송 효율을 갖는 고체 촬상 장치 Download PDF

Info

Publication number
KR19980042639A
KR19980042639A KR1019970061630A KR19970061630A KR19980042639A KR 19980042639 A KR19980042639 A KR 19980042639A KR 1019970061630 A KR1019970061630 A KR 1019970061630A KR 19970061630 A KR19970061630 A KR 19970061630A KR 19980042639 A KR19980042639 A KR 19980042639A
Authority
KR
South Korea
Prior art keywords
charge
smear
transfer register
signal
charges
Prior art date
Application number
KR1019970061630A
Other languages
English (en)
Other versions
KR100257211B1 (ko
Inventor
다니지유끼오
Original Assignee
가네꼬 하사시
닛뽕덴끼가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 하사시, 닛뽕덴끼가부시끼가이샤 filed Critical 가네꼬 하사시
Publication of KR19980042639A publication Critical patent/KR19980042639A/ko
Application granted granted Critical
Publication of KR100257211B1 publication Critical patent/KR100257211B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

고체 촬상 장치는 2 차원적으로 배열된 포토다이오드 (1), 복수의 수직 전송 레지스터 (2), 하나이상의 수평 전송 레지스터 (3, 3a, 3b)를 포함하며, 상이한 전하 저장 기간에 기초하여 포토다이오드의 각각의 열의 2 개이상의 상이한 신호 전하 (QSG, QUSG) 가 수직 전송 레지스터중의 하나로 전송되어, 상이한 신호 전하가 수직 전송 레지스터내의 각각의 스미어 전하 (QSM) 와 결합된다. 스미어 전하와 결합된 상이한 신호 전하 (QSG+ QSM, QUSG+ QSM) 와 독립 스미어 전하 (QSM) 는 수평 전송 레지스터로 전송된다. 스미어 전하와 결합된 상이한 신호 전하의 각각으로부터 독립 스미어 전하중의 하나를 감산하고, 그 결과 얻어진 상이한 신호 전하들은 합산되어 출력 전압 (Vout) 을 발생시킨다.

Description

스미어 특성을 개선하고 다이나믹 레인지를 증가시키고 높은 전하 전송 효율을 갖는 고체 촬상 장치
본 발명은 내선형 전하 결합 소자 (CCD) 고체 촬상 장치 (CCD 장치) 에 관한 것이다.
픽업 튜브대신에 2 차원 CCD 고체 촬상 장치가 전자 뉴스 게더링 (electronics news gathering) 카메라 등의 패밀리 비디오 카메라에 사용되어 왔다.
일반적으로, CCD 장치는 행과 열에 2차원적으로 배열된 포토다이오드와, 각각 포토다이오드의 하나의 열에 접속된 복수의 수직 전송 레지스터와, 수직 전송 레지스터에 접속된 수평 전송 레지스터를 포함한다. CCD장치에 있어서, 신호 전하는 포토다이오드로부터 수직 전송 레지스터로 전송되지만, 스미어 (smear) 전하가 또한 수직 전송 레지스터로 전송된다. 이러한 스미어 전하는 수직 전송 레지스터내에 연장되어 나타나는 영상 결함을 발생시킨다. 특히, CCD 장치는 최근 고해상도를 얻기 위하여 미세하게 구성되어 왔지만, 이 경우, 스미어 특성 및 다이나믹 레인지 (dynamic range) 등의 CCD 장치의 특성은 열화되어 왔다. 즉, CCD 장치에 있어서, 고해상도는 특성과 상반 관계를 갖는다. 이것은 다음에 상세히 설명한다.
스미어 특성을 개선하고 다이나믹 레인지를 증가시키기 위하여, 종래의 내선형 CCD 장치 (JP-A-4-330876 참조) 에서는, 스미어 전하를 전송하는 수평 전송 레지스터가 스미어 전하를 포함하는 신호 전하를 전송하는 수평 전송 레지스터에 부가하였다. 저휘도 상태에서, 스미어 전하를 포함하는 신호에 대응하는 전압으로부터 스미어 전하에 대응하는 전압을 감산함으로써 출력 전압을 구한다. 그러므로, 스미어 전하의 성분은 출력 전압에서 억압되어, 스미어 특성을 개선시킨다. 반면에, 고휘도 상태에서, 스미어 전하에 대응하는 전압을 부가함으로써 출력 전압을 증가시켜, 다이나믹 레인지를 증가시켰다. 그러나, 이 종래의 CCD 장치에서는, 여전히 고휘도 상태의 해상도를 열화시킨다. 이것은 다음에 상세히 설명한다.
본 발명의 목적은 고휘도 상태에서도 해상도를 열화시키지 않고 스미어 특성을 개선시키고 다이나믹 레인지를 증가시킬 수 있는 CCD 장치를 제공하는 것이다.
도 1 은 종래의 제 1 의 내선형 CCD 고체 촬상 장치를 나타내는 평면도.
도 2 는 도 1 의 포토다이오드 및 수직 전송 레지스터의 부분 확대 단면도.
도 3 은 제 2 의 종래의 내선형 CCD 고체 촬상 장치를 나타내는 평면도.
도 4 는 도 3 의 장치의 출력 전압 특성을 나타내는 그래프.
도 5 는 본 발명에 의한 내선형 CCD 고체 촬상 장치의 제 1 실시예를 나타내는 블록도.
도 6a, 6b, 및 6c 는 도 5 의 장치의 동작을 설명하기 위한 타이밍도.
도 7a, 7b, 7c, 7d, 8a, 8b, 및 8c 는 도 5 의 장치의 수직 전송 동작을 설명하기 위한 포토다이오드 및 수직 전송 레지스터의 평면도.
도 9a 내지 9k 는 도 5 의 장치의 출력 동작을 나타내는 타이밍도.
도 10 은 도 5 의 스위칭 회로의 동작을 나타내는 표.
도 11 은 도 5 의 장치의 출력 전압 특성을 나타내는 그래프.
도 12 는 본 발명에 의한 내선형 CCD 고체 촬상 장치의 제 2 실시예를 나타내는 블록도.
도 13a 내지 13h 는 도 12 의 장치의 출력 동작을 나타내는 타이밍도.
도 14 는 도 12 의 스위칭 동작을 나타내는 표.
* 도면의 주요부분에 대한 부호의 설명 *
1: 포토다이오드
2: 수직 전송 레지스터
3: 수평 전송 레지스터
4: 출력 증폭기
5: 화이트 클립 회로
6-1, 6-2, 6-3, 6-4, 6-5, 6-6: 라인 메모리
8, 9: 감산기
10: 가산기
11: 제어 회로
본 발명에 의하면, 내선형 CCD 고체 촬상 장치는 2 차원적으로 배열된 포토다이오드, 복수의 수직 전송 레지스터, 및 하나이상의 수평 전송 레지스터를 포함하고, 상이한 전하 저장 기간에 기초하여 포토다이오드의 각각의 열의 2 개이상의 상이한 신호 전하가 수직 전송 레지스터중의 하나로 전송되어, 상이한 신호 전하가 수직 전송 레지스터내의 각각의 스미어 전하와 결합된다. 스미어 전하와 결합된 상이한 신호 전하와 독립 스미어 전하는 수평 전송 레지스터로 전송된다. 스미어 전하와 결합된 상이한 각각의 신호 전하로부터 독립 스미어 전하중의 하나가감산되고, 그 결과 얻어진 상이한 신호 전하는 합산되어 출력 전압을 발생한다.
이하, 첨부된 도면을 참조하여, 종래 기술과 비교하여 본 발명을 상세히 설명함으로써 본 발명을 이해할 수 있을 것이다.
바람직한 실시예를 설명하기 전에, 도 1, 2, 및 3을 참조하여 종래의 내선형 CCD 고체 촬상 장치를 설명한다.
제 1 의 내선형 CCD 고체 촬상 장치를 나타내는 도 1 에 있어서, 2 차원적으로 배열된 포토다이오드 (101) 에 광이 입사되고, 포토다이오드 (101) 에 의해 얻어진 신호 전하는 수직 전송 레지스터 (102) 로 전송된다. 신호 전하는 또한 수평 전송 레지스터 (103)를 통해 출력 전압 (Vout)을 발생하는 출력 증폭기 (104) 로 전송된다.
도 1 의 수직 전송 레지스터 (102) 의 하나의 화소와 포토다이오드 (101) 의 하나의 부분 확대 단면도인 도 2 에 있어서, 참조 번호 (201) 는 P- 형 웰층 (202) 이 상부에 형성된 N-형 실리콘 기판을 나타낸다. 포토다이오드 (101) 는 P- 형 웰층 (202) 내에 형성된 N 형 불순물 영역 (203) 및 P+형 불순물 영역 (204) 으로 구성된다. 또한, 수직 전송 레지스터 (102) 는 P-형 웰층 (202) 에 형성된 N 형 불순물 확산 영역 (205) 으로 구성된다. 포토다이오드 (101) 및 수직 전송 레지스터 (102) 사이에는 판독 게이트부 (206) 가 설치된다. 수직 전송 레지스터 (102) 뿐만 아니라 포토다이오드 (101) 의 모든 열은 P-형 웰층 (202) 내에 형성된 P+ 형 채널 스토퍼 영역 (207) 에 의해 다른 열로부터 격리되어 있다.
또한, 수직 레지스터 전송 전극 (208) 은 게이트 판독부 (206) 뿐만 아니라 N 형 불순물 영역 (205) 상에 형성된다. 이 경우, 수직 레지스터 전송 전극 (208) 은 또한 판독 게이트로서 제공된다. 또한, 광차폐층 (209) 은 포토다이오드 (101) 에 대향하는 개구 (209a)를 통해 광이 통과하도록 제공된다.
도 1 및 도 2 의 CCD 장치는 고해상도를 얻기 위하여 미세하게 구성되어 왔지만, 이 경우, 스미어 특성 및 다이나믹 레인지 등의 CCD 장치의 특성은 열화되어 왔다. 즉, 도 1 및 도 2 의 CCD 장치에 있어서, 고해상도는 특성과 상반 관계를 갖는다.
먼저, 도 1 및 도 2 의 CCD 장치의 스미어 특성은 광차폐층 (209) 의 에지와 수직 전송 레지스터 (102) 사이의 거리 (d1(d2)) 와 관련된다. 즉, CCD 장치의 화소 크기가 감소하여 거리 (d1및 d2) 가 감소하면, 스미어 특성은 열화된다.
또한, 다이나믹 레인지는 포토다이오드 (101) 의 각각의 저장 용량 또는 수직 전송 레지스터 (102) 의 전송 용량에 의해 제한된다. 그러므로, CCD 장치의 화소 크기가 감소하여 화소 피치 (d3) 가 감소하면, 다이나믹 레인지는 감소한다.
종래의 제 2 의 내선형 CCD 장치 (JP-A-4-330876 참조)를 나타내는 도 3 에 있어서, 참조 번호 (301) 는 포토다이오드의 열을 가리키고, 302 는 신호 전하와 스미어 전하를 저장하는 부분 (302a) 및 스미어 전하를 저장하는 부분 (302b) 으로 분할된 수직 전송 레지스터를 가리킨다. 수직 전송 레지스터 (302) 의 부분 (302a) 의 전하는 수평 전송 레지스터 (303a)를 통해 상관 이중 샘플링 회로 (304a) 로 전송되고, 수직 전송 레지스터 (302) 의 부분 (302b) 의 전하는 수평 전송 레지스터 (303b)를 통해 상관 이중 샘플링 회로 (304b) 로 전송된다. 상관 이중 샘플링 회로 (304a) 의 출력은 차동 증폭기 (305) 의 하나의 입력으로 공급되고, 상관 이중 샘플링 회로 (304b) 의 출력은 인버터 (306) 및 아날로그 스위치 (307)를 통해 차동 증폭기 (305) 의 다른 입력으로 공급된다. 또한, 차동 증폭기 (305) 의 출력은 차동 증폭기 (308) 의 하나의 입력에 공급되고, 상관 이중 샘플링 회로 (304b) 의 출력은 1H 라인 메모리 (309) 및 아날로그 스위치 (310)를 통해 차동 증폭기 (308) 의 다른 입력에 공급된다. 아날로그 스위치 (307, 310) 은 상관 이중 샘플링 회로 (304a) 의 출력을 수신하는 비교기 (311) 에 의해 제어된다. 상관 이중 샘플링 회로 (304a, 304b) 의 출력 전압 (V1, V2) 은 최대값 (Vmax) 에 의해 제한된다. 비교기 (311) 의 기준 전압 (Vref) 은 최대값 (Vmax) 과 거의 동일하지만, 최대값 (Vmax) 보다 약간 낮다.
저휘도 상태에서, 상관 이중 샘플링 회로 (304a) 의 출력 전압 (V1) 은 기준 전압 (Vref) 보다 낮다. 결과적으로, 비교기 (311) 는 아날로그 스위치 (307, 310)를 제어하여 아날로그 스위치 (307, 310) 의 상태가 도 3 에 도시한 바와 같이 되도록 한다. 결과적으로, 차동 증폭기 (305) 에서, 상관 이중 샘플링 회로 (304a) 로부터 발생된 신호 전하와 스미어 전하량의 합에 대응하는 전압 (V1) 으로부터 상관 이중 샘플링 회로 (304b) 로부터 발생된 스미어 전하량에 대응하는 전압 (V2)을 감산하여 신호 전하량이 얻어진다. 이 경우, 차동 증폭기 (308) 의 다른 입력에 0V 가 공급되므로, 차동 증폭기 (308) 의 출력 전압 (Vout) 은 신호 전하의 양을 나타낸다. 그러므로, 출력 전압 (Vout) 에서 스미어 전하의 성분이 억압되어 스미어 특성을 개선한다.
반면에, 고휘도 상태에서, 상관 이중 샘플링 회로 (304a) 의 출력 전압 (V1) 은 기준 전압 (Vref) 보다 높다. 이 경우, 추가의 신호 전하가 수직 전송 레지스터 (302) 의 부분 (302b) 로 주입되어 추가의 신호 전하에 대응하는 전압이 상관 이중 샘플링 회로 (304b) 의 출력 전압 (V2) 에 부가된다. 결과적으로, 비교기 (311) 는 아날로그 스위치 (307, 310)를 제어하여 아날로그 스위치 (307, 310) 의 상태는 도 3 에 도시한 것과 반대로 된다. 결과적으로, 차동 증폭기 (305) 에서, 상관 이중 샘플링 회로 (304b) 로부터 발생된 추가의 신호 전하량과 스미어 전하량의 합에 대응하는 전압 (V2) 이 상관 이중 샘플링 회로 (304a) 의 포화 전압 (V1) 에 부가되어 신호 전하량과 스미어 전하량의 합을 얻는다. 이 경우, 스미어 전하량을 나타내는 1H 라인 메모리 (309) 의 출력이 차동 증폭기 (308) 의 다른 입력에 공급되므로, 신호 전하량과 스미어 전하량의 합으로부터 스미어 전하량이 감산된다. 그러므로, 차동 증폭기 (308) 의 출력 전압 (Vout) 은 신호 전하량을 나타낸다. 그러므로, 도 4 에 도시한 바와 같이, 상관 이중 샘플링 회로 (304a) 의 출력 전압 (V1) 이 포화되어도, 출력 전압 (Vout) 이 증가하여 다이나믹 레인지를 증가시킬 수 있다.
도 3 의 장치에 있어서, 고휘도 상태에서, 수직 전송 레지스터 (302) 의 부분 (302a) 의 하나에 대응하는 전압이 산출되면, 수직 전송 레지스터 (302) 의 부분 (302a) 의 하나의 직전의 수직 전송 레지스터 (302) 의 부분 (302b) 의 하나로 주입되는 추가의 신호 전하만이 고려된다. 그러나, 그러한 고휘도 상태에서, 추가의 신호 전하가 수직 전송 레지스터의 부분 (302a) 의 하나의 직후의 수직 전송 레지스터 (302) 의 부분 (302b) 의 하나로 주입된다. 그러므로, 고휘도 상태에서의 해상도는 여전히 열화된다.
본 발명의 제 1 실시예를 나타내는 도 5 에 있어서, 참조 번호 (1) 는 포토다이오드의 열을 가리키고, 2 는 수직 전송 레지스터를 가리킨다. 전하는 또한 수평 전송 레지스터 (3)를 통해 출력 증폭기 (104) 로 전송된다. 수직 전송 레지스터 (2) 는 4상 수직 전송 펄스 신호 (φv1, φv2, φv3, φv4) 에 의해 동작하고, 수평 전송 레지스터 (3) 는 수평 전송 펄스 신호 (φH) 에 의해 동작한다.
출력 증폭기 (4) 의 출력 신호는 화이트 클립 (white clip) 회로 (5)를 통해 라인 메모리 (6-1, 6-2, 6-3, 6-4, 6-5, 6-6) 로 공급된다. 출력 증폭기 (4) 의 출력 신호는 화이트 클립 회로 (5) 의 최대값에 의해 억제된다. 즉, 출력 증폭기 (4) 의 출력 신호의 레벨이 최대값을 초과하면, 화이트 클립 회로 (5) 는 최대값을 갖는 신호를 발생한다. 그렇지 않으면, 화이트 클립 회로 (5) 는 출력 증폭기 (4) 의 출력 신호를 통과시킨다. 그러므로, 출력 증폭기 (4) 의 출력 신호의 포화의 요동은 억압될 수 있다. 또한, 각각의 라인 메모리 (6-1, 6-2, …, 6-6) 는 하나의 수평 라인의 화소를 저장할 수 있다. 라인 메모리 (6-1, 6-2, …, 6-6) 은 아날로그 메모리로 구성되지만, 라인 메모리 (6-1, 6-2, …, 6-6) 는 디지털 메모리로 구성될 수 있다. 이 경우, 아날로그/디지털 (A/D) 컨버터가 화이크 클립 회로 (5) 및 라인 메모리 (6-1, 6-2, …, 6-6) 사이에 삽입된다.
라인 메모리 (6-1, 6-2, …, 6-6) 의 출력 신호는 스위칭 회로 (7)를 통해 감산기 (8, 9) 및 가산기 (10) 에 공급되어 출력 전압 (Vout)을 얻는다.
제어 회로 (11) 는 수직 블랭킹 신호 (VB) 및 수평 동기 신호 (HD)를 수신하여 수직 전송 펄스 신호 (φv1, φv2, φv3, φv4) 및 수평 전송 펄스 신호 (φH)를 발생한다. 또한, 제어 신호 (11) 는 라인 메모리 (6-1, 6-2, …, 6-6) 및 스위칭 회로 (7)를 제어한다.
도 5 의 동작은 도 6a, 6b, 6c, 7a, 7b, 7c, 7d, 7e, 8a, 8b, 8c, 및 9a 내지 9k를 참조하여 설명한다. 여기서, 동작은 비월 (interlace) 동작에 기초하는 것을 가정한다.
도 6a 에 도시한 수직 블랭킹 신호 (VB) 는 블랭킹 기간 및 비디오 출력 기간을 정의한다. 도 6b 에 도시한 바와 같이, 모든 비디오 출력 기간의 단에서, 제어 회로 (11) 는 수직 전송 펄스 신호 (φv1, φv3)를 발생한 후, 수직 전송 펄스 신호 (φv2, φv4)를 발생한다. 반면에, 도 6b 에 도시한 바와 같이, 각각의 블랭킹 기간의 단에서, 제어 회로 (11) 는 수직 전송 펄스 신호 (φv1, φv2,φv3, φv4)를 순차적으로 발생한다. 또한, 각각의 비디오 출력 기간동안, 제어 회로 (11) 는 하나의 화소 수직 전송 동작후에 수평 전송 펄스 신호를 발생하여 수평 전송 레지스터 (3) 에서 하나의 수평 전송 동작을 수행한다. 또한, 도 6c 에 도시한 바와 같이, 포토다이오드 (1)에서 발생된 전하는 수직 전송 레지스터 (2) 로 전송되므로, 포토다이오드 (1) 의 전하는 블랭킹 기간 및 비디오 출력 기간의 단에서 클리어된다.
도 5 의 수직 전송 동작은 도 7a, 7b, 7c, 7d, 7e, 8a, 8b, 및 8c를 참조하여 상세히 설명한다.
도 6a, 6b, 6c 의 시간 (t2(t4))에서, 도 7a 에 도시한 바와 같이, 신호 전하 (QA, QB, …, QH) 가 각각 포토다이오드 (A, B, …, H)에서 발생하는 것으로 가정한다. 이 상태에서, 수직 전송 펄스 신호 (φv1) 가 발생하면, 신호 전하 (QD, QH) 가 도 7b 에 도시한 바와 같이 수직 전송 레지스터 (2) 로 전송된다. 이 경우, 하나의 화소 수직 전송 동작이 수행되지 않아, 신호 전하들 사이에 부가되는 것이 없다.
다음으로, 수직 전송 펄스 신호 (φv2) 가 발생하면, 7c 에 도시한 바와 같이 신호 전하 (QC, QG) 가 수직 전송 레지스터 (2) 로 전송된다. 이 경우, 하나의 화소 수직 전송 동작이 수행되므로, 신호 전하 (QC, QG) 가 각각 신호 전하 (QD, QH) 로 부가되어 수직 전송 레지스터 (2) 에 신호 전하 (QC+ QD, QG+ QH)를 형성한다. 다음으로, 수직 전송 펄스 신호 (φv3) 가 발생되면, 도 7d 에 도시한 바와 같이 신호 전하 (QB, QF) 가 수직 전송 레지스터 (2) 로 전송된다. 이 경우, 하나의 수직 전송 동작이 수행되므로, 신호 전하 (QB, QF) 가 신호 전하 (QC+ QD, QG+ QH) 에 각각 부가되어 수직 전송 레지스터 (2) 에 신호 전하 (QB+ QC+ QD, QF+ QG+ QH)를 형성한다. 마지막으로, 수직 전송 펄스 신호 (φv4) 가 발생되면, 도 7e 에 도시한 바와 같이 신호 전하 (QA, QE) 가 수직 전송 레지스터 (2) 에 전송된다. 이 경우, 하나의 화소 수직 전송 동작이 수행되므로, 신호 전하 (QA, QE) 가 각각 신호 전하 (QB+ QC+ QD, QF+ QG+ QH) 에 부가되어 수직 전송 레지스터 (2) 에 (QA+ QB+ QC+ QD, QE+ QF+ QG+ QH)를 형성한다. 설명을 간략하게 하기 위하여, 각각의 신호 전하 (QA+ QB+ QC+ QD, QE+ QF+ QG+ QH) 는 포화 신호 전하 (QUSG) 로 표시된다. 그러므로, 포화 신호 전하 (QUSG) 는 수직 전송 레지스터 (2) 의 4 개의 소자마다 형성된다.
도 6a, 6b, 6c 의 시간 (t1(t3))에서, 도 8a 에 도시한 바와 같이, 신호 전하 (QA', QB', …, QH') 가 각각 포토다이오드 (A, B, …, H) 에 형성된다. 이 상태에서, 수직 전송 펄스 신호 (φv1, φv3) 가 발생하면, 도 8b 에 도시한 바와 같이 신호 전하 (QB', QD', QF', QH') 가 수직 전송 레지스터 (2) 로 전송된다. 이 경우, 하나의 수직 전송 동작이 수행되지 않아 신호 전하들 사이에 부가되는 것이 없다. 다음으로, 수직 전송 펄스 (φv2, φv4) 가 발생되면, 도 8c 에 나타낸 바와 같이 신호 전하 (QA', QC', QE', QG') 가 수직 전송 레지스터 (2) 에 전송된다. 이 경우, 하나의 화소 수직 전송 동작이 수행됨으로써, 신호 전하 (QA', QC', QE', QG') 가 각각 신호 전하 (QB', QD', QF', QH') 에 부가되어 수직 전송 레지스터 (2) 에 신호 전하 (QA' + QB', QC' + QD', QE' + QF', QG' + QG')를 형성한다. 설명을 간략화하기 위하여, 각각의 신호 전하(QA' + QB', QC' + QD', QE' + QF', QG' + QG') 는 신호 전하 (QSG) 로 표시된다. 그러므로, 신호 전하 (QSG) 는 수직 전송 레지스터 (2) 의 2 개의 소자마다 형성된다.
스미어 전하 (QSM) 를 도 7a, 7b, 7c, 7d, 7e, 8a, 8b, 8c 에 도시하지는 않았지만, 수직 전송 레지스터 (2) 의 각각의 소자에는 스미어 전하 (QSM) 가 있다. 그러므로, 도 5 에 도시한 바와 같이, 전하 (QSG+ QSM) 는 2 개의 라인 (포토다이오드) 마다 형성되고, 전하 (QUSG+ QSM) 는 4 개의 라인 (포토다이오드) 마다 형성되고, 스미어 전하 (QSM) 는 4 개의 라인 (포토다이오드) 마다 형성된다. 즉, 전하 (QUSG+ QSM및 QSM) 가 고휘도 상태에서 필수적으로 고려되어야 하므로, QUSG+ QSM및 QSM에 관련된 전송 화소의 수는 QSG+ QSM에 관련된 전송 화소의 수보다 작다.
이하, 도 9a 내지 도 9k를 참조하여 도 5 의 장치의 출력 동작에 대하여 설명한다.
도 9b 에 도시한 바와 같이, 수평 전송 레지스터 (3) 의 출력 신호, 즉, 화이트 클립 회로 (5) 의 출력 신호 (So) 는 신호 수평 전송 레지스터의 존재에 의해 도 9a 에 도시한 바와 같이 수평 동기 신호 (HD) 의 속도의 2 배로 출력된다.
기간 (T1)에서, 제어 회로 (11) 는 라인 메모리 (6-1)를 선택하여, 도 9d 에 도시한 바와 같이, QSG+ QSM에 관련된 제 1 수평 라인의 화소의 신호를 라인 메모리 (6-1) 로 기입한다.
기간 (T2)에서, 제어 회로 (11) 는 라인 메모리 (6-3)를 선택하여, 도 9e 에 도시한 바와 같이, QSM에 관련된 제 2 수평 라인의 화소의 신호를 라인 메모리 (6-3) 로 기입한다.
기간 (T3)에서, 제어 회로 (11) 는 라인 메모리 (6-2)를 선택하여, 도 9d 에 도시한 바와 같이, QSG+ QSM에 관련된 제 3 수평 라인의 화소의 신호를 라인 메모리 (6-2) 로 기입한다.
기간 (T4)에서, 제어 회로 (11) 는 라인 메모리 (6-5)를 선택하여, 도 9g에 도시한 바와 같이, QUSG+ QSM에 관련된 제 4 수평 라인의 화소의 신호를 라인 메모리 (6-5) 로 기입한다.
기간 (T5)에서, 제어 회로 (11) 는 라인 메모리 (6-1)를 선택하여, 도 9c에 도시한 바와 같이, QSG+ QSM에 관련된 제 5 수평 라인의 화소의 신호를 라인 메모리 (6-1) 로 기입한다.
기간 (T6)에서, 제어 회로 (11) 는 라인 메모리 (6-4)를 선택하여, 도 9f에 도시한 바와 같이, QSM에 관련된 제 6 수평 라인의 화소의 신호를 라인 메모리 (6-4) 로 기입한다.
기간 (T7)에서, 제어 회로 (11) 는 라인 메모리 (6-2)를 선택하여, 도 9d에 도시한 바와 같이, QSG+ QSM에 관련된 제 7 수평 라인의 화소의 신호를 라인 메모리 (6-2) 로 기입한다.
기간 (T8)에서, 제어 회로 (11) 는 라인 메모리 (6-6)를 선택하여, 도 9h에 도시한 바와 같이, QUSG및 QSM에 관련된 제 8 수평 라인의 화소의 신호가 라인 메모리 (6-6) 로 기입된다.
스위칭 회로 (7) 의 스위치 (SW1, SW2, SW3) 는 도 10 의 표에 따른 제어 회로 (11) 에 의해 제어된다. 결과적으로, 도 9c 및 도 9d 에 도시한 바와 같이, QSG+ QSM에 관련된 신호는 교호로 라인 메모리 (6-1, 6-2) 로부터 판독된다. 또한, 도 9e 및 도 9f 에 도시한 바와 같이, QSM에 관련된 신호는 2 개의 연속적인 수평 기간을 위한 라인 메모리 (6-3, 6-4) 중의 하나로부터 판독된다. 또한, 도 9g 및 9h 에 도시한 바와 같이, QUSG+ QSM에 관련된 신호는 2 개의 연속적인 수평 기간을 위한 라인 메모리 (6-5, 6-6) 중의 하나로부터 판독된다.
결과적으로, 도 9i 에 도시한 바와 같이, QSG에 관련된 신호는 감산기 (8) 에 의해 얻어진다. 마찬가지로, 도 9j 에 도시한 바와 같이, QUSG에 관련된 신호는 감산기 (9) 에 의해 얻어진다. 또한, 도 9k 에 도시한 바와 같이, QSG+ QUSG에 관련된 신호는 가산기 (10) 에 의해 출력 전압 (Vout) 으로서 얻어진다.
도 9k 에 도시한 바와 같이 QSG+ QUSG에 관련된 신호는 스미어 전하 (QSM) 에 관련된 신호를 포함하지 않아 스미어 특성은 충분히 억압될 수 있다. 또한, 도 11 에 도시한 바와 같이, 비포화 전하 (QUSG) 가 출력 전압 (Vout) 에 부가되므로, 출력 전압 (Vout) 의 다이나믹 레인지를 증가시킬 수 있다.
제 1 실시예에 있어서, 산출된 수평 라인사이의 대응성은 동일하지 않다. 예를 들어, 기간 (T3, T4) 동안 QSM에 관련된 신호는 제 1 수평 라인의 QSG+ QSM에 관련된 신호 및 제 2 수평 라인의 QSM에 관련된 신호를 사용함으로써 산출된다. 반면에, 기간 (T5, T6) 동안 QSM에 관련된 신호는 제 3 수평 라인의 QSG+ QSM에 관련된 신호 및 제 2 수평 라인의 QSM에 관련된 신호를 사용함으로써 산출된다. 그러나, 이 경우, 제 1 수평 라인의 QSG+ QSM에 관련된 신호는 제 3 수평 라인의 QSG+ QSM에 관련된 신호와 강한 상관 관계를 가지는 문제점이 발생한다.
본 발명의 제 2 실시예를 나타내는 도 12 에 있어서, 2 개의 수평 전송 레지스터 (3a, 3b), 2 개의 출력 증폭기 (4a, 4b), 및 화이트 클립 회로 (5a, 5b) 가 도 5 의 수평 전송 레지스터 (3), 출력 증폭기 (4), 및 화이트 클립 회로 (5) 대신에 설치된다. 수평 전송 레지스터 (3a) 는 QSM및 QUSG+ QSM에 관련된 신호를 전송하고, 수평 전송 레지스터 (3b) 는 QSG+ QSM에 관련된 신호를 전송한다. 수평 전송 레지스터 (3a) 의 출력 신호는 항상 QSG+ QSM에 관련된 신호를 발생하므로, 도 5 의 라인 메모리 (6-1, 6-2) 및 스위치 (SW1) 는 제거되어, 화이트 클립 회로 (5b) 의 출력 신호 (Sob) 는 직접 감산기 (8) 로 공급된다. 또한, 수평 전송 레지스터 (3b) 의 출력 신호는 QSM또는 QUSG+ QSM에 관련된 신호를 발생하므로, 도 5 의 라인 메모리 (6-3, 6-6) 는 제거되어, 화이트 클립 회로 (5a) 의 출력 신호 (Soa) 는 스위치 (SW2, SW3) 의 D 단자에 직접 공급된다.
이하, 도 13a 내지 도 13h를 참조하여 도 12 의 장치의 출력 동작을 설명한다.
도 13b 에 도시한 바와 같이, 수평 전송 레지스터 (3a) 의 출력 신호, 즉, 화이트 클립 회로 (5a) 의 출력 신호 (Soa) 는 도 13a 에 도시한 바와 같이 수평 동기 신호 (HD) 의 속도로 출력된다. 또한, 도 13c 에 도시한 바와 같이, 수평 전송 레지스터 (3b) 의 출력 신호, 즉, 화이트 클립 회로 (5b) 의 출력 신호 (Sob) 는 도 13a 에 도시한 바와 같이 수평 동기 신호 (HD) 의 속도로 출력된다. 이것은 2 개의 수평 전송 레지스터의 존재에 의한 것이다.
기간 (T1')에서, 제어 회로 (11) 는 라인 메모리 (6-3)를 선택하여, 도 13d 에 도시한 바와 같이, QSM에 관련된 제 2 수평 라인의 화소의 신호를 라인 메모리 (6-3) 에 기입한다.
기간 (T2')에서, 제어 회로 (11) 는 라인 메모리 (6-5)를 선택하여, 도 13e 에 도시한 바와 같이, QUSG+ QSM에 관련된 제 4 수평 라인의 화소의 신호를 라인 메모리 (6-5) 에 기입한다.
스위칭 회로 (7) 의 스위치 (SW2, SW3) 는 도 14 에 도시한 표에 따라 제어 회로 (11) 에 의해 제어된다.
기간 (T1')에서, 도 13c 에 도시한 QSG+ QSM에 관련된 신호와 도 13b 에 도시한 QSM에 관련된 신호는 감산기 (8) 에 직접 전송된다. 결과적으로, 도 13f 에 도시한 바와 같이, QSG에 관련된 신호는 감산기 (8) 에 의해 얻어진다. 반면에, 기간 (T2')에서, 도 13c 에 도시한 QSG+ QSM에 관련된 신호는 감산기 (8) 에 직접 전송되고, 도 13d 에 도시한 QSM에 관련된 신호는 라인 메모리 (6-3)를 통해 감산기 (8) 로 전송된다. 결과적으로, 도 13f 에 도시한 바와 같이, QSG에 관련된 신호는 감산기 (8) 에 의해 얻어진다.
기간 (T1')에서, 도 13e 에 도시한 QUSG+ QSM에 관련된 신호는 라인 메모리 (6-5)를 로부터 감산기 (9) 로 공급되고, 도 13b 에 도시한 QSM에 관련된 신호는 감산기 (9) 에 직접 전송된다. 결과적으로, 도 13g 에 도시한 바와 같이, QUSG에 관련된 신호는 감산기 (9) 에 의해 얻어진다. 반면에, 기간 (T2')에서, 도 13b 에 도시한 QUSG+ QSM에 관련된 신호는 감산기 (9) 에 직접 전송되고, 도 13d 에 도시한 QSM에 관련된 신호는 라인 메모리 (6-3)를 로부터 감산기 (9) 로 전송된다. 결과적으로, 도 13g 에 도시한 바와 같이, QUSG에 관련된 신호는 감산기 (9) 에 의해 얻어진다.
결과적으로, 도 13h 에 도시한 바와 같이, 가산기 (10) 에 의해 QSG+ QUSG에 관련된 신호가 출력 전압 (Vout) 으로서 얻어진다.
상술한 실시예에 있어서, 한종류의 블랭킹 기간에 의해 발생된 한종류의 비포화 전화가 주입되어도, 2 종류이상의 블랭킹 기간에 의해 발생된 2 종류이상의 비포화 전하가 주입될 수 있다. 이 경우, 상이한 종류의 비포화 전하가 QUSG1, QUSG2, …,QUSGn에 의해 정의되면, 도 5 및 도 12 의 감산기 (8, 9) 에 대응하는 (n+1) 감산기가 설치되어 다음이 산출된다.
QSG= (QSG+ QSM) - QSM
QUSG1= (QUSG1+ QSM) - QSM
QUSG2= (QUSG2+ QSM) - QSM
…
QUSGn= (QUSGn+ QSM) - QSM
또한, 도 5 및 도 12 의 가산기 (10) 에 대응하는 가산기가 설치되어 다음이 산출된다.
Q = QSG+ QUSG1+ QUSG2+ … + QUSGn
상술한 바와 같이, 본 발명에 의하면, 스미어 특성이 억압되고 다이나믹 레이지가 증가하는 효과가 있다.

Claims (8)

  1. 행과 열로 2 차원적으로 배열된 포토다이오드 (1);
    각각이 상기 포토다이오드의 하나의 열에 접속된 복수의 수직 전송 레지스터 (2);
    상기 수직 전송 레지스터에 접속된 하나이상의 수평 전송 레지스터 (3, 3a, 3b);
    상이한 전하 저장 기간에 기초하여 상기 포토다이오드의 각각의 열의 2 개이상의 상이한 신호 전하 (QSG, QUSG)를 상기 수직 전송 레지스터중의 하나로 전송하여, 상기 상이한 신호 전하를 상기 수직 전송 레지스터내의 각각의 스미어 전하 (QSM) 와 결합시키는 제 1 전송 수단;
    상기 스미어 전하와 결합된 상기 상이한 신호 전하 (QSG+ QSM, QUSG+ QSM) 와 독립 스미어 전하 (QSM)를 상기 수평 전송 레지스터로 전송하는 제 2 전송 수단;
    상기 스미어 전하와 결합된 상기 상이한 신호 전하의 각각으로부터 상기 독립 스미어 전하중의 하나를 감산하여 상기 상이한 신호 전하를 발생하도록, 상기 수평 동기 레지스터에 동작적으로 접속된 감산 수단 (8, 9);
    상기 감산 수단으로부터 발생된 상기 상이한 신호 전하를 가산하고 상기 상이한 신호 전하 (QSG+ QUSG) 의 합에 기초하여 출력 전압 (Vout)을 발생하기 위하여 상기 감산 수단에 접속된 가산기 (10);
    를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1 항에 있어서, 상기 수직 전송 레지스터내의 상기 상이한 신호 전하의 특정 신호 전하를 제외하고 상기 상이한 신호 전하의 군을 결합하는 제 3 수단을 더 구비하는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 1 항에 있어서, 상기 제 2 전송 수단은 상기 스미어 전하와 결합된 상기 복수의 상이한 신호 전하당 상기 독립 스미어 전하의 각각을 전송하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 1 항에 있어서, 상기 수평 전송 레지스터에 동작적으로 접속된 화이트 클립 수단 (5, 5a, 5b)를 더 구비하는 것을 특징으로 하는 고체 촬상 장치.
  5. 행과 열로 2 차원적으로 배열된 포토다이오드 (1);
    각각이 상기 포토다이오드의 하나의 열에 접속된 복수의 수직 전송 레지스터 (2);
    상기 수직 전송 레지스터에 접속된 수평 전송 레지스터 (3) ;
    제 1 전하 저장 기간에 기초하여 상기 포토다이오드의 각각의 열의 제 1 신호 전하 (QA, QB, QC, QD)를 상기 수직 전송 레지스터중의 하나로 전송하고, 상기 제 1 신호 전하의 4 개씩 상기 수직 전송 레지스터내의 제 1 스미어 전하 (QSM)를 포함하는 비포화 신호 전하 (QUSG) 중의 하나로 결합되는 제 1 전송 수단;
    상기 제 1 전하 저장 기간보다 짧은 제 2 전하 저장 기간에 기초하여 상기 포토다이오드의 각각의 열의 제 2 신호 전하 (QA', QB', QC', QD')를 상기 수직 전송 레지스터중의 하나로 전송하여, 상기 제 2 신호 전하의 2 개씩 상기 수직 전송 레지스터내의 제 2 스미어 전하 (QSM)를 포함하는 제 3 신호 전하 (QSG) 중의 하나로 결합되는 제 2 전송 수단;
    상기 제 3 신호 전하 (QSG+ QSM) 중의 하나에 의해 각각이 형성된 연속물, 독립 스미어 전하 (QSM), 상기 제 3 신호 전하 (QSG+ QSM) 중의 하나 및 상기 비포화 신호 전하중의 하나를 상기 수평 전송 레지스터로 전송하는 제 3 전송 수단;
    상기 제 3 신호 전하를 교호로 저장하기 위하여 상기 수평 전송 레지스터에 동작적으로 접속된 제 1 및 제 2 라인 메모리 (6-1, 6-2);
    상기 독립 스미어 전하를 교호로 저장하기 위하여 상기 수평 전송 레지스터에 동작적으로 접속된 제 3 및 제 4 라인 메모리 (6-3, 6-4);
    상기 비포화 신호 전하를 교호로 저장하기 위하여 상기 수평 전송 레지스터에 동작적으로 접속된 제 5 및 제 6 라인 메모리 (6-5, 6-6);
    상기 제 1 및 제 2 라인 메모리중의 하나를 선택하기 위하여 상기 제 1 및 제 2 라인 메모리에 접속된 제 1 스위치 (SW1);
    상기 제 3 및 제 4 라인 메모리중의 하나를 선택하기 위하여 상기 제 3 및 제 4 라인 메모리에 접속된 제 2 스위치 (SW2);
    상기 제 5 및 제 6 라인 메모리중의 하나를 선택하기 위하여 상기 제 5 및 제 6 라인 메모리에 접속된 제 3 스위치 (SW3);
    상기 독립 스미어 전하중의 하나와 상기 제 3 전하 신호중의 하나 사이의 차를 산출하여 상기 제 1 스미어 전하를 제외한 상기 제 3 전하 신호중의 하나를 얻기 위하여 상기 제 1 및 제 2 스위치에 접속된 제 1 감산기 (8);
    상기 독립 스미어 전하중의 하나와 상기 비포화 전하 신호중의 하나의 차를 산출하여 상기 제 2 스미어 전하를 제외한 상기 비포화 전하 신호중의 하나를 얻기 위하여 상기 제 2 및 제 3 스위치에 접속된 제 2 감산기 (9); 및
    상기 제 1 스미어 전하를 제외한 상기 제 3 신호중의 하나와 상기 제 2 스미어 전하를 제외한 상기 비포화 신호 전하중의 하나를 가산하여 출력 전압 (Vout)을 발생하기 위하여, 상기 제 1 및 제 2 감산기에 접속된 가산기 (10);
    를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 5 항에 있어서, 상기 수평 전송 레지스터 및 상기 제 1, 제 2, 제 3, 제 4, 제 5, 및 제 6 라인 메모리 사이에 삽입된 화이트 클립 회로 (5)를 더 구비하는 것을 특징으로 하는 고체 촬상 장치.
  7. 행과 열로 2차원적으로 배열된 포토다이오드 (1);
    각각이 상기 포토다이오드의 하나의 열에 접속된 복수의 수직 전송 레지스터 (2) ;
    상기 수직 전송 레지스터에 접속된 제 1 및 제 2 수평 전송 레지스터 (3a, 3b);
    제 1 전하 저장 기간에 기초하여 상기 포토다이오드의 각각의 열의 제 1 신호 전하 (QA, QB, QC, QD)를 상기 수직 전송 레지스터중의 하나로 전송하여, 상기 제 1 신호 전하의 4개씩 상기 수직 전송 레지스터내의 제 1 스미어 전하 (QSM)를 포함하는 비포화 신호 전하 (QUSG) 중의 하나로 결합되는 제 1 전송 수단;
    상기 제 1 전하 저장 기간보다 짧은 제 2 전하 저장 기간에 기초하여 상기 포토다이오드의 각각의 열의 제 2 신호 전하 (QA', QB', QC', QD')를 상기 수직 전송 레지스터중의 하나로 전송하여, 상기 제 2 신호 전하의 2 개씩 상기 수직 전송 레지스터내의 제 2 스미어 전하 (QSM)를 포함하는 제 3 신호 전하 (QSG) 중의 하나로 결합되는 제 2 전송 수단;
    상기 제 3 신호 전하 (QSG+ QSM) 중의 하나에 의해 각각이 형성된 연속물, 독립 스미어 전하 (QSM), 상기 제 3 신호 전하 (QSG+ QSM) 중의 하나와 상기 비포화 신호 전하중의 하나를 상기 제 1 및 제 2 수평 전송 레지스터로 전송하는 제 3 전송 수단으로서, 상기 독립 스미어 전하 및 상기 비포화 신호 전하는 상기 제 1 수평 전송 레지스터로 전송되고, 상기 제 3 신호 전하는 상기 제 2 수평 전송 레지스터로 전송되는, 제 3 전송 수단;
    상기 독립 스미어 전하를 저장하기 위하여 상기 제 1 수평 전송 레지스터에 동작적으로 접속되는 제 1 라인 메모리 (6-3);
    상기 비포화 신호 전하를 저장하기 위하여 상기 제 1 수평 전송 레지스터에 동작적으로 접속된 제 2 라인 메모리 (6-5);
    상기 제 1 라인 메모리와 상기 제 1 수평 전송 레지스터중의 하나를 선택하기 위하여 상기 제 1 라인 메모리 및 상기 제 1 수평 전송 레지스터에 접속된 제 1 스위치 (SW2);
    상기 제 2 라인 메모리 및 상기 제 1 수평 전송 레지스터중의 하나를 선택하기 위하여 상기 제 2 라인 메모리 및 상기 제 1 수평 전송 레지스터에 접속된 제 2 스위치 (SW3);
    상기 제 3 전하 신호중의 하나와 상기 독립 스미어 전하중의 하나 사이의 차를 산출하여 상기 제 1 스미어 전하를 제외한 상기 제 3 전하 신호중의 하나를 얻기 위하여 상기 제 2 수평 전송 레지스터 및 상기 제 1 스위치에 접속된 제 1 감산기 (8);
    상기 비포화 전하 신호중의 하나와 상기 독립 스미어 전하중의 하나 사이의 차를 산출하여 상기 제 2 스미어 전하를 제외한 상기 비포화 전하 신호중의 하나를 얻기 위하여 상기 제 1 및 제 2 스위치에 접속된 제 2 감산기 (9); 및
    상기 제 1 스미어 전하를 제외한 상기 제 3 신호 전하중의 하나와 상기 제 2 스미어 전하를 제외한 상기 비포화 신호 전하중의 하나를 가산하여 출력 전압 (Vout)를 발생하기 위하여 상기 제 1 및 제 2 감산기에 접속된 가산기 (10);
    를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  8. 제 7 항에 있어서,
    상기 제 1 수평 전송 레지스터, 및 상기 제 1 및 제 2 라인 메모리 및 상기 제 1 및 제 2 스위치 사이에 삽입된 제 1 화이트 클립 회로 (5a); 및
    상기 제 2 수평 전송 레지스터 및 상기 제 1 감산기 사이에 삽입된 제 2 화이트 클립 회로 (5b)를 더 구비하는 것을 특징으로 하는 고체 촬상 장치.
KR1019970061630A 1996-11-21 1997-11-21 스미어 특성을 개선하고 다이나믹 레인지를 증가시키고높은 전하 전송 효율을 갖는 고체 촬상 장치 KR100257211B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-310353 1996-11-21
JP8310353A JP2812317B2 (ja) 1996-11-21 1996-11-21 固体撮像素子およびこれを用いた固体撮像装置

Publications (2)

Publication Number Publication Date
KR19980042639A true KR19980042639A (ko) 1998-08-17
KR100257211B1 KR100257211B1 (ko) 2000-05-15

Family

ID=18004216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970061630A KR100257211B1 (ko) 1996-11-21 1997-11-21 스미어 특성을 개선하고 다이나믹 레인지를 증가시키고높은 전하 전송 효율을 갖는 고체 촬상 장치

Country Status (3)

Country Link
US (1) US6215520B1 (ko)
JP (1) JP2812317B2 (ko)
KR (1) KR100257211B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914627B1 (en) * 1998-05-27 2005-07-05 Omnivision Technologies, Inc. Method and apparatus for digital column fixed pattern noise canceling for a CMOS image sensor
JP2001189893A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 固体撮像装置
TW200520225A (en) * 2003-10-24 2005-06-16 Matsushita Electric Ind Co Ltd Pixel arranging apparatus, solid-state image sensing apparatus, and camera
JP4358182B2 (ja) * 2005-11-29 2009-11-04 株式会社日立国際電気 撮像装置およびその雑音低減方法
JP2007295230A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 固体撮像装置およびその駆動方法、カメラ
JP2009077345A (ja) * 2007-09-25 2009-04-09 Olympus Corp 固体撮像装置
JP2009253315A (ja) * 2008-04-01 2009-10-29 Panasonic Corp 固体撮像装置、スミア補正方法、撮像機器
US20110074980A1 (en) * 2009-09-30 2011-03-31 Border John N Methods for capturing and reading out images from an image sensor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010319A (en) * 1975-11-20 1977-03-01 Rca Corporation Smear reduction in ccd imagers
JPS58156272A (ja) * 1982-03-12 1983-09-17 Sony Corp スミア補正回路
JPH02301270A (ja) * 1989-05-15 1990-12-13 Sanyo Electric Co Ltd 固体撮像素子のスミア除去回路
JP2961908B2 (ja) 1991-01-25 1999-10-12 ソニー株式会社 固体撮像装置とその駆動方法
JP2776292B2 (ja) * 1995-03-10 1998-07-16 日本電気株式会社 固体撮像装置

Also Published As

Publication number Publication date
JP2812317B2 (ja) 1998-10-22
US6215520B1 (en) 2001-04-10
KR100257211B1 (ko) 2000-05-15
JPH10155116A (ja) 1998-06-09

Similar Documents

Publication Publication Date Title
US8274590B2 (en) Solid-state imaging device driving method
US7973835B2 (en) Solid-state image pickup apparatus
US6091449A (en) MOS-type solid-state imaging apparatus
US5771070A (en) Solid state image pickup apparatus removing noise from the photoelectric converted signal
US5793423A (en) Solid state image sensing device
US8643756B2 (en) Solid-state image-sensing device having a plurality of controlled pixels, with each pixel having a transfer gate signal that is ternary-voltage signal switched among three levels, and method of operating same
US6784928B1 (en) Solid state image pickup device and signal reading method thereof
US6239839B1 (en) MOS-type solid-state imaging apparatus using a unit cell formed of a photoelectric converter, amplification transistor, address capacitor, and reset transistor
JP4940441B2 (ja) 画像センサのための多点相関サンプリング
US6538693B1 (en) Photoelectric conversion apparatus having reset noise holding and removing units
US7554584B2 (en) Method and circuit for performing correlated double sub-sampling (CDSS) of pixels in an active pixel sensor (APS) array
US7456886B2 (en) Image pickup apparatus
EP1253776B1 (en) X-Y address type solid-state image pickup device
US5737016A (en) Solid state image pickup apparatus for reducing noise
US7595821B2 (en) Solid-state image pickup device and camera using the same
US20050179795A1 (en) Solid-state image pickup device and driving method therefor
KR0120327B1 (ko) 고체촬상장치의 출력회로
US5311320A (en) Solid state image pickup apparatus
US6995797B2 (en) Charge detecting device for a solid state imaging device
JP2003009003A (ja) 撮像装置および撮像システム
JPH0824352B2 (ja) 固体撮像素子
KR100257211B1 (ko) 스미어 특성을 개선하고 다이나믹 레인지를 증가시키고높은 전하 전송 효율을 갖는 고체 촬상 장치
US5717459A (en) Solid state imager device having A/D converter
US4577230A (en) Solid state imaging device
JPS6178284A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040219

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee