JP2001189893A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JP2001189893A
JP2001189893A JP37547599A JP37547599A JP2001189893A JP 2001189893 A JP2001189893 A JP 2001189893A JP 37547599 A JP37547599 A JP 37547599A JP 37547599 A JP37547599 A JP 37547599A JP 2001189893 A JP2001189893 A JP 2001189893A
Authority
JP
Japan
Prior art keywords
read
signal
pulse
voltage
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37547599A
Other languages
English (en)
Inventor
Yoshitaka Egawa
佳孝 江川
Shinji Osawa
慎治 大澤
Nobuo Nakamura
信男 中村
Yukio Endo
幸雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP37547599A priority Critical patent/JP2001189893A/ja
Priority to TW089127706A priority patent/TW471156B/zh
Priority to KR10-2000-0082659A priority patent/KR100378502B1/ko
Priority to US09/749,763 priority patent/US6947087B2/en
Priority to CNB001376179A priority patent/CN1156916C/zh
Publication of JP2001189893A publication Critical patent/JP2001189893A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】増幅型のCMOSイメージセンサにおいて、ダイナ
ミックレンジを大幅に拡大し、小信号から大信号までク
リップされない良好な画像を得られる。 【解決手段】フォトダイオードPDで光電変換し、蓄積し
た信号電荷を検出部DNに読み出す読み出しトランジスタ
Tdと、検出部に読み出された電荷を増幅する増幅トラン
ジスタTbとを単一セルとし半導体基板上に二次元的に配
置され、複数本の垂直シフトレジスタ2,20,30 で複数の
信号電荷読み出しパルスESi 、DRi 、ROiを発生させ、
ダイナミックレンジ制御用の読み出しパルスDRi の電圧
VDR を、電子シャッタ用の読み出しパルスESi 、通常の
読み出しパルスしROi の電圧VDD より低く設定する電圧
切り換え回路31とを具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光電変換手段で得
られた信号電荷を増幅して取り出す増幅型の固体撮像装
置に係り、特にCMOS型のイメージセンサの画素信号読み
出し駆動回路に関するもので、例えば電子シャッタ制御
動作が可能なビデオカメラ、電子スチルカメラなどに使
用される。
【０００２】
【従来の技術】近年、ビデオカメラや電子スチルカメラ
等への応用に適した固体撮像装置として知られる増幅型
のCMOSイメージセンサは、各セル毎に光電変換手段で得
られた信号をMOS トランジスタで増幅して取り出す構造
を有している。具体的には、光電変換手段が生成した信
号電荷を電荷の検出部に読み出し、この検出部の電位を
画素内部の増幅トランジスタで増幅することにより、画
素内部に増幅機能を持たせている。
【０００３】このようなCMOSイメージセンサは、高感度
で画素数の増加やイメージサイズの縮小による画素サイ
ズの縮小化に適していることから、低消費電力であるこ
ととも相侯ってますます期待されつつある。
【０００４】図９は、１画素毎に画素信号の読み出しが
可能な読み出し回路を備えた従来の３３万画素の増幅型
CMOSイメージセンサの構成を概略的に示している。
【０００５】図９において、撮像領域には１画素／１ユ
ニットの単位セル1 が二次元の行列状に配置されて形成
されている。各単位セル1 は、例えば４個のトランジス
タTa、Tb、Tc、Tdと、１個のフォトダイオードPDから構
成される。即ち、各単位セル1 は、アノード側に接地電
位が与えられるフォトダイオードPDと、フォトダイオー
ドPDのカソード側に一端側が接続されている読み出しト
ランジスタ（シャッタゲートトランジスタ）Tdと、読み
出しトランジスタTdの他端側にゲートが接続されている
増幅トランジスタTbと、増幅トランジスタTbの一端側に
一端側が接続されている垂直選択トランジスタ（行選択
トランジスタ）Taと、増幅トランジスタTbのゲートに一
端側が接続されているリセットトランジスタTcとを具備
する。
【０００６】また、撮像領域には、各画素行に対応し
て、同一行の単位セル1 の各読み出しトランジスタTdの
ゲートに共通に接続された読み取り線４と、同一行の単
位セル1 の各垂直選択トランジスタTaのゲートに共通に
接続された垂直選択線６と、同一行の単位セル1 の各リ
セットトランジスタTcのゲートに共通に接続されたリセ
ット線７が形成されている。
【０００７】また、撮像領域には、各画素列に対応し
て、同一列の単位セル1 の各増幅トランジスタTbの他端
側に共通に接続された垂直信号線VLINと、同一列の単位
セル1の各リセットトランジスタTcの他端側および各垂
直選択トランジスタTaの他端側に共通に接続された電源
線９が形成されている。
【０００８】さらに、撮像領域の一端側の外部には、前
記垂直信号線VLINの各一端側と接地ノードとの間にそれ
ぞれ接続され、ゲートにバイアス電圧VVL が供給される
複数の負荷トランジスタTLが水平方向に配置されてい
る。
【０００９】また、撮像領域の他端側の外部には、例え
ば２個のトランジスタTSH 、TCLPと２個のコンデンサC
c、Ctから構成されたノイズキャンセラ回路が水平方向
に複数個配置されている。そして、上記各ノイズキャン
セラ回路を介して前記垂直信号線VLINの各他端側に接続
された複数の水平選択トランジスタTHが水平方向に配置
されている。
【００１０】さらに、水平選択トランジスタTHの各他端
に共通に水平信号線HLINが接続されており、この水平信
号線HLINには水平リセットトランジスタ（図示せず）お
よび出力増幅回路AMP が接続されている。
【００１１】なお、前記各ノイズキャンセラ回路は、垂
直信号線VLINの他端側に一端側が接続されたサンプルホ
ールド用のトランジスタTSH と、このサンプルホールド
用のトランジスタTSH の他端側に一端側が接続された結
合コンデンサCcと、この結合コンデンサCcの他端側と接
地ノードとの間に接続された電荷蓄積用のコンデンサCt
と、これらの２つのコンデンサCc、Ctの接続ノードに一
端側が接続され、他端側にバイアス電圧VVC が供給され
る電位クランプ用のトランジスタTCLPとからなり、上記
２つのコンデンサCc、Ctの接続ノードに水平選択トラン
ジスタTHの一端側が接続されている。
【００１２】また、撮像領域の外部には、撮像領域の複
数の垂直選択線６を走査的に選択制御するための垂直シ
フトレジスタ２と、垂直シフトレジスタ２の出力パルス
を選択制御して撮像領域の各行の読み取り線４などを走
査的に駆動するためのパルスセレクタ2aと、水平選択ト
ランジスタTHを走査的に駆動するための水平シフトレジ
スタ３が配置されている。
【００１３】さらに、撮像領域の外部には、外部入力パ
ルス信号に基づいて各種の内部信号を所定のタイミング
で生成し、パルスセレクタ2a、水平シフトレジスタ３、
ノイズキャンセラ回路などに供給するタイミング発生回
路10と、前記ノイズキャンセラ回路の電位クランプ用の
トランジスタTCLPの一端などに所定のバイアス電位を発
生するためのバイアス発生回路11が配置されている。
【００１４】図10は、図９に示した固体イメージセンサ
の動作の一例を示すタイミング波形図である。次に、図
10を参照しながら、図９の固体イメージセンサの動作を
説明する。
【００１５】各フォトダイオードPDの入射光が光電変換
されて生じた信号電荷はフォトダイオードPD内に蓄積さ
れる。
【００１６】水平無効期間において、ある一行分の単位
セル1 からフォトダイオードPDの信号電荷を読み出す
際、まず、各垂直信号線VLINを選択するために、垂直選
択パルス信号φADRES に同期して選択対象行の垂直選択
線６の信号（φADRESiパルス）を活性化することにより
一行分の行選択トランジスタTaをオンにする。
【００１７】このように選択された一行分の単位セル1
について、行選択トランジスタTaを介して電源電位VDD
（例えば3.3 Ｖ）が供給される増幅トランジスタTbと負
荷トランジスタTLからなるソースフォロワ回路を動作さ
せる。
【００１８】次に、選択された一行分の単位セル1 にお
いて、リセットパルス信号φRESETに同期してリセット
線７の信号（φRESETiパルス）を活性化することによ
り、増幅トランジスタTbのゲート（信号検出ノード、信
号検出部DN）の電圧を基準電圧に一定期間リセットし、
垂直信号線VLINに基準電圧を出力する。但し、ここでリ
セットされた一行分の単位セル1 の増幅トランジスタTb
のゲート電位にはばらつきが存在し、その他端側の垂直
信号線VLINのリセット電位は不均一になる。
【００１９】そこで、各垂直信号線VLINのリセット電位
の不均一を打ち消すために、予めノイズキャンセラ回路
におけるサンプルホールド用トランジスタTSH の駆動信
号（φSHパルス）を活性化しておく。さらに、垂直信号
線VLINに基準電圧が出力された後に電位クランプ用のト
ランジスタTCLPの駆動信号（φCLP パルス）を一定時間
オンにすることにより、ノイズキャンセラ回路のコンデ
ンサCc、Ctの接続ノードに基準電圧を設定する。
【００２０】次に、リセット線７の信号（φRESETiパル
ス）を非活性化した後、読み出しパルス信号φREADに同
期して所定行の読み取り線４を選択してその信号（φRE
ADiパルス）を活性化することにより、読み出しトラン
ジスタTdをオンにし、フォトダイオードPDの蓄積電荷を
増幅トランジスタTbのゲートに読み出すことによりゲー
ト電位を変化させる。増幅トランジスタTbは、ゲート電
位の変化量に応じた電圧信号を対応する垂直信号線VLIN
およびノイズキャンセラ回路に出力する。
【００２１】この後、ノイズキャンセラ回路におけるφ
SHパルスをオフすることにより、前記したように読み出
された基準電圧と信号電圧の差分に相当する信号成分、
換言すれば、ノイズが除去された信号電圧を、対応する
水平選択トランジスタTHが活性化されるまで電荷蓄積用
のコンデンサCtに蓄積する。
【００２２】そして、垂直選択線６の信号（φADRESiパ
ルス）が非活性化され、垂直選択トランジスタTaがオフ
状態に制御されて単位セルが非選択状態にされることに
より、撮像領域と各ノイズキャンセラ回路とが電気的に
分離される。
【００２３】この後の水平有効期間には、タイミング発
生回路10からの水平リセット信号HRS によるリセット
後、水平タイミング信号HCK に同期して水平シフトレジ
スタ３のシフト動作が行われる。これにより、水平選択
トランジスタTHの駆動信号（φH パルス）を順次活性化
し、水平選択トランジスタTHを順次オンさせる。
【００２４】このようにして、ノイズキャンセラ回路に
おけるコンデンサCc、Ctの接続ノード（信号保存ノー
ド）の信号電圧が水平信号線HLINに順次読み出され、出
力増幅回路AMP により増幅されて出力する。なお、上述
したようなノイズ除去動作は、１水平線毎の読み出し動
作毎に行われる。
【００２５】図１１は、図１０中のタイミング発生回路
10および垂直シフトレジスタ２の動作例を示すタイミン
グ波形図である。ここでは、図９のCMOSイメージセンサ
が１フィールド（フレーム）＝１／30HzのVGA 方式で使
用される場合を示している。
【００２６】タイミング発生回路10には、外部から入力
する15.7KHZ のパルス信号φHP、24MHz のクロック信号
φCKがバッファ回路（図示せず）で整形されて入力す
る。垂直シフトレジスタ２には、外部から入力する30Hz
のパルス信号φVR、15.7KHZ のパルス信号φHPがバッフ
ァ回路（図示せず）で整形されて入力する。
【００２７】垂直シフトレジスタ２は、入力するパルス
信号φVRが“Ｌ”レベルの期間にレジスタ出力を全てク
リアして“Ｌ”レベルにした後、パルス信号φHPにより
シフト動作を行って出力パルス信号ROi （i=…,n,n+1,
…）を順次“Ｈ”レベルにし、パルスセレクタ2aに入力
する。
【００２８】パルスセレクタ2aは、各選択行に対して垂
直選択線６の信号（φADRESiパルス）、リセット線７の
信号（φRESETiパルス）、読み取り線４の信号（φREAD
i パルス）を活性化し、選択対象行を走査する。
【００２９】上記したように、図９のCMOSイメージセン
サは、特定の選択対象行を選択制御するための垂直シフ
トレジスタ２の各出力パルス信号ROi を、１フィールド
期間内に１回しか出力しない。即ち、フォトダイオード
PDは、１フィールドに１回しか蓄積電荷を放出しないの
で、フォトダイオードPDの信号蓄積時間を制御すること
によって露光時間を調整する電子シャッタ動作を行うこ
とができない。
【００３０】しかし、一般にCMOSイメージセンサのよう
な固体撮像装置は、室内や野外、さらには昼間あるいは
夜間といった多様な外光の下で使用される傾向がある。
したがって、外光の変化等に応じて、フォトダイオード
における電荷蓄積期間を制御することにより露光時間を
調整し、ひいては感度を最適値に設定する電子シャッタ
動作が必要となる場合が多い。
【００３１】そこで、上述したような図９のCMOSイメー
ジセンサに対して、出力パルス信号ROi を出力する垂直
シフトレジスタ２とは別に、この垂直シフトレジスタ２
に先んじて各画素行を選択制御する電子シャッタ用の垂
直シフトレジスタを設ければ、これら２本の垂直シフト
レジスタからの各出力パルス信号に基づき各画素行のフ
ォトダイオードの信号蓄積時間を制御することができ、
結果的に電子シャッタ動作を行なうことが可能となる。
【００３２】
【発明が解決しようとする課題】ここで、電子シャッタ
動作が可能な増幅型のCMOSイメージセンサの構成を図12
に概略的に示し、図12中の垂直シフトレジスタの動作波
形を図13に示す。
【００３３】図12において、電子シャッタ用の垂直シフ
トレジスタ20には、外部入力パルス信号である30Hzのφ
ES、15.7KHZ のφHPがそれぞれバッファ回路（図示せ
ず）で整形されてフィールド周期および水平周期で入力
される。この電子シャッタ用の垂直シフトレジスタ20
は、入力するパルス信号φESが“L ”レベルの期間にレ
ジスタ出力を全てクリアして“Ｌ”レベルにした後、パ
ルス信号φHPによりシフト動作を行なって出力パルス信
号ESi （i=…,n,n+1, …）を順次“H ”レベルにし、パ
ルスセレクタ2aに入力する。
【００３４】パルスセレクタ2aは、２本の垂直シフトレ
ジスタ２、20からの出力パルス信号ROi 、ESi が“Ｈ”
レベルである画素行に対して、リセット線７の信号（φ
RESETiパルス）、読み取り線４の信号（φREADi パル
ス）を活性化するように、撮像領域の画素行を走査す
る。但し、垂直選択線６の信号（φADRESiパルス）につ
いては、読み出し用の垂直シフトレジスタ２からの出力
パルス信号ROi が“Ｈ”レベルである選択対象行のみが
活性化され、走査される。
【００３５】こうして図１３に示すように、各画素行に
おける読み取り線４の信号（φREADi パルス）は、２本
の垂直シフトレジスタ20、２により１フィールド期間内
に２度活性化される。即ち、電子シャッタ用の垂直シフ
トレジスタ20および読み出し用の垂直シフトレジスタ２
からの出力パルス信号ESi 、ROi のそれぞれに対応させ
て、信号蓄積タイミングと信号読み出しタイミングを設
定できるので、結果としてフォトダイオードPDでの電荷
蓄積時間を制御した電子シャッタ動作が可能となってい
る。
【００３６】上述したように、図12に示したCMOSイメー
ジセンサにおいては、信号蓄積タイミング、信号読み出
しタイミングのいずれの場合も、タイミング発生回路10
から供給される読み出しパルス信号φREADに同期してパ
ルスセレクタ2aから読み取り線４に読み出し駆動信号が
出力される。これにより、フォトダイオードPDにおける
電荷蓄積時間を1 Ｈ単位で制御できる電子シャッタ動作
が可能となっている。
【００３７】一方、CMOSイメージセンサは、昼間の野外
等入射光量が極めて多い環境下での用途が十分予想され
るが、こうした環境下でも高輝度側がクリップされるお
それを伴わず常に良好な画像を得る必要がある。このた
めには、フォトダイオードPDの電荷蓄積時間を1 Ｈ未満
に低減した高速の電子シャッタ動作を実現することが望
まれる。
【００３８】このような事情に鑑み、本願出願人は、フ
ォトダイオードにおける最小の電荷蓄積時間を1 Ｈ未満
に制御することができ、非常に高速の電子シャッタ動作
を行なうことが可能な固体撮像装置を提案（特願平11-2
86469 号）した。
【００３９】ところで、前述したような図９あるいは図
12に示したCMOSイメージセンサは、室内から窓際の人物
を撮影すると人物が暗く撮影されたり、感度を人物に合
わせると窓の景色が白くなり再現できないなどダイナミ
ックレンジが小さいという問題がある。さらに、ダイナ
ミックレンジは単位セルに蓄積できる信号電荷量で決ま
るので、画素のセルサイズが小さくなったり、駆動電圧
が低くなると、信号蓄積部の容量が低下して飽和信号量
が減少し、ダイナミックレンジが低下する。このダイナ
ミックレンジが小さいと小信号から大信号領域までを撮
影することができなくなる。
【００４０】本願出願人は、このようなダイナミックレ
ンジが小さいという問題を解決する１つの方式を既に提
案（特願平10-185121 号）した。この提案に係る方式
は、ある期間にフォトダイオードで生成されて信号検出
部に読み出された電荷の量の一部を捨てることにより信
号検出部の電荷を制限し、この後の期間においてフォト
ダイオードで生成された電荷を読み出して前記信号検出
部に蓄積されている電荷に加算するものである。しか
し、前記した増幅型のCMOSイメージセンサにおける読み
出し駆動制御にとってさらに適したダイナミックレンジ
拡大方式が望まれる。
【００４１】本発明は上記の課題を解決すべくなされた
もので、増幅型のCMOSイメージセンサのダイナミックレ
ンジを大幅に拡大することができ、小信号から大信号ま
でクリップされずに良好な画像を得ることが可能になる
固体撮像装置を提供することを目的とする。
【００４２】また、本発明の他の目的は、増幅型のCMOS
イメージセンサで電子シャッタ動作を実行しながら、ダ
イナミックレンジを大幅に拡大することができ、小信号
から大信号までクリップされずに良好な画像を得ること
が可能になる固体撮像装置を提供することにある。
【００４３】
【課題を解決するための手段】本発明の第１の固体撮像
装置は、画素への入射光を光電変換して信号電荷を蓄積
する光電変換手段、蓄積した信号電荷を検出部に読み出
す読み出し手段および読み出された電荷を増幅する増幅
手段を備えた単位セルが半導体基板上に二次元的に配置
されてなり、複数の画素行を有する撮像領域と、前記読
み出し手段に印加される読み出し駆動信号を、内部制御
に応じて互いに異なる複数の電圧のいずれかに設定する
ための読み出し電圧切換回路とを具備することを特徴と
する。
【００４４】本発明の第２の固体撮像装置は、画素への
入射光を光電変換して信号電荷を蓄積する光電変換手
段、蓄積した信号電荷を検出部に読み出す読み出し手段
および読み出された電荷を増幅する増幅手段を備えた単
位セルが半導体基板上に二次元的に配置されてなり、複
数の画素行を有する撮像領域と、前記撮像領域における
各画素行に対応して水平方向に設けられ、それぞれ対応
する画素行の単位セルの各読み出し手段を駆動するため
の読み出し駆動信号を伝送するための複数本の読み取り
線と、前記複数の画素行のそれぞれにおける読み出しの
タイミングを制御するためのパルス信号として、各画素
行に対し複数のパルスを生成するパルス生成回路と、前
記複数のパルスのうち一部のパルスに対応して前記読み
出し手段に印加される読み出し駆動信号の電圧を、前記
複数のパルスのうち他のパルスに対応して前記読み出し
手段に印加される読み出し駆動信号の電圧とは異ならせ
るための読み出し電圧切換回路と、前記撮像領域におけ
る各画素列に対応して設けられ、各画素行の単位セルか
らそれぞれ出力される信号を垂直方向に伝送するための
複数の垂直信号線とを具備することを特徴とする。
【００４５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００４６】＜第１の実施の形態＞図１は、本発明の第
１の実施の形態に係る増幅型のCMOSイメージセンサの構
成を概略的に示している。
【００４７】図1 のCMOSイメージセンサは、図12に示し
たCMOSイメージセンサと比べて、大部分は同様である
が、次の点が異なり、その他は同じであるので図12中と
同一符号を付している。
【００４８】（１）ダイナミックレンジ制御用の外部入
力パルスφDRに基づいてダイナミックレンジ制御用のパ
ルスDRi （i=…,n,n+1, …）を順次生成する垂直シフト
レジスタ30が付加されている。
【００４９】換言すれば、読み出しトランジスタTdにお
ける読み出しのタイミングを制御するためのパルス信号
として各画素行に対し３個のパルスESi 、DRi 、ROi を
生成するパルス生成回路（３本の垂直シフトレジスタ
２、20、30）を有する。
【００５０】（２）ダイナミックレンジ制御用のパルス
DRi に対応して読み出しトランジスタTdに印加される読
み出し駆動信号の電圧VDR を、電子シャッタ用のパルス
ESiおよび通常読み出し用のパルスROi に対応して読み
出しトランジスタTdに印加される読み出し駆動信号の電
圧VDD よりも低く設定するためのVREAD 発生回路31が付
加されている。
【００５１】換言すれば、読み出しトランジスタTdに印
加される読み出し駆動信号の電圧（読み出し電圧VREAD
）を複数の電圧値VDD 、VDR のうちのいずれかに制御
する機能を有する読み出し電圧切換回路が付加されてい
る。
【００５２】ここで、上記VREAD 発生回路31の一具体例
を説明する。抵抗R1、R2が直列に接続された分圧回路の
一端に電圧VDD が印加され、この一端にスイッチ素子S1
を介して出力ノードが接続されている。上記抵抗R1、R2
の直列接続ノードは、スイッチ素子S2を介して前記出力
ノードに接続され、分圧回路の他端はスイッチ素子S3を
介して接地ノードに接続されている。そして、切り換え
制御信号φVPによりスイッチ素子S2、S3をスイッチ制御
し、切り換え制御信号φVPをインバータ回路IVにより反
転した信号によりスイッチ素子S1をスイッチ制御する。
【００５３】これにより、スイッチ素子S1、S2、S3のう
ちでS1がオン状態、S2およびS3がオフ状態に制御されて
いる時にはVDD が出力ノードにVREAD として出力し、S2
およびS3がオン状態、S1がオフ状態に制御されている時
にはVDD が分圧され、VDR が出力ノードにVREAD として
出力する。
【００５４】（３）パルスセレクタ回路2bは、３本の垂
直シフトレジスタ２、20、30の出力信号ROi 、ESi 、DR
i を選択し、VREAD 発生回路31から供給される読み出し
電圧VREAD （VDD またはVDR ）に設定された読み出し駆
動信号を出力する垂直駆動手段として機能する。
【００５５】（４）タイミング発生回路10a は、VREAD
発生回路31に切り換え制御信号φVPを供給し、パルスセ
レクタ回路2bにダイナミックレンジ制御用のパルス信号
φDRREADを供給する機能を有するように構成されてい
る。
【００５６】即ち、図1 において、撮像領域には１画素
／１ユニットの単位セル1 が二次元の行列状に配置され
て形成されている。各単位セル1 は、例えば４個のトラ
ンジスタTa、Tb、Tc、Tdと、１個のフォトダイオードPD
から構成される。即ち、各単位セル1 は、アノード側に
接地電位が与えられるフォトダイオードPDと、フォトダ
イオードPDのカソード側に一端側が接続されている読み
出しトランジスタ（シャッタゲートトランジスタ）Td
と、読み出しトランジスタTdの他端側にゲートが接続さ
れている増幅トランジスタTbと、増幅トランジスタTbの
一端側に一端側が接続されている垂直選択トランジスタ
（行選択トランジスタ）Taと、増幅トランジスタTbのゲ
ートに一端側が接続されているリセットトランジスタTc
とを具備する。
【００５７】また、撮像領域には、各画素行に対応し
て、同一行の単位セル1 の各読み出しトランジスタTdの
ゲートに共通に接続された読み取り線４と、同一行の単
位セル1 の各垂直選択トランジスタTaのゲートに共通に
接続された垂直選択線６と、同一行の単位セル1 の各リ
セットトランジスタTcのゲートに共通に接続されたリセ
ット線７が形成されている。
【００５８】また、撮像領域には、各画素列に対応し
て、同一列の単位セル1 の各増幅トランジスタTbの他端
側に共通に接続された垂直信号線VLINと、同一列の単位
セル1の各リセットトランジスタTcの他端側および各垂
直選択トランジスタTaの他端側に共通に接続された電源
線９が形成されている。
【００５９】さらに、撮像領域の一端側の外部には、前
記垂直信号線VLINの各一端側と接地ノードとの間にそれ
ぞれ接続され、ゲートにバイアス電圧VVL が供給される
複数の負荷トランジスタTLが水平方向に配置されてい
る。
【００６０】また、撮像領域の他端側の外部には、例え
ば２個のトランジスタTSH 、TCLPと２個のコンデンサC
c、Ctから構成された複数のノイズキャンセラ回路が水
平方向に配置されている。そして、上記各ノイズキャン
セラ回路を介して前記垂直信号線VLINの各他端側に接続
された複数の水平選択トランジスタTHが水平方向に配置
されている。
【００６１】さらに、水平選択トランジスタTHの各他端
に共通に水平信号線HLINが接続されており、この水平信
号線HLINには水平リセットトランジスタ（図示せず）お
よび出力増幅回路AMP が接続されている。
【００６２】なお、前記各ノイズキャンセラ回路は、垂
直信号線VLINの他端側に一端側が接続されたサンプルホ
ールド用のトランジスタTSH と、このサンプルホールド
用のトランジスタTSH の他端側に一端側が接続された結
合コンデンサCcと、この結合コンデンサCcの他端側と接
地ノードとの間に接続された電荷蓄積用のコンデンサCt
と、これらの２つのコンデンサCc、Ctの接続ノードに一
端側が接続され、他端側にバイアス電圧VVC が供給され
る電位クランプ用のトランジスタTCLPとからなり、上記
２つのコンデンサCc、Ctの接続ノードに水平選択トラン
ジスタTHの一端側が接続されている。
【００６３】また、撮像領域の外部には、撮像領域の複
数の垂直選択線６を走査的に選択制御するための読み出
し用の垂直シフトレジスタ２、電子シャッタ用の垂直シ
フトレジスタ20およびダイナミックレンジ制御用の垂直
シフトレジスタ30と、上記３個の垂直シフトレジスタ
２、20、30の出力パルスを選択制御して撮像領域の各行
の読み取り線４などを走査的に駆動するためのパルスセ
レクタ2bと、複数の水平選択トランジスタTHを走査的に
駆動するための水平シフトレジスタ３が配置されてい
る。
【００６４】さらに、撮像領域の外部には、外部入力パ
ルス信号φHP、φCKに基づいてパルスセレクタ2b、水平
シフトレジスタ３、ノイズキャンセラ回路、VREAD 発生
回路31などに供給する各種の内部制御信号（パルスセレ
クタ2bに供給するためのφROREAD、φESREAD、φDSREA
D、φRESET 、φADRES 、ノイズキャンセラ回路に供給
するためのφSH、φCLP 、VREAD 発生回路31に供給する
ためのφVP、水平シフトレジスタ３に供給するためのHR
S 、HCKなどのパルス信号）を所定のタイミングで生成
するタイミング発生回路10a と、前記ノイズキャンセラ
回路の電位クランプ用のトランジスタTCLPの一端などに
所定のバイアス電位を発生するためのバイアス発生回路
11が配置されている。
【００６５】前記電子シャッタ用の垂直シフトレジスタ
20は、外部入力パルス信号φES、φHPがそれぞれバッフ
ァ回路（図示せず）で整形されてフィールド周期および
水平周期で入力されると、φESが“Ｌ”レベルの期間に
レジスタ出力を全てクリアして“Ｌ”レベルにした後、
パルス信号φHPによりシフト動作を行なって出力パルス
信号ESi （i=…,n,n+1, …）を順次“Ｈ”レベルにし、
パルスセレクタ2bに入力する。本例では、電子シャッタ
用のパルス信号ESi は水平無効期間内に生成される。
【００６６】前記ダイナミックレンジ制御用の垂直シフ
トレジスタ30は、外部入力パルス信号φDR、φHPがそれ
ぞれバッファ回路（図示せず）で整形されてフィールド
周期および水平周期で入力されると、φDRが“Ｌ”レベ
ルの期間にレジスタ出力を全てクリアして“Ｌ”レベル
にした後、パルス信号φHPによりシフト動作を行なって
出力パルス信号DRi （i=…,n,n+1, …）を順次“Ｈ”レ
ベルにし、パルスセレクタ2bに入力する。本例では、ダ
イナミックレンジ制御用のパルス信号DRi は水平無効期
間内に生成される。
【００６７】前記読み出し用の垂直シフトレジスタ２
は、外部入力パルス信号φVR、φHPがそれぞれバッファ
回路（図示せず）で整形されてフィールド周期および水
平周期で入力されると、φVRが“Ｌ”レベルの期間にレ
ジスタ出力を全てクリアして“Ｌ”レベルにした後、パ
ルス信号φHPによりシフト動作を行って出力パルス信号
ROi （i=…,n,n+1, …）を順次“Ｈ”レベルにし、パル
スセレクタ2bに入力する。本例では、読み出し用のパル
ス信号ROi は水平無効期間内に生成される。
【００６８】そして、前記タイミング発生回路10a から
φVPパルスを受ける前記VREAD 発生回路31は、読み出し
電圧VREAD をVDD もしくはVDR に切り換えて前記パルス
セレクタ2bに供給する。この場合、φVPの“Ｌ”期間は
VREAD をVDD に設定し、φVPの“Ｈ”期間はVDD より低
いVDR にVREAD を設定する。
【００６９】図２は、図１中のパルスセレクタ2bの一例
を示す回路図である。
【００７０】図２に示すパルスセレクタ2bは、電子シャ
ッタ用の垂直シフトレジスタ20の出力パルス信号ESi
（本例ではESn ）、ダイナミックレンジ制御用の垂直シ
フトレジスタ30の出力パルス信号DRi （本例ではDRn
）、読み出し用の垂直シフトレジスタ２の出力パルス
信号ROi （本例ではROn ）が入力するとともに、前記タ
イミング発生回路10a から供給されるタイミング信号φ
ADRES 、φRESET 、φESREAD、φDRREAD、φROREADが入
力し、これらの入力信号の論理処理を行って垂直選択線
駆動信号φADRESi（i=…,n,n+1, …）、リセット信号φ
RESETi（i=…,n,n+1,…）、読み出し駆動信号φREADi
（i=…,n,n+1, …）を出力する（撮像領域に供給する）
ように論理ゲートにより構成されている。
【００７１】即ち、電子シャッタ用の垂直シフトレジス
タ20の出力信号ESi が活性状態の時にはタイミング信号
φESREADを選択して駆動信号φESREADi として出力し、
ダイナミックレンジ制御用の垂直シフトレジスタ30の出
力信号DRi が活性状態の時にはタイミング信号φDRREAD
を選択して駆動信号φDRREADi として出力し、読み出し
用の垂直シフトレジスタ2 の出力信号ROi が活性状態の
時にはタイミング信号φROREADを選択して駆動信号φRO
READi として出力する。これらの読み出し駆動信号φRE
ADi は、VREAD によって電圧振幅が制御され、φESREAD
i およびφROREADi の電圧はVDD 、φDRREADi の電圧は
VDR である。
【００７２】また、電子シャッタ用の垂直シフトレジス
タ20の出力信号ESi 、ダイナミックレンジ制御用の垂直
シフトレジスタ30の出力信号DRi 、読み出し用の垂直シ
フトレジスタ２の出力信号ROi のいずれか１つが活性状
態の時には、タイミング信号φRESET を選択してリセッ
ト信号φRESETiとして出力する。
【００７３】また、読み出し用の垂直シフトレジスタ2
の出力信号ROi が活性状態の時にはタイミング信号φAD
RES を選択して垂直選択線駆動信号φADRESiとして出力
する。
【００７４】次に、図１のCMOSイメージセンサの動作を
説明する。
【００７５】図１のCMOSイメージセンサの基本的な動作
は、図９を参照して前述したCMOSイメージセンサの動作
と同じであるので、ここでは概略的に述べる。
【００７６】まず、φADRESiをオンにし、ソースフォロ
ワ回路を動作させる。次に、φRESETiをオンにし、信号
検出部DNをリセットする。この後、信号検出部DNの電位
を基準電圧として出力する。この時、φSHとφCLP をオ
ンにし、ノイズキャンセラ回路で基準の電圧を設定す
る。
【００７７】次に、φREADi をオンにすることにより、
フォトダイオードPDで光電変換して蓄積した信号電荷を
読み出し、増幅トランジスタTbを介してソースフォロワ
回路を経てノイズキャンセラ回路へ出力する。ノイズキ
ャンセラ回路へ出力した信号電圧は、φSHをオフにする
ことにより、有効期間にわたってコンデンサCtに蓄積す
ることができる。コンデンサCtに蓄積した信号電圧は、
有効期間に水平選択トランジスタTHにφHiを順次印加す
ることにより水平信号線HLINに出力する。
【００７８】次に、図１のCMOSイメージセンサの動作の
特徴部分を詳細に説明する。
【００７９】図３は、図１のCMOSイメージセンサにおけ
る電子シャッタ動作、ダイナミックレンジ制御（拡大）
動作、読み出し動作を説明するために、図１中のタイミ
ング発生回路10a 、３本の垂直シフトレジスタ２、20、
30、水平シフトレジスタ３およびパルスセレクタ2bの動
作例を示すタイミング波形図である。ここでは、図１の
CMOSイメージセンサが１フィールド（１フレーム）＝１
／30HzのVGA 方式の撮像システムで使用される場合を示
している。
【００８０】タイミング発生回路10a は、φHPパルスを
受け、水平無効期間内にφADRES 、φRESET 、φESREA
D、φDRREAD、φROREAD、φSH、φCLP 、φVPのパルス
を出力し、HRS 、HCK などのパルスも出力する。
【００８１】水平シフトレジスタ３は、タイミング発生
回路10a からHRS パルス、HCK パルスを受け、水平有効
期間にφHi（i=…,n,n+1, …）パルスを順次出力する。
【００８２】電子シャッタ用の垂直シフトレジスタ20
は、ダイナミックレンジ制御用の垂直シフトレジスタ30
および読み出し用の垂直シフトレジスタ２に先立ち、φ
ESをトリガとしてリセットされ、その後にφHPに同期し
てESi を順次出力する。このESi に対応してパルスセレ
クタ2bから読み取り線4 へ駆動信号φESREADi が出力
し、画素行の選択動作が行なわれる。
【００８３】この後、ダイナミックレンジ制御用の垂直
シフトレジスタ30は、φDRをトリガとしてリセットさ
れ、その後にφHPに同期してDRi を順次出力する。この
DRi に対応してパルスセレクタ2bから読み取り線4へ駆
動信号φDRREADi が出力し、画素行の選択動作が行なわ
れる。
【００８４】この後、読み出し用の垂直シフトレジスタ
２は、φVRをトリガとしてリセットされ、その後にφHP
に同期してROi を順次出力する。このROi に対応してパ
ルスセレクタ2bから読み取り線4へ駆動信号φROREADi
が出力し、画素行の選択動作が行なわれる。
【００８５】図４は、図１のCMOSイメージセンサの外部
入力パルス信号φES、φDR、φVR、φHPと垂直シフトレ
ジスタ２、20、30の各出力信号ROi,ESi,DRi の波形を示
す。
【００８６】垂直シフトレジスタ２、20、30は、対応し
て入力パルスφVR、φES、φDRによってリセットされた
後、入力パルスφHPに同期してシフト動作を行い、出力
パルスROi,ESi,DRi を発生する。
【００８７】図５は、図１のCMOSイメージセンサの撮像
領域におけるｎ本目の水平ラインの動作に着目した信号
の波形を示す。ここで、HBLKは、１水平期間を水平無効
期間と水平有効期間とに分けるための制御パルス信号で
ある。
【００８８】まず、時刻t0には、ｎ本目のラインのフォ
トダイオードは光信号を電荷に変換して蓄積している。
次に、時刻t1までに、電子シャッタ用の垂直シフトレジ
スタ20の出力パルスESn が“Ｈ”になり、φRESETnとφ
READn （この時の電圧はVDD）がパルスセレクタ2bより
出力される。この１発目のφRESETnにより信号検出部DN
をリセットした後、１発目のφREADn によりフォトダイ
オードの蓄積電荷を全て読み出す。この後の時刻t1から
再びフォトダイオードで信号電荷を蓄積する。
【００８９】次に、ダイナミックレンジ制御用の垂直シ
フトレジスタ30の出力パルスDRn が“Ｈ”になり、φRE
SETnとφREADn （この時の電圧はVDR ）がパルスセレク
タ2bより出力される。この２発目のφRESETnにより信号
検出部DNをリセットした後、φREADn によりフォトダイ
オードの蓄積電荷のうちの所定以上の大きな信号電荷の
みを読み出す。この時、フォトダイオードで所定以上の
大きな信号電荷が蓄積されていない場合は、信号電荷は
読み出されない。この動作は、２発目の読み出し駆動信
号φREADn の電圧VDR の振幅を前記VDD より低く設定す
ることにより実現できる。この動作は、VDD が3.3 Ｖの
時、VDR は１Ｖから3.3 Ｖ未満の範囲で実験により確認
した。この後の時刻t2から再びフォトダイオードで信号
電荷を蓄積する。
【００９０】次に、信号読み出し用の垂直シフトレジス
タ２の出力パルスROn が“Ｈ”になり、φADRESnとφRE
SETnとφREADn （この時の電圧はVDD ）がパルスセレク
タ2bより出力される。この３発目のφRESETnにより信号
検出部DNをリセットした後、３発目のφREADn によりフ
ォトダイオードの蓄積電荷を全て読み出す。このように
読み出した蓄積電荷をφADRESnにより垂直信号線VLINへ
信号として読み出す。
【００９１】なお、同一水平無効期間内でESn 、DRn 、
ROn を同時に“Ｈ”にしない場合は、φRESETnは３発発
生しなくても１発で動作が可能であり、図３中のリセッ
トパルス信号φRESETを１発目のみ出力することができ
る。また、タイミング発生回路10aからのタイミング信
号φESREADも共通化して、電子シャッタ動作時の駆動信
号φREADn と信号読み出し時の駆動信号φREADnを同じ
位相にすることができる。
【００９２】図６は、図５中に示した時刻ｔ0 〜t3まで
のフォトダイオードPDの動作を説明するために、半導体
領域上のフォトダイオードPD、信号検出部DN、信号読み
出し用トランジスタTdの断面構造およびポテンシャル電
位の変化を概略的に示す。
【００９３】ｐウエルあるいはｐ基板からなるシリコン
基板上に、フォトダイオードPDとｎ型領域からなる信号
検出部DNが形成されている。フォトダイオードPDは、ｎ
型領域の表面にｐ型領域が形成されてなる。信号読み出
し用トランジスタTdは、フォトダイオードPDのｎ型領域
と信号検出部DNとの間をチャネル領域とし、その上にゲ
ート絶縁膜を介して形成された例えばポリシリコンゲー
ト電極（読み出しゲート電極）を有する。
【００９４】時刻ｔ0 には、フォトダイオードPDは光信
号を電荷に変換して蓄積している。
【００９５】時刻t1の電子シャッタ用の読み出し動作時
には、読み出しゲート電極下はポテンシャル電位PVDDと
なり、これより深いポテンシャルの井戸を有する信号検
出部DNにフォトダイオードPDの蓄積電荷を全て読み出
す。そして、再びフォトダイオードPDで信号電荷を蓄積
する。
【００９６】時刻t2のダイナミックレンジ制御（拡大）
用の読み出し動作時には、読み出しゲート電極下はポテ
ンシャル電位PVDRとなる。この際、フォトダイオードPD
の蓄積電荷のうちでポテンシャル電位PVDRより溢れる大
信号電荷が蓄積されている場合は、上記ポテンシャル電
位PVDRより溢れる信号電荷をフォトダイオードPDより読
み出す。これに対して、フォトダイオードPDで前記ポテ
ンシャル電位PVDRより少ない小信号の電荷しか蓄積され
ていない場合は、ポテンシャル電位PVDRより少ない信号
電荷は読み出されない。
【００９７】読み出し動作直前の時刻t3にフォトダイオ
ードPDで信号電荷を再び蓄積しているが、この蓄積電荷
は、前述した電子シャッタ動作後蓄積したESR 信号電荷
とダイナミックレンジ制御動作後蓄積したHDR 信号電荷
を合わせたものである。
【００９８】上記ESR 信号電荷は、蓄積時間が長いので
その光電変換の傾きが大きく、HDR信号電荷は、蓄積時
間が短いのでその光電変換の傾きが小さくなっている。
つまり、小信号の電荷を蓄積する場合は、蓄積時間が長
いESR 信号電荷のみ蓄積しているので、その光電変換の
傾きが大きい。これに対して、大信号の電荷を蓄積する
場合には、所定値以上の電荷（HDR 信号電荷）に対する
光電変換の傾きが小さくなり、結果として、ダイナミッ
クレンジが拡大されている。
【００９９】図７は、図１のCMOSイメージセンサの光電
変換特性の一例を示す。
【０１００】図中、ある一定値の信号電荷（KNEE点）ま
でを発生する小さな領域の光入力信号に対しては、ESR
信号電荷で蓄積されるので、実線で示すように光電変換
の傾きが大きくなる。KNEE点より大きい信号電荷を発生
する大きな領域の光入力信号に対しては、HDR 信号電荷
で蓄積されるので、点線で示すように光電変換の傾きが
小さくなり、高ダイナミック（DR）動作が可能になって
いる。上記ESR 信号電荷の蓄積による光電変換の傾き
は、電子シャッタ動作の蓄積時間TSで決まる。
【０１０１】なお、HDR 信号電荷の蓄積による光電変換
の傾きは、ダイナミックレンジ制御動作の蓄積時間TDで
制御できる。
【０１０２】また、KNEE点は、読み出し駆動信号φREAD
n の電圧VDD とVDR の差で制御することができる。例え
ば、電子シャッタ動作の蓄積時間TSを1/10に短かくする
ことにより、ダイナミックレンジをさらに10倍と大幅に
拡大することが可能になる。
【０１０３】また、図１に示したCMOSイメージセンサに
おいては、外部入力パルス信号をタイミング発生回路10
a で有効に利用して各種の信号を生成させるので、例え
ばパルスセレクタ2b等における著しい回路規模の増大を
招くことなく、低コストで非常に高速の電子シャッタ動
作が実現できる。
【０１０４】なお、上記実施の形態では、ダイナミック
レンジ制御用の読み出し駆動信号の電圧を１つの電圧値
VDR としたが、これを複数の電圧値VDR1、VDR2、…の中
から任意に選択し得るように構成することにより、ダイ
ナミックレンジの特性を任意の変更するようにしてもよ
い。
【０１０５】＜第２の実施の形態＞図８は、本発明の第
２の実施の形態に係る増幅型CMOSイメージセンサの構成
を概略的に示す。
【０１０６】このCMOSイメージセンサは、ノイズ除去機
能を備えたAD変換回路21を内蔵しており、複数の垂直信
号線VLINに伝送されたアナログ信号をAD変換回路21でデ
ジタル信号に変換して外部に出力するものである。
【０１０７】以下、図１に示したCMOSイメージセンサと
異なる点を中心に説明する。
【０１０８】即ち、図８に示すCMOSイメージセンサ中の
AD変換回路21内には、各画素列毎に垂直信号線VLINの端
部に接続された比較器CMP が水平方向に配置されてい
る。この比較器CMP は、垂直信号線VLINからのアナログ
信号と基準信号発生回路22が出力する参照信号VREFとの
電圧比較動作を行なう。この参照信号VREFは、基本的に
は時間の経過とともに電圧が上昇していくランプ（RAM
P）波であり、比較器CMPは、ノイズが除去された信号電
圧と参照信号VREFの電圧とが均衡するタイミングをカウ
ントし、そのカウント値をラッチすることにより、アナ
ログ信号を10ビットのデジタル信号に変換する。
【０１０９】なお、比較器CMP は、図１中のノイズキャ
ンセラ回路と同様に基準電圧と信号電圧の差分を得るた
めに、図示しないサンプルホールド用のコンデンサを有
しており、ここでノイズが除去された信号電圧が生成さ
れる。
【０１１０】さらに、AD変換回路21内には、各画素列毎
の比較器CMP とそれぞれ対応するようにラッチ回路LATC
H およびスイッチ回路SWが水平方向に配列されている。
ラッチ回路LATCH は、比較器CMP から出力される10ビッ
トのデジタル信号を保持し、スイッチ回路SWは、水平シ
フトレジスタ３から供給される駆動信号（φHnパルス）
により順次オンすることにより、各ラッチ回路LATCH の
保持したデジタル信号をそのビット数分の本数の出力信
号線DATAO 〜DATA9 に順次読み出す。
【０１１１】上述したようなAD変換回路21および基準信
号発生回路22には、タイミング発生回路10b からカウン
ト信号ADCX、水平同期信号HAD が入力し、その動作が制
御されている。
【０１１２】なお、図示の通り、外部入力パルス信号φ
VR、φES、φDR、φHPを直接に３本の垂直シフトレジス
タ２、20、30に入力してもよいが、フィールド周期ある
いは水平周期で供給される外部入力パルス信号φVR、φ
ES、φDR、φHPをタイミング発生回路10b に入力し、こ
こで内部パルス信号を生成して３本の垂直シフトレジス
タ２、20、30に入力しても構わない。
【０１１３】また、必要に応じて、コマンド信号が外部
から入力されるコマンドデコーダ回路をタイミング発生
回路10b に接続し、コマンドデコーダ回路の出力信号で
タイミング発生回路10b やAD変換回路21のゲイン、オフ
セット等を調整するようにしてもよい。
【０１１４】図８に示すＣＭＯＳイメージセンサでは、
例えば、タイミング発生回路10bからパルスセレクタ2b
に出力される制御信号の供給タイミングを変更して、電
子シャッタ用の駆動信号φREADiやダイナミックレンジ
制御用の水平有効期間に発生いさせることができ、ひい
ては図５における電子シャッタ動作の蓄積時間TSおよび
ダイナミックレンジ制御動作の蓄積時間TDを変化させる
際の自由度が広がるので、高ダイナミック動作を制御す
る点で有利である。これは次のような理由による。即
ち、水平有効期間に電子シャッタパルス信号φESREADあ
るいはダイナミックレンジ制御パルス信号φDRREADがパ
ルスセレクタ2bに入力され、水平有効期間に電子シャッ
タ用あるいはダイナミックレンジ制御用の読み出し駆動
信号φREADi が撮像領域に入力されると、この時の電源
電圧や接地電圧の揺れの発生によりアナログ信号中への
ノイズの飛び込みが生じるおそれがある。これを避ける
ために、図８のＣＭＯＳイメージセンサは、水平有効期
間における電子シャッタパルス信号φESREADあるいはダ
イナミックレンジ制御パルス信号φDRREADの入力前後を
通じて、タイミング信号発生回路10b からのカウント信
号ADCKによる制御に基づいて、AD変換回路21および基準
信号発生回路22の動作を一時的に停止させることが可能
となっている。
【０１１５】例えば図１に示したようなCMOSイメージセ
ンサにおいては、水平有効期間では１水平線分のアナロ
グ信号を水平信号線HLINに順次読み出しており、ここで
外部からパルス信号が供給されると、電源電圧や接地電
圧の揺れに起因してアナログ信号にノイズが飛び込む可
能性がある。
【０１１６】これに対して、図８に示したCMOSイメージ
センサにおいては、アナログ信号をデジタル信号にAD変
換した後に、水平有効期間に１水平線分のデジタル信号
を出力信号線DATAO 〜DATA9 に読み出すので、こうした
デジタル信号に対しては、電源電圧や接地電圧の揺れに
よるノイズの飛び込みは殆んど無視することができる。
また、AD変換前のアナログ信号に関しても、電子シャッ
タパルス信号φESREADあるいはダイナミックレンジ制御
パルス信号φDRREADの入力前後で、図８中のランプ波RA
MPの波形に示されるように、AD変換回路21および基準信
号発生回路22の動作を一時的に停止させることにより、
電源電圧や接地電圧の揺れに起因するノイズの飛び込み
を回避することが可能となる。
【０１１７】なお、AD変換回路21を内蔵していない図１
に示したようなCMOSイメージセンサについても、アナロ
グ信号中へのノイズの飛び込みの影響を補正する補正回
路を設けることや、互いに電気的に分離された電源、接
地電圧系の回路ブロックを混在させること等により、水
平有効期間における電子シャッタパルス信号φESREADあ
るいはダイナミックレンジ制御パルス信号φDRREADの入
力時の電源電圧や接地電圧の揺れによるノイズの飛び込
みの回避が可能である。
【０１１８】また、各CMOSイメージセンサにおいて、撮
像領域中の各単位セルは、４個のトランジスタと１個の
フォトダイオードからなる１画素／１ユニットのものに
特に限定されず、５個のトランジスタと２個のフォトダ
イオードからなる２画素／１ユニットの単位セルを形成
しても構わない。さらに、単位セルとしては、光電変換
手段を積層した積層型であってもよく、その他本発明の
主旨を逸脱しない範囲内で種々変形して実施することが
できる。
【０１１９】
【発明の効果】上述したように本発明の固体撮像装置に
よれば、増幅型のCMOSイメージセンサのダイナミックレ
ンジを大幅に拡大することができ、小信号から大信号ま
でクリップされずに良好な画像を得ることができる。
【０１２０】また、本発明の固体撮像装置によれば、増
幅型のCMOSイメージセンサで電子シャッタ動作を実行し
ながら、ダイナミックレンジを大幅に拡大することがで
き、小信号から大信号までクリップされずに良好な画像
を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る増幅型のCMOS
イメージセンサの構成を概略的に示すブロック図。
【図２】図１中のパルスセレクタの一例を示す回路図。
【図３】図１のCMOSイメージセンサにおける電子シャッ
タ動作、ダイナミックレンジ制御（拡大）動作、読み出
し動作を説明するために示すタイミング波形図。
【図４】図１のCMOSイメージセンサの外部入力パルス信
号φES、φDR、φVR、φHPと垂直シフトレジスタの各出
力信号ROi,ESi,DRi を示す波形図。
【図５】図１のCMOSイメージセンサの撮像領域における
ｎ本目の水平ラインの動作に着目した信号を示す波形
図。
【図６】図５中に示した時刻ｔ0 〜t3までのフォトダイ
オードの動作を説明するために断面構造およびポテンシ
ャル電位の変化を概略的に示す図。
【図７】図１のCMOSイメージセンサの光電変換特性の一
例を示す特性図。
【図８】本発明の第２の実施の形態に係る増幅型CMOSイ
メージセンサの構成を概略的に示すブロック図。
【図９】従来の増幅型のCMOSイメージセンサの構成を概
略的に示すブロック図。
【図１０】図９に示した固体イメージセンサの動作の一
例を示すタイミング波形図。
【図１１】図10中のタイミング発生回路および垂直シフ
トレジスタの動作例を示すタイミング波形図。
【図１２】電子シャッタ動作が可能な増幅型のCMOSイメ
ージセンサの構成を概略的に示すブロック図。
【図１３】図12中の垂直シフトレジスタの動作を示すタ
イミング波形図。
【符号の説明】
1 …単位セル、 2 …読み出し用の垂直シフトレジスタ、 2b…パルスセレクタ回路、 3 …水平シフトレジスタ、 4 …読み取り線、 6 …垂直選択線、 7 …リセット線、 9 …電源線、 PD…フォトダイオード、 Ta…垂直選択トランジスタ（行選択トランジスタ）、 Tb…増幅トランジスタ、 Td…読み出しトランジスタ（シャッタゲートトランジス
タ）、 Tc…リセットトランジスタ、 TL…負荷トランジスタ、 TH…水平選択トランジスタ、 VLIN…垂直信号線、 HLIN…水平信号線、 AMP …出力増幅回路、 TSH …サンプルホールド用のトランジスタ、 Cc…結合コンデンサ、 Ct…電荷蓄積用のコンデンサ、 TCLP…電位クランプ用のトランジスタ、 VVL 、VVC …バイアス電圧、 10a …タイミング発生回路、 11…バイアス発生回路、 20…電子シャッタ用の垂直シフトレジスタ、 30…ダイナミックレンジ制御用の垂直シフトレジスタ、 31…VREAD 発生回路、 ROi …垂直シフトレジスタ２の出力信号（通常読み出し
用のパルス）、 ESi …垂直シフトレジスタ20の出力信号（電子シャッタ
用のパルス）、 DRi …垂直シフトレジスタ30の出力信号（ダイナミック
レンジ制御用のパルス）、φVP…切り換え制御信号、 VDR 、VDD …読み出し駆動信号の電圧（読み出し電圧VR
EAD ）、 φHP、φCK…外部入力パルス信号、 φROREAD、φESREAD、φDSREAD、φRESET 、φADRES 、
φSH、φCLP 、φVP、HRS 、HCK …パルス信号。
フロントページの続き (72)発明者 中村 信男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 遠藤 幸雄 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 4M118 AA02 AB01 BA14 CA03 FA06 FA33 FA42 5C024 CX45 CX54 GX03 GY31 GY35 GY37 GY39

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 画素への入射光を光電変換して信号電荷
    を蓄積する光電変換手段、蓄積した信号電荷を検出部に
    読み出す読み出し手段および読み出された電荷を増幅す
    る増幅手段を備えた単位セルが半導体基板上に二次元的
    に配置されてなり、複数の画素行を有する撮像領域と、 前記読み出し手段に印加される読み出し駆動信号を、内
    部制御に応じて互いに異なる複数の電圧のいずれかに設
    定するための読み出し電圧切換回路とを具備することを
    特徴とする固体撮像装置。
  2. 【請求項２】 画素への入射光を光電変換して信号電荷
    を蓄積する光電変換手段、蓄積した信号電荷を検出部に
    読み出す読み出し手段および読み出された電荷を増幅す
    る増幅手段を備えた単位セルが半導体基板上に二次元的
    に配置されてなり、複数の画素行を有する撮像領域と、 前記撮像領域における各画素行に対応して水平方向に設
    けられ、それぞれ対応する画素行の単位セルの各読み出
    し手段を駆動するための読み出し駆動信号を伝送するた
    めの複数本の読み取り線と、 前記複数の画素行のそれぞれにおける読み出しのタイミ
    ングを制御するためのパルス信号として、各画素行に対
    し複数のパルスを生成するパルス生成回路と、 前記複数のパルスのうち一部のパルスに対応して前記読
    み出し手段に印加される読み出し駆動信号の電圧を、前
    記複数のパルスのうち他のパルスに対応して前記読み出
    し手段に印加される読み出し駆動信号の電圧とは異なら
    せるための読み出し電圧切換回路と、 前記撮像領域における各画素列に対応して設けられ、各
    画素行の単位セルからそれぞれ出力される信号を垂直方
    向に伝送するための複数の垂直信号線とを具備すること
    を特徴とする固体撮像装置。
  3. 【請求項３】 前記パルス発生回路は、前記複数のパル
    スとしてダイナミックレンジ拡大読み出し用のパルスお
    よび通常読み出し用のパルスを順次発生し、 前記読み出し電圧切換回路は、前記ダイナミックレンジ
    拡大読み出し用のパルスに対応する読み出し駆動信号の
    電圧を、前記通常読み出し用のパルスに対応する読み出
    し駆動信号の電圧より低い電圧に設定することを特徴と
    する請求項２記載の固体撮像装置。
  4. 【請求項４】 前記パルス発生回路は、前記複数のパル
    スとして電子シャッタ用のパルス、ダイナミックレンジ
    拡大読み出し用のパルスおよび通常読み出し用のパルス
    を順次発生し、 前記読み出し電圧切換回路は、前記ダイナミックレンジ
    拡大読み出し用のパルスに対応する読み出し駆動信号の
    電圧を、前記電子シャッタ用のパルスに対応する読み出
    し駆動信号の電圧および通常読み出し用のパルスに対応
    する読み出し駆動信号の電圧より低い電圧に設定するこ
    とを特徴とする請求項２記載の固体撮像装置。
  5. 【請求項５】 前記パルス生成回路から供給される前記
    複数のパルスに対応して、前記複数本の読み取り線に読
    み出し駆動信号を選択的に供給し、前記撮像領域におけ
    る各画素行の読み出し手段を複数回駆動させる垂直駆動
    手段をさらに具備したことを特徴とする請求項２記載の
    固体撮像装置。
  6. 【請求項６】 前記垂直駆動手段は、前記複数のパルス
    にそれぞれ対応する複数の読み出し駆動信号をいずれも
    水平駆動期間に出力することを特徴とする請求項５記載
    の固体撮像装置。
  7. 【請求項７】 前記複数の垂直信号線に伝送された信号
    をデジタル信号に変換するAD変換器をさらに具備し、 前記垂直駆動手段は、前記複数のパルスにそれぞれ対応
    する複数の読み出し駆動信号のうちの少なくとも１つを
    水平有効期間に出力し、 前記AD変換器は、前記水平有効期間に読み出し駆動信号
    が出力される時には信号変換を停止するように制御され
    ることを特徴とする請求項５記載の固体撮像装置。
  8. 【請求項８】 前記撮像領域は、前記光電変換手段で蓄
    積された電荷が読み出される検出部の電荷をリセットす
    るリセット手投をさらに有し、 前記垂直駆動手段は、前記リセット手段を駆動するため
    のリセット信号を各読み出し駆動信号に先んじて供給す
    ることを特徴とする請求項５乃至７のいずれか１項に記
    載の固体撮像装置。
JP37547599A 1999-12-28 1999-12-28 固体撮像装置 Pending JP2001189893A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP37547599A JP2001189893A (ja) 1999-12-28 1999-12-28 固体撮像装置
TW089127706A TW471156B (en) 1999-12-28 2000-12-22 Solid-state imaging pick-up device
KR10-2000-0082659A KR100378502B1 (ko) 1999-12-28 2000-12-27 고체 촬상 장치
US09/749,763 US6947087B2 (en) 1999-12-28 2000-12-28 Solid-state imaging device with dynamic range control
CNB001376179A CN1156916C (zh) 1999-12-28 2000-12-28 固体摄象装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37547599A JP2001189893A (ja) 1999-12-28 1999-12-28 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2001189893A true JP2001189893A (ja) 2001-07-10

Family

ID=18505579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37547599A Pending JP2001189893A (ja) 1999-12-28 1999-12-28 固体撮像装置

Country Status (5)

Country Link
US (1) US6947087B2 (ja)
JP (1) JP2001189893A (ja)
KR (1) KR100378502B1 (ja)
CN (1) CN1156916C (ja)
TW (1) TW471156B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322672A (ja) * 2004-05-06 2005-11-17 Sony Corp 固体撮像装置
JP2007088972A (ja) * 2005-09-26 2007-04-05 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2007151069A (ja) * 2005-10-28 2007-06-14 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
EP1924085A2 (en) 2006-11-13 2008-05-21 Kabushiki Kaisha Toshiba Solid-state image sensing device
WO2009019819A1 (ja) * 2007-08-08 2009-02-12 Nikon Corporation 固体撮像装置
US7586523B2 (en) 2005-10-28 2009-09-08 Kabushiki Kaisha Toshiba Amplification-type CMOS image sensor of wide dynamic range
US7733402B2 (en) 2005-03-31 2010-06-08 Kabushiki Kaisha Toshiba CMOS image sensor having wide dynamic range
JP2011259492A (ja) * 2005-10-28 2011-12-22 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8294801B2 (en) 2008-10-30 2012-10-23 Sony Corporation Solid-state imaging device, imaging apparatus, pixel driving voltage adjustment apparatus, and pixel driving voltage adjustment method

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011196B2 (ja) * 1998-07-29 2000-02-21 日本電気株式会社 イメージセンサ
JP2001189893A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 固体撮像装置
JP3750502B2 (ja) * 2000-08-03 2006-03-01 ソニー株式会社 固体撮像装置およびカメラシステム
US6759657B2 (en) * 2001-03-27 2004-07-06 Kabushiki Kaisha Toshiba Infrared sensor
WO2003051374A2 (en) * 2001-12-17 2003-06-26 New York State Office Of Mental Health SEQUESTRATION OF Aβ IN THE PERIPHERY IN THE ABSENCE OF IMMUNOMODULATING AGENT AS A THERAPEUTIC APPROACH FOR THE TREATMENT OR PREVENTION OF BETA-AMYLOID RELATED DISEASES
US7242429B1 (en) * 2002-01-03 2007-07-10 Smal Camera Technologies Method for cancellation of the effect of charge feedthrough on CMOS pixel output
JP4132850B2 (ja) * 2002-02-06 2008-08-13 富士通株式会社 Ｃｍｏｓイメージセンサおよびその制御方法
JP3904111B2 (ja) 2002-06-04 2007-04-11 ソニー株式会社 固体撮像装置及びその信号処理方法
US20060017597A1 (en) * 2002-09-09 2006-01-26 Koninklijke Philips Electronics N.V. Method of signal reconstruction, imaging device and computer program product
JP3641260B2 (ja) * 2002-09-26 2005-04-20 株式会社東芝 固体撮像装置
CN100334499C (zh) * 2002-12-03 2007-08-29 矽峰光电科技股份有限公司 图像摄取装置及其曝光控制方法
US7349019B2 (en) * 2003-07-30 2008-03-25 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, camera, power supply device and method thereof
JP2005210693A (ja) * 2003-12-25 2005-08-04 Toshiba Corp 固体撮像装置、デジタルカメラ、及びデジタルビデオカメラ
WO2005069608A1 (ja) * 2004-01-13 2005-07-28 Matsushita Electric Industrial Co., Ltd. 固体撮像装置およびこれを用いたカメラ
JP4979195B2 (ja) * 2005-02-21 2012-07-18 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法および撮像装置
JP4089911B2 (ja) * 2005-02-23 2008-05-28 三菱電機株式会社 画像入力装置
US7952158B2 (en) 2007-01-24 2011-05-31 Micron Technology, Inc. Elevated pocket pixels, imaging devices and systems including the same and method of forming the same
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP4921911B2 (ja) * 2006-09-29 2012-04-25 オリンパス株式会社 固体撮像装置
US7940320B2 (en) * 2006-11-01 2011-05-10 Canon Kabushiki Kaisha Image sensing apparatus and control method therefor having a field based varying horizontal cycle
FR2910710B1 (fr) 2006-12-21 2009-03-13 St Microelectronics Sa Capteur d'image cmos a photodiode piegee a faible tension d'alimentation
WO2009031303A1 (ja) * 2007-09-05 2009-03-12 Tohoku University 固体撮像素子及び撮影装置
JP5063372B2 (ja) * 2008-01-07 2012-10-31 キヤノン株式会社 画像処理装置、制御方法、及びプログラム
JP2010183435A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 固体撮像装置
JP2010219624A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 画像信号処理装置及び画像信号処理方法
JP5127862B2 (ja) * 2010-03-24 2013-01-23 株式会社東芝 固体撮像装置
US10873716B2 (en) * 2018-11-05 2020-12-22 SmartSens Technology (HK) Co., Ltd. Dual row control signal circuit for reduced image sensor shading

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974093A (en) * 1987-12-22 1990-11-27 Fuji Photo Film Co., Ltd. Solid state image-pickup device with expanded dynamic range
JP2853785B2 (ja) * 1992-01-30 1999-02-03 松下電子工業株式会社 固体撮像装置及びその製造方法
KR0149737B1 (ko) * 1993-07-20 1998-10-15 사토 후미오 고체촬상장치
JP2931520B2 (ja) * 1993-08-31 1999-08-09 三洋電機株式会社 単板式カラービデオカメラの色分離回路
JP3385760B2 (ja) * 1994-02-21 2003-03-10 ソニー株式会社 固体撮像装置及びその駆動方法
JP3352238B2 (ja) * 1994-07-26 2002-12-03 キヤノン株式会社 視線検出装置及びカメラ
EP0712238B1 (en) * 1994-11-11 1999-10-20 SANYO ELECTRIC Co., Ltd. Solid-state image pickup device and method of driving the same
JP3182303B2 (ja) * 1994-11-28 2001-07-03 三洋電機株式会社 固体撮像素子及びこれを用いた撮像装置
JPH08298624A (ja) * 1995-04-25 1996-11-12 Sony Corp Ｃｃｄ撮像装置
US5654537A (en) * 1995-06-30 1997-08-05 Symbios Logic Inc. Image sensor array with picture element sensor testability
JP3847811B2 (ja) * 1995-06-30 2006-11-22 キヤノン株式会社 撮像装置
JPH0965217A (ja) * 1995-08-22 1997-03-07 Nec Corp 固体撮像装置およびその駆動方法
JPH0969978A (ja) * 1995-08-30 1997-03-11 Sanyo Electric Co Ltd 撮像装置
US6274869B1 (en) * 1996-06-28 2001-08-14 Lockheed-Martin Ir Imaging Systems, Inc. Digital offset corrector
US5892541A (en) * 1996-09-10 1999-04-06 Foveonics, Inc. Imaging system and method for increasing the dynamic range of an array of active pixel sensor cells
JP2812317B2 (ja) * 1996-11-21 1998-10-22 日本電気株式会社 固体撮像素子およびこれを用いた固体撮像装置
US6037577A (en) * 1997-03-11 2000-03-14 Kabushiki Kaisha Toshiba Amplifying solid-state image pickup device and operating method of the same
US6606122B1 (en) * 1997-09-29 2003-08-12 California Institute Of Technology Single chip camera active pixel sensor
JP3466886B2 (ja) * 1997-10-06 2003-11-17 キヤノン株式会社 固体撮像装置
JP4087971B2 (ja) * 1999-01-29 2008-05-21 東芝デジタルメディアエンジニアリング株式会社 固体撮像装置
US6507365B1 (en) * 1998-11-30 2003-01-14 Kabushiki Kaisha Toshiba Solid-state imaging device
US6646683B1 (en) * 1999-07-14 2003-11-11 Sony Corporation Iris control of a CCD camera using selective well dumping
JP2001189893A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 固体撮像装置
US6518910B2 (en) * 2000-02-14 2003-02-11 Canon Kabushiki Kaisha Signal processing apparatus having an analog/digital conversion function
US6635857B1 (en) * 2000-07-10 2003-10-21 National Semiconductor Corporation Method and apparatus for a pixel cell architecture having high sensitivity, low lag and electronic shutter
JP3734717B2 (ja) * 2001-04-26 2006-01-11 富士通株式会社 イメージセンサ

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322672A (ja) * 2004-05-06 2005-11-17 Sony Corp 固体撮像装置
US7733402B2 (en) 2005-03-31 2010-06-08 Kabushiki Kaisha Toshiba CMOS image sensor having wide dynamic range
JP2007088972A (ja) * 2005-09-26 2007-04-05 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2011259492A (ja) * 2005-10-28 2011-12-22 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7586523B2 (en) 2005-10-28 2009-09-08 Kabushiki Kaisha Toshiba Amplification-type CMOS image sensor of wide dynamic range
JP2007151069A (ja) * 2005-10-28 2007-06-14 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8222709B2 (en) 2005-10-28 2012-07-17 Sony Corporation Solid-state imaging device, method of driving solid-state imaging device and imaging apparatus
EP1924085A2 (en) 2006-11-13 2008-05-21 Kabushiki Kaisha Toshiba Solid-state image sensing device
US7969484B2 (en) 2006-11-13 2011-06-28 Kabushiki Kaisha Toshiba Solid-state image sensing device
US8502886B2 (en) 2006-11-13 2013-08-06 Kabushiki Kaisha Toshiba Solid-state image sensing device
US8525901B2 (en) 2006-11-13 2013-09-03 Kabushiki Kaisha Toshiba Solid-state image sensing device
WO2009019819A1 (ja) * 2007-08-08 2009-02-12 Nikon Corporation 固体撮像装置
JP2009044458A (ja) * 2007-08-08 2009-02-26 Nikon Corp 固体撮像装置
US8120688B2 (en) 2007-08-08 2012-02-21 Nikon Corporation Solid state imaging device
US8294801B2 (en) 2008-10-30 2012-10-23 Sony Corporation Solid-state imaging device, imaging apparatus, pixel driving voltage adjustment apparatus, and pixel driving voltage adjustment method

Also Published As

Publication number Publication date
CN1311533A (zh) 2001-09-05
CN1156916C (zh) 2004-07-07
TW471156B (en) 2002-01-01
US6947087B2 (en) 2005-09-20
KR100378502B1 (ko) 2003-04-03
US20010005227A1 (en) 2001-06-28
KR20010062753A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
JP2001189893A (ja) 固体撮像装置
JP4179719B2 (ja) 固体撮像装置
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8717473B2 (en) Imaging apparatus and processing method thereof
US7499091B2 (en) Solid-state imaging device and method for driving same
US7652704B2 (en) Pixel for boosting pixel reset voltage
US20090295971A1 (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
US8817143B2 (en) Solid-state imaging device comprising a holding circuit and driving method thereof
US8149308B2 (en) Solid-state image pickup device
JP4087971B2 (ja) 固体撮像装置
US20240147063A1 (en) Image sensor supporting af function and method of operating the same
JP2007180654A (ja) 撮像装置
JP5906596B2 (ja) 撮像装置
US8120688B2 (en) Solid state imaging device
JP2000209508A (ja) 固体撮像装置
JP4088329B2 (ja) 固体撮像装置
US10969501B2 (en) Radiation imaging apparatus, driving method therefor, and radiation imaging system
JP6213596B2 (ja) 撮像装置
EP4418674A1 (en) Image capturing apparatus and control method thereof, image processing apparatus, program and storage medium
CN118509725A (zh) 摄像设备及其控制方法、图像处理设备和存储介质