JP2007180654A - 撮像装置 - Google Patents

Abstract

【課題】撮像装置のトランジスタ特性ばらつきのために電荷蓄積部の電荷保持量のばらつきが現れ、その結果、撮像装置によっては画素信号の最大振幅が得られなくなる。
【解決手段】画素信号生成部３は、選択された１行分の画素セル１ａ群において、リセットゲートＱ１を導通して共通電源電圧Ｖ０を電荷蓄積部ＦＤに印加したときの出力トランジスタＱ３の出力電圧と転送ゲートＱ２を導通してフォトダイオードＰＤからの電荷信号を電荷蓄積部ＦＤに転送したときの出力トランジスタＱ３の出力電圧との差分を画素信号Ｓｉｇとし、水平ブランキング期間において共通電源電圧Ｖ０をリセットして初期化レベルＶ０_L とするとともにリセットゲートＱ１を導通して出力トランジスタＱ３を非活性化し、非選択状態にする。画素信号振幅検出部１７は画素信号Ｓｉｇの振幅を検出し、初期化レベル調整部１９は画素信号Ｓｉｇの振幅に応じて共通電源電圧の初期化レベルＶ０_L を調整する。
【選択図】図１

Description

本発明は、固体撮像素子を用いた撮像装置にかかわり、特には、複数の撮像装置どうし間の個体差に起因するトランジスタ特性のばらつきにかかわらず、画素信号の飽和振幅の最大化を実現するための技術に関する。

固体撮像素子としては、従来より、１画素セル当たり３つのトランジスタ（リセットゲート、転送ゲート、出力トランジスタ）で構成されるＭＯＳ型のものが使用されている（例えば特許文献１参照）。

ここで、図６に示す画素セル１ａの動作について図７の電位推移図を用いて説明する。

いま、転送ゲートＱ２がオフの状態にあって、フォトダイオードＰＤに受光量に応じた電子が蓄積されつつあるとする。リセットパルスＲＳＴによりリセットゲートＱ１がオンすると、“Ｈ”レベルの共通電源電圧Ｖ０が電荷蓄積部ＦＤに印加され、電荷蓄積部ＦＤにおける蓄積電荷（マイナス）がリセットされる（図７（ａ）参照）。このときの電荷蓄積部ＦＤの電圧Ｖ_FDが基準電位Ｖ_FD0 である。出力トランジスタＱ３は、基準電位Ｖ_FD0 に応じた出力電圧Ｓ₀ を出力信号線８から図示しないノイズキャンセル回路へ出力する。そして、リセットゲートＱ１がオフされる（図７（ｂ）参照）。ノイズキャンセル回路では、出力電圧Ｓ₀ がクランプされる。

一方、転送ゲートＱ２がオフの期間において、フォトダイオードＰＤは受光量に応じて電荷（電子）を蓄積している。転送ゲートＱ２がオンすると、フォトダイオードＰＤの蓄積電荷は電荷蓄積部ＦＤに流入し、その流入電荷分だけ電荷蓄積部ＦＤの電圧Ｖ_FDが降下する（図７（ｃ）参照）。その結果、出力トランジスタＱ３から出力信号線８を介してノイズキャンセル回路へ出力される出力電圧Ｓも降下する。この出力電圧Ｓは、ノイズキャンセル回路においてサンプルホールドされる。次いで、転送ゲートＱ２がオフされ、フォトダイオードＰＤが受光量に応じた電子の蓄積動作を再開する（図７（ｄ）参照）。ノイズキャンセル回路は、上記の２時点における電位差を画素信号Ｓｉｇ（＝Ｓ₀ −Ｓ）として算出する。この画素信号Ｓｉｇは、出力トランジスタＱ３の閾値ばらつきやノイズ成分をキャンセルしたものとなる。

次いで、共通電源電圧Ｖ０が初期化によって“Ｌ”レベルとされ、再びリセットゲートＱ１がオンされることにより、出力トランジスタＱ３がオフし、画素セル１ａは非選択状態に移行する（図７（ｅ），（ｆ）参照）。最後に、リセットゲートＱ１がオフする（図７（ｇ）参照）。

当該の画素セル１ａが再度選択されると、図７（ａ）の動作から再開される。
特開２００３−４６８６４号公報（第５−６頁、第１図）

上記の従来の技術にあっては、画素セル１ａを非選択状態にするための共通電源電圧Ｖ０の“Ｌ”レベルへの転換において、その“Ｌ”レベルが一律に一定電圧に固定されたものとなっている。この共通電源電圧Ｖ０は、図７（ａ）において、リセットゲートＱ１のオンにより電荷蓄積部ＦＤに印加されて、基準電位Ｖ_FD0 を形成する基準となるものである。この電荷蓄積部ＦＤの基準電位Ｖ_FD0 は、以降で、電荷蓄積部ＦＤの電荷保持量を決めるもとになるものである。

ところが、複数の撮像装置どうし間では、その個体差に起因するトランジスタ特性のばらつきがある。従来の技術のように、“Ｌ”レベルにしたときの共通電源電圧Ｖ０が常に一定電圧に固定されていると、撮像装置のトランジスタ特性ばらつきのために電荷蓄積部ＦＤの電荷保持量のばらつきが現れ、その結果、撮像装置によっては画素信号Ｓｉｇの最大振幅が得られなくなってしまうという問題がある。

本発明は、このような事情に鑑みて創作したものであり、電荷蓄積部の電荷保持量を最適化し、どの撮像装置であっても最大振幅の画素信号が得られるようにすることを目的としている。

本発明による撮像装置は、
電荷蓄積部に対して共通電源電圧を接続・分離するリセットゲートと、光電変換素子からの電荷信号を前記電荷蓄積部に対して接続・分離する転送ゲートと、前記電荷蓄積部の電圧に応じて出力電圧が可変される出力トランジスタとを有する画素セルがマトリックス状に配列された画素セルアレイと、
前記画素セルアレイにおける１行分の画素セル群を行単位で順次に選択する行走査部と、
前記行走査部によって選択された１行分の画素セル群において、前記転送ゲートの遮断状態で前記リセットゲートを導通して前記共通電源電圧を前記電荷蓄積部に印加したときの前記出力トランジスタからの出力電圧と前記リセットゲートの遮断状態で前記転送ゲートを導通して前記光電変換素子からの電荷信号を前記電荷蓄積部に転送したときの前記出力トランジスタからの出力電圧との差分を画素信号として生成出力させるとともに、水平ブランキング期間において前記共通電源電圧をリセットして初期化レベルとするとともに前記リセットゲートを導通して前記出力トランジスタを非活性化し、非選択状態にする画素信号生成部と、
前記画素信号生成部から出力される前記画素信号の振幅を直接的または間接的に検出する画素信号振幅検出部と、
前記画素信号振幅検出部による前記画素信号の振幅に応じて前記共通電源電圧の前記初期化レベルを調整する初期化レベル調整部とを備えたものである。

この構成において、行走査部は、画素セルアレイにおける１行分の画素セル群を行単位で順次に選択する。画素信号生成部は、選択された１行分の画素セル群において、リセットゲートを導通して共通電源電圧を電荷蓄積部に印加し、そのときの出力トランジスタからの出力電圧をクランプする。次いでリセットゲートを遮断状態とし、転送ゲートを導通して光電変換素子からの電荷信号を電荷蓄積部に転送し、そのときの出力トランジスタからの出力電圧をサンプルホールドする。そして、前記両時点の出力トランジスタからの出力電圧の差分を画素信号として生成し出力する。

画素信号振幅検出部は、出力されてくる画素信号の振幅を検出し、初期化レベル調整部は、検出された画素信号の振幅に応じて共通電源電圧の初期化レベルを調整する。そして、画素信号生成部は、水平ブランキング期間において共通電源電圧をリセットして初期化レベルにするとともにリセットゲートを導通して出力トランジスタを非活性化し、非選択状態にする。このときの共通電源電圧の初期化レベルは初期化レベル調整部において、検出された画素信号の振幅に応じたものである。このようにして初期化された共通電源電圧の初期化レベルは、１行分の画素セル群を選択するごとに共通電源電圧の“Ｌ”レベル状態の電位レベルを調整し、電荷蓄積部における電荷保持量を最適化する。

したがって、複数の撮像装置どうし間で個体差に起因するトランジスタ特性のばらつきがあっても、電荷蓄積部における電荷保持量の最適化により、どの撮像装置も画素信号の飽和振幅を最大化することができる。

上記構成において、前記初期化レベル調整部は、前記画素信号生成部から出力される前記画素信号の振幅を最大化するように前記共通電源電圧の前記初期化レベルを調整するという態様がある。これにより、どの撮像装置であっても画素信号の飽和振幅の最大化を実現することができる。

なお、前記画素信号振幅検出部が前記画素信号の振幅を検出し、前記初期化レベル調整部が前記共通電源電圧の初期化レベルを調整する動作は、これを撮像前に事前に行うように構成されているという態様がある。これにより、実際の撮影を最適化することができる。

また、前記画素セルアレイにおいてダミーの画素セル群を設けておき、撮像中においても、前記ダミーの画素セル群の前記電荷蓄積部を常に非選択状態にし、前記画素信号振幅検出部は前記ダミーの画素セル群から得られる画素信号の振幅を検出し、前記初期化レベル調整部は前記画素信号の振幅に応じて前記共通電源電圧の初期化レベルを調整するように構成されているという態様がある。これにより、温度や電源電圧などの環境条件の変動に対しても、動的に電荷蓄積部における電荷保持量を最適化し、画素信号の飽和振幅を最大化することができる。

本発明によれば、初期化レベル調整部が画素信号振幅検出部による画素信号の振幅に応じて共通電源電圧の初期化レベルを調整するので、複数の撮像装置どうし間で個体差に起因するトランジスタ特性のばらつきがあっても、電荷蓄積部における電荷保持量の最適化を通じて、どの撮像装置も画素信号の飽和振幅の最大化を実現することができる。その結果として、撮像素子の標準ゲインを下げることができ、映像信号のＳ／Ｎ比を向上することができる。

以下、本発明にかかわる撮像装置の実施の形態を図面に基づいて詳細に説明する。

図１は、本発明の実施の形態における撮像装置の構成を示すブロック図である。図１において、１１はＭＯＳ型の固体撮像素子（イメージセンサ）、１２は固体撮像素子１１から出力される画素信号Ｓｉｇを処理するための画素信号処理部である。画素信号処理部１２は、画素の黒レベルと画素信号の差分を取るＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路１３と、ゲイン量が制御できる増幅器としてのＧＣＡ（GainControl Amp）回路１４と、アナログ信号をデジタル信号に変換するＡＤＣ（Analog to Digital Converter）回路１５と、デジタル信号となった画素信号を処理するためのＤＳＰ（DigitalSignal Processor）１６と、ＤＳＰ１６から抜き出された画素信号Ｓｉｇの振幅を検出するための画素信号振幅検出部１７と、固体撮像素子１１に対する駆動信号を発生するためのセンサ駆動回路１８と、画素信号振幅検出部１７による画素信号Ｓｉｇの振幅に応じて固体撮像素子１１における共通電源電圧Ｖ０の初期化レベルＶ０_Lを可変調整する初期化レベル調整部１９と、駆動信号に初期化レベルを混合して固体撮像素子１１に供給する信号混合部２０から構成されている。

図２は、固体撮像素子１１の具体的構成を示すブロック回路図である。図２において、１は画素セル１ａのＬ行×Ｍ列のマトリックスからなる画素セルアレイ、２は画素セルアレイ１における１行分の画素セル群を行単位で順次に選択する行走査回路（行走査部）、３は論理積回路４とノイズキャンセル回路５からなる画素信号生成部、６は負荷回路、７は列走査回路、８は信号出力線、９は出力アンプである。

行走査回路２は、画素セルアレイ１における１行分の画素セル１ａ群を順次に選択するための行選択信号Ｌｎ，Ｌｎ＋１を生成し、画素信号生成部３における論理積回路４に出力するようになっている。

画素信号生成部３における論理積回路４は、メインのリセットパルスＲＥＳＥＴと行選択信号Ｌｎ，Ｌｎ＋１との論理積に基づくリセットパルスＲＳＴｎ，ＲＳＴｎ＋１を生成して選択行の画素セル１ａ（のリセットゲートＱ１）に出力するとともに、メインのリセットパルスＲＥＳＥＴよりやや遅延したメインの転送パルスＲＥＡＤと行選択信号Ｌｎ，Ｌｎ＋１との論理積に基づく転送パルスＲＤｎ，ＲＤｎ＋１を生成して選択行の画素セル１ａ（の転送ゲートＱ２）に出力するように構成されている。

画素信号生成部３におけるノイズキャンセル回路５は、リセット時における出力信号線８の出力電圧と電荷転送時における出力信号線８の出力電圧との差分をとって画素信号Ｓｉｇとし、出力アンプ９に対して順次に出力するように構成されている。

さらに、画素信号生成部３は、水平ブランキング期間において共通電源電圧Ｖ０をリセットして初期化レベルＶ０_L とした上で画素セル１ａ（リセットゲートＱ１を導通して出力トランジスタＱ３）を非活性化し、非選択状態にするように構成されている。この初期化レベルＶ０_L は共通電源電圧Ｖ０に比べて充分に低いものであり、本発明ではこの初期化レベルＶ０_L を画素信号Ｓｉｇの振幅に応じて可変制御するものである。

列走査回路７は、画素セルアレイ１における複数の出力信号線８を１つずつ順次に選択するようになっている。

図３は、画素セル１ａの構成を示す回路図である。図３において、ＰＤは光電変換素子としてのフォトダイオード、Ｑ１はリセットゲート、Ｑ２は転送ゲート、Ｑ３は出力トランジスタ、Ｖ０は共通電源電圧である。リセットゲートＱ１、転送ゲートＱ２および出力トランジスタＱ３はＮチャンネル型のＭＯＳトランジスタで構成されている。フォトダイオードＰＤのアノードは接地され、カソードは転送ゲートＱ２のソースに接続されている。転送ゲートＱ２のゲートには論理積回路４からの転送パルスＲＤが入力されるように構成され、転送ゲートＱ２のドレインはリセットゲートＱ１を介して共通電源電圧Ｖ０に接続されているとともに、出力トランジスタＱ３のゲートに接続されている。この出力トランジスタＱ３のゲートとリセットゲートＱ１および転送ゲートＱ２の接続点が電荷蓄積部ＦＤとなっている。リセットゲートＱ１のゲートには論理積回路４からのリセットパルスＲＳＴが入力されるように構成されている。出力トランジスタＱ３のドレインは共通電源電圧Ｖ０に接続され、そのソースは出力信号線８に接続されている。

以上のように画素セル１ａは、電荷蓄積部ＦＤに対して共通電源電圧Ｖ０を接続・分離するリセットゲートＱ１と、フォトダイオードＰＤからの電荷信号を電荷蓄積部ＦＤに対して接続・分離する転送ゲートＱ２と、電荷蓄積部ＦＤの電圧に応じて出力電圧が可変される出力トランジスタＱ３とを有している。画素セルアレイ１は、このような画素セル１ａがマトリックス状に配列されたものである。

負荷回路６は、出力信号線８とグランドとの間に挿入された負荷トランジスタＱ４を有し、負荷トランジスタＱ４は負荷駆動信号ＬＣによって制御されるようになっている。

各画素セル１ａは、行走査回路２からの行選択信号Ｌｎ，Ｌｎ＋１により１行ごとに順次選択され、出力信号線８を通じて信号をノイズキャンセル回路５に伝送する。ノイズキャンセル回路５で生成された１行分の画素信号Ｓｉｇは、列走査回路７からの走査パルスにより１列ごとに出力され、出力アンプ９で増幅されたのち、画素信号処理部１２へ出力される。

ここで、図３に示す画素セル１ａの動作について説明する。

いま、転送ゲートＱ２がオフの状態であるとする。リセットパルスＲＳＴによりリセットゲートＱ１がオンすると、“Ｈ”レベルの共通電源電圧Ｖ０が電荷蓄積部ＦＤに印加され、この電荷蓄積部ＦＤの電圧Ｖ_FDが出力トランジスタＱ３の増幅率を決定する。出力トランジスタＱ３は、電荷蓄積部ＦＤの電圧Ｖ_FDに応じた電流を出力し、負荷回路６における負荷トランジスタＱ４での電圧降下が加味された出力電圧Ｓ₀ が出力信号線８からノイズキャンセル回路５へ出力される。このときの電荷蓄積部ＦＤの電圧Ｖ_FDが基準電位となる。そして、リセットゲートＱ１がオフされる。

一方、転送ゲートＱ２がオフの期間において、フォトダイオードＰＤは受光量に応じて電荷（電子）を蓄積している。転送ゲートＱ２がオンすると、フォトダイオードＰＤの蓄積電荷は電荷蓄積部ＦＤに流入し、電荷蓄積部ＦＤの電圧Ｖ_FDが降下する。その結果、出力トランジスタＱ３から出力信号線８を介してノイズキャンセル回路５へ出力される出力電圧Ｓも降下する。この出力電圧Ｓは、ノイズキャンセル回路においてサンプルホールドされる。次いで、転送ゲートＱ２がオフされ、フォトダイオードＰＤが受光量に応じた電子の蓄積動作を再開する。ノイズキャンセル回路５は、上記の２時点における電位差を画素信号Ｓｉｇ（＝Ｓ₀ −Ｓ）として算出する。この画素信号Ｓｉｇは、出力トランジスタＱ３の閾値ばらつきやノイズ成分をキャンセルしたものとなる。

なお、電荷蓄積部ＦＤは回路図上では単なる接続点であるが、集積回路内ではＰＮ接合部に相当するものであり、これは、一定の電荷を蓄積する容量で形成することできる。

以上のように、画素信号生成部３は、論理積回路４とノイズキャンセル回路５の協働により、行走査回路２によって選択された１行分の画素セル１ａ群において、転送ゲートＱ２の遮断状態でリセットゲートＱ１を導通して共通電源電圧Ｖ０を電荷蓄積部ＦＤに印加したときの出力トランジスタＱ３からの出力電圧Ｓ₀ とリセットゲートＱ１の遮断状態で転送ゲートＱ２を導通してフォトダイオードＰＤからの電荷信号を電荷蓄積部ＦＤに転送したときの出力トランジスタＱ３からの出力電圧Ｓとの差分を画素信号Ｓｉｇとして生成出力させるとともに、水平ブランキング期間において共通電源電圧Ｖ０をリセットして初期化レベルＶ０_L とするとともにリセットゲートＱ１を導通して出力トランジスタＱ３を非活性化し、非選択状態にするように構成されている。

図１に示す画素信号振幅検出部１７は、結果として、画素信号生成部３におけるノイズキャンセル回路５から出力される画素信号Ｓｉｇの振幅を検出するものとなっている。すなわち、ＡＤＣ回路１５でデジタル化された信号をＤＳＰ１６で抜き取り、画素信号振幅検出部１７で信号振幅が最大になるように初期化レベル調整部１９で初期化レベルＶ０_L を決定する。これにより、固体撮像素子１１から読み出される飽和信号出力レベルを最大化できる。

次に、上記のように構成された本実施の形態の撮像装置の動作を図４のタイミングチャートおよび図５の画素信号読み出し時の動作を示す電位推移図に従って説明する。図４は、ｎ行目の画素セル１ａおよびｎ＋１行目の画素セル１ａの動作を示す。ここでは、ｎ行目が選択されているときの画素セル１ａの動作を詳細に説明する。

時刻ｔ１において、行走査回路２からのｎ行目の行選択信号Ｌｎがアクティブになると、画素セルアレイ１におけるｎ行目の画素セル１ａ群が選択される。

次いで時刻ｔ２において、負荷駆動信号ＬＣがアクティブにされ、負荷回路６における負荷トランジスタＱ４がオンになり、出力信号線８が活性化される。

次いで時刻ｔ３において、メインのリセットパルスＲＥＳＥＴがアクティブにされ、論理積回路４からｎ行目の画素セル１ａ群に対してリセットパルスＲＳＴｎが出力され、画素セル１ａにおけるリセットゲートＱ１がオンになる。共通電源電圧Ｖ０はあらかじめ調整されているが、リセットゲートＱ１のオンに伴って、調整済みの共通電源電圧Ｖ０が電荷蓄積部ＦＤに印加される（図５（ａ）参照）。この調整済みの共通電源電圧Ｖ０がゲートに印加されている出力トランジスタＱ３は、共通電源電圧Ｖ０に応じた電流を出力し、負荷回路６における負荷トランジスタＱ４での電圧降下が加味された出力電圧が出力信号線８からノイズキャンセル回路５へ入力される。

次いで時刻ｔ４において、リセットパルスＲＳＴｎがインアクティブとなり、リセットゲートＱ１がオフする。このとき、電荷蓄積部ＦＤは調整済みの共通電源電圧Ｖ０を保持する（図５（ｂ）参照）。この調整済みの共通電源電圧Ｖ０が基準レベルＶ_FD0 となる。このとき、出力信号線８からノイズキャンセル回路５へ出力される出力電圧はＳ₀ となる。

次いで時刻ｔ５において、メインの転送パルスＲＥＡＤがアクティブにされ、論理積回路４からｎ行目の画素セル１ａ群に対して転送パルスＲＤｎが出力され、画素セル１ａにおける転送ゲートＱ２がオンになる。その結果、フォトダイオードＰＤのカソードが電荷蓄積部ＦＤに接続され、フォトダイオードＰＤに蓄積されていた光情報電荷が電荷蓄積部ＦＤに読み出される。すなわち、光情報電荷はマイナスであるので、電荷蓄積部ＦＤの電位が降下する。そして、電荷蓄積部ＦＤの電位降下ΔＶに応じて、出力トランジスタＱ３の出力電位すなわち出力信号線７の電位も降下する（図５（ｃ）参照）。この電位降下分ΔＳはフォトダイオードＰＤでの蓄積電荷（受光光量）に対応している。

次いで時刻ｔ６において、転送パルスＲＤｎがインアクティブになると、転送ゲートＱ２がオフになり、電荷蓄積部ＦＤの電位はＶ１（＝Ｖ０−ΔＶ）に保持される（図５（ｄ）参照）。このとき、出力信号線８からノイズキャンセル回路５へ出力される出力電圧はＳとなる。フォトダイオードＰＤは再び光情報に応じた電荷蓄積を再開する。

次いで時刻ｔ６から時刻ｔ７にかけて、ノイズキャンセル回路５は、出力信号線７の電位差ΔＳ（＝Ｓ₀ −Ｓ）を画素信号Ｓｉｇとして演算する。この画素信号Ｓｉｇの算出は、ｎ行目の画素セル１ａ群のすべてについて同時的に行われる。

次いで時刻ｔ７において、負荷駆動信号ＬＣがインアクティブとなり、出力信号線８が非活性化される。時刻ｔ７から水平ブランキング期間に入る。

次いで時刻ｔ８において、共通電源電圧Ｖ０が初期化処理によって初期化レベルＶ０_L に落とされる。この初期化レベルＶ０_L は、画素信号振幅検出部１７が画素信号Ｓｉｇに対応した電位を検出し、初期化レベル調整部１９はその検出電位に応じて初期化レベルＶ０_L を生成する。信号混合部２０は、センサ駆動回路１８による各種駆動信号に初期化レベルＶ０_L を混合して固体撮像素子１１へ供給する。次いで時刻ｔ９において、再びリセットパルスＲＳＴｎがアクティブとされ、リセットゲートＱ１がオンになる。共通電源電圧Ｖ０はあらかじめ“Ｌ”レベルの初期化レベルＶ０_L に落とされており、リセットゲートＱ１のオンに伴って、出力トランジスタＱ３のゲートが“Ｌ”レベルになるため、出力トランジスタＱ３はオフする（図５（ｅ），（ｆ）参照）。

次いで時刻ｔ１０において、リセットパルスＲＳＴｎがインアクティブとなり、リセットゲートＱ１がオフする。さらに、時刻ｔ１１において、信号混合部２０からの初期化レベルＶ０_L が固体撮像素子１１に印加される（図５（ｇ）参照）。その結果として、電荷蓄積部ＦＤにおける電位は、初期化レベルＶ０_L に保持される。

以上により、ｎ行に配置された画素セル１ａの受光量に応じた画素信号Ｓｉｇの出力動作が終了する。その後、時刻ｔ１２において、行選択信号Ｌｎが“Ｌ”レベルとなってｎ行は非選択行となり、同時に行選択信号Ｌｎ＋１が“Ｈ”レベルとなってｎ＋１行が選択行となる。時刻ｔ１２〜ｔ２２でのｎ＋１行の画素セル１ａの動作は、時刻ｔ１〜ｔ１１でのｎ行の画素セル１ａの動作と同様である。

以上のように本実施の形態によれば、画素セル１ａを駆動する共通電源電圧Ｖ０の初期化レベルＶ０_L を画素信号Ｓｉｇの振幅に応じて最適化することにより、画素セル１ａの飽和出力信号レベルを最大化することができる。

固体撮像素子１１は、Ｌ行×Ｍ列の外の画素のない領域において、ダミーの画素セル群ダミー画素を設けることができる。ダミー画素領域においては、画素はないものの、上記と同様のパルス駆動が行われる。ダミー画素領域の出力は、電荷蓄積部ＦＤの暗電流の影響を受けない信号出力が可能であり、水平ブランキング期間と垂直ブランキング期間に出力される信号である。

このダミーの画素セル群を利用することにより、撮像中においても、ダミーの画素セル群の電荷蓄積部を常に非選択状態にし、そこから得られる画素信号Ｓｉｇの振幅を検出し、それに応じて共通電源電圧の初期化レベルを調整するように構成すれば、温度や電源電圧などの環境条件の変動に対しても、動的に電荷蓄積部における電荷保持量を最適化し、画素信号の飽和振幅を最大化することができる。

本発明の撮像装置は、固体撮像素子の個体差にかかわらず最大飽和信号出力を得ることができ、カメラとしてのアプリケーション、例えばモバイルカメラ、カムコーダ、監視カメラ等として有用である。また、超高感度カメラを実現させる際にも良好な画像を得るための有用な撮像装置を提供できる。

本発明の実施の形態における撮像装置の構成を示すブロック図 本発明の実施の形態における固体撮像素子の具体的構成を示すブロック回路図 本発明の実施の形態における画素セルの構成を示す回路図 本発明の実施の形態における撮像装置の動作を示すタイミングチャート 本発明の実施の形態における撮像装置の画素セルの画素信号読み出し時の動作を示す電位推移図 従来の技術における画素セルの構成を示す回路図 従来の技術における撮像装置の画素セルの画素信号読み出し時の動作を示す電位推移図

符号の説明

１ 画素セルアレイ
１ａ 画素セル
２ 行走査回路（行走査部）
３ 画素信号生成部
４ 論理積回路
５ ノイズキャンセル回路
６ 負荷回路
７ 列走査回路
８ 出力信号線
９ 出力アンプ
１１ 固体撮像素子（ＭＯＳ型イメージセンサ）
１２ 画素信号処理部
１３ ＣＤＳ回路
１４ ＧＣＡ回路
１５ ＡＤＣ回路
１６ ＤＳＰ
１７ 画素信号振幅検出部
１８ センサ駆動回路
１９ 初期化レベル調整部
２０ 信号混合部
ＦＤ 電荷蓄積部
ＬＣ 負荷駆動信号
Ｌ 行選択信号
ＰＤ フォトダイオード
Ｑ１ リセットゲート
Ｑ２ 転送ゲート
Ｑ３ 出力トランジスタ
Ｑ４ 負荷トランジスタ
ＲＳＴ リセットパルス
ＲＤ 転送パルス
Ｓｉｇ 画素信号
Ｖ０ 共通電源電圧
Ｖ０_L 初期化レベル

Claims (4)

1. 電荷蓄積部に対して共通電源電圧を接続・分離するリセットゲートと、光電変換素子からの電荷信号を前記電荷蓄積部に対して接続・分離する転送ゲートと、前記電荷蓄積部の電圧に応じて出力電圧が可変される出力トランジスタとを有する画素セルがマトリックス状に配列された画素セルアレイと、
   前記画素セルアレイにおける１行分の画素セル群を行単位で順次に選択する行走査部と、
   前記行走査部によって選択された１行分の画素セル群において、前記転送ゲートの遮断状態で前記リセットゲートを導通して前記共通電源電圧を前記電荷蓄積部に印加したときの前記出力トランジスタからの出力電圧と前記リセットゲートの遮断状態で前記転送ゲートを導通して前記光電変換素子からの電荷信号を前記電荷蓄積部に転送したときの前記出力トランジスタからの出力電圧との差分を画素信号として生成出力させるとともに、水平ブランキング期間において前記共通電源電圧をリセットして初期化レベルとするとともに前記リセットゲートを導通して前記出力トランジスタを非活性化し、非選択状態にする画素信号生成部と、
   前記画素信号生成部から出力される前記画素信号の振幅を検出する画素信号振幅検出部と、
   前記画素信号振幅検出部による前記画素信号の振幅に応じて前記共通電源電圧の前記初期化レベルを調整する初期化レベル調整部とを備えた撮像装置。
2. 前記初期化レベル調整部は、前記画素信号生成部から出力される前記画素信号の振幅を最大化するように前記共通電源電圧の前記初期化レベルを調整する請求項１に記載の撮像装置。
3. 前記画素信号振幅検出部が前記画素信号の振幅を検出し、前記初期化レベル調整部が前記共通電源電圧の初期化レベルを調整する動作は、これを撮像前に事前に行うように構成されている請求項１または請求項２に記載の撮像装置。
4. 前記画素セルアレイにおいてダミーの画素セル群を設けておき、撮像中においても、前記ダミーの画素セル群の前記電荷蓄積部を常に非選択状態にし、前記画素信号振幅検出部は前記ダミーの画素セル群から得られる画素信号の振幅を検出し、前記初期化レベル調整部は前記画素信号の振幅に応じて前記共通電源電圧の初期化レベルを調整するように構成されている請求項１または請求項２に記載の撮像装置。

Images