JPH08298624A

JPH08298624A - Ｃｃｄ撮像装置

Info

Publication number: JPH08298624A
Application number: JP7124245A
Authority: JP
Inventors: Tetsuya Iizuka; 哲也飯塚
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-04-25
Filing date: 1995-04-25
Publication date: 1996-11-12
Also published as: KR960039871A; EP0740466A2; US5877808A; EP0740466A3

Abstract

(57)【要約】【目的】ＣＣＤ固体撮像素子の垂直転送レジスタ、水
平転送レジスタ及びリセットトランジスタを駆動するの
に必要なパルスの少なくとも一部を二種の入力パルスデ
コーダによりデコードしてつくるＣＣＤ撮像装置におい
て、接続する配線数を少なくする。【構成】デコーダ４と、その出力を受けて垂直転送レ
ジスタを駆動する垂直転送レジスタドライバ５と、同じ
く水平転送レジスタを駆動する水平転送レジスタドライ
バ６を一つのＩＣに形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤ撮像装置、特に
構成ＩＣ数が少なく、且つＩＣ間を接続する配線数が少
なくできるＣＣＤ撮像装置に関する。

【０００２】

【従来の技術】現在民生用のビデオカメラに使用されて
いるＣＣＤ撮像装置は一般にＩＴ（インターライン）型
のＣＣＤ撮像装置であり、該ＣＣＤ撮像装置はタイミン
グジェネレータ、垂直転送レジスタ用ドライバ、電子シ
ャッタ用ドライバと、ＣＣＤ固体撮像素子とから構成さ
れているのが普通である。そして、垂直転送レジスタは
４相の転送パルスにより転送され、そして、２つの読み
出しパルスにより各画素からの読み出しが行われる。ま
た、水平転送レジスタは２相の転送パルスにより転送さ
れ、更に、読み出しにあたって出力点となるフローティ
ングディフュージョン領域をリセットするためリセット
トランジスタを駆動するのにリセットパルスが必要であ
る。また、電子シャッタ機能によりオートアイリスをす
るようにするには、電子シャッタパルスを基板バイアス
回路に供給する必要がある。

【０００３】図１４は従来のカメラ用ＣＣＤ撮像装置の
概略構成図である。図面において、ａはタイミングジェ
ネレータ、ｂはＣＣＤ固体撮像素子、ｃは垂直転送レジ
スタ用ドライバ、ｄは電子シャッタ用ドライバである。
図において、ライン際に記入されている３、４、６、
１、１という数字はパルスの種類数である。タイミング
ジェネレータａからは垂直転送レジスタ用の転送パルス
としてパルスＨ１、２がＣＣＤ固体撮像素子ｂ（の水平
転送レジスタ）に直接伝送され、更にリセットトランジ
スタを駆動するリセットパルスＲＧもＣＣＤ固体撮像素
子ｂに直接伝送される。

【０００４】また、タイミングジェネレータａからは垂
直転送レジスタ用の転送パルスとしてＶ１〜４が、読み
出し用のパルスとしてＳＧ１、２が垂直転送レジスタｃ
へ送出される。該垂直転送レジスタｃは該パルスＶ１〜
４及びＳＧ１、２に基づいて垂直転送パルスφＶ１〜４
をつくりＣＣＤ固体撮像素子ｂ（の垂直転送レジスタ）
へ送出する。更に、タイミングジェネレータａからはシ
ャッタパルスＤＳＵＢが電子シャッタ用ドライバｄへ送
出される。該ドライバｄは該シャッタパルスＤＳＵＢに
基づいてシャッタパルスφＤＳＵＢをつくり、これをＣ
ＣＤ固体撮像素子ｂ（の基板バイアス回路）へ直接送出
する。

【０００５】図１５は従来のＣＣＤ固体撮像素子ｂの構
成図である。ｅはＣＣＤ固体撮像素子ｂの撮像領域、
ｆ、ｆ、・・・は各画素の受光ダイオード、ｇ、ｇ、・
・・は垂直転送レジスタ、ｈは水平転送レジスタ、ｉは
リセットトランジスタで、前記リセットパルスＲＧによ
り制御される。ｊは基板バイアス回路で、電源電圧ＶＤ
Ｄを分圧する分圧抵抗Ｒ１、Ｒ２と、ダイオードＤ１か
ら成り、通常時はその分圧抵抗Ｒ１、Ｒ２により分圧さ
れた分圧電圧が該ダイオードＤ１を介して基板に印加さ
れている。そして、シャッタパルスφＤＳＵＢ（例えば
２０Ｖ）が印加されると基板は高い電位になって上記各
画素ｆ、ｆ、・・・に蓄積されている電荷を基板に強制
的に排出する。尚、このパルスφＤＳＵＢはダイオード
Ｄ１による逆流防止作用により他には影響を及ぼさな
い。

【０００６】

【発明が解決しようとする課題】ところで、従来のＣＣ
Ｄ撮像装置においては、ＣＣＤ固体撮像素子と他のＩＣ
との間の配線、そしてＣＣＤ固体撮像素子以外のＩＣ間
の配線の数が多くなり、ビデオカメラの小型化が妨げら
れているという問題があった。具体的には、タイミング
ジェネレータａからＣＣＤ固体撮像素子ｂコントロール
用として出力されるパルスの種類数は１０である。即
ち、リセットパルスＲＧ、水平転送パルスＨ１、２（こ
れらはＣＣＤ固体撮像素子ｂに直接伝送される。）、垂
直転送パルスＶ１〜４、読み出しパルスＳＧ１、２（こ
れらは垂直転送レジスタ用ドライバｃへ送出される。）
及び電子シャッタパルスＤＳＵＢ（これは電子シャッタ
用ドライバｄへ送出される。）である。

【０００７】また、ＣＣＤ固体撮像素子ｂの入力パルス
の種類数は８個である。タイミングジェネレータａから
ＣＣＤ固体撮像素子制御用として出力されるパルスの種
類数１０より２個少ないのは、読み出しパルスＳＧ１が
垂直転送パルスＶ１に、読み出しパルスＳＧ２が垂直転
送パルスＶ３に重畳されてφＶ１、φＶ３としてＣＣＤ
固体撮像素子ｂに入力されるからである。従って、タイ
ミングジェネレータとドライバとＣＣＤの間には計１５
本のパルスの配線が為されている。このように、ＣＣＤ
撮像装置を構成するチップ間における配線数が多いと、
装置の大型化、配線作業の複雑化を招き、家庭用ＣＣＤ
撮像装置の小型化、低価格化の要請に背くことになり、
好ましくない。また、内視鏡用のＣＣＤ撮像装置の場
合、家庭用に比較して小型化の要請が著しく強いので、
改善の要求が非常に強い。

【０００８】本発明はこのような問題点を解決すべく為
されたものであり、ＣＣＤ固体撮像素子の垂直転送レジ
スタ、水平転送レジスタ及びその出力部のフローティン
グティフュージョン領域をリセットするリセットトラン
ジスタを駆動するのに必要なパルスの少なくとも一部
を、二種の入力パルスのデコーダによるデコードによっ
てつくるＣＣＤ撮像装置において、ＣＣＤ撮像装置を構
成するチップ間の配線数を少なくして、小型化、低価格
化を図ることを目的とする。

【０００９】

【課題を解決するための手段】請求項１のＣＣＤ撮像装
置は、デコーダと、該デコーダからの出力を受けて垂直
転送レジスタを駆動する垂直転送レジスタドライバと、
該デコーダからの出力を受けて水平転送レジスタを駆動
する水平転送レジスタドライバを一つのＩＣに形成した
ことを特徴とする。

【００１０】請求項２のＣＣＤ撮像装置は、ＣＣＤ固体
撮像領域と、デコーダと、該デコーダからの出力を受け
て垂直転送レジスタを駆動する垂直転送レジスタドライ
バと、該デコーダからの出力を受けて水平転送レジスタ
を駆動する水平転送レジスタドライバを一つのＩＣに形
成したことを特徴とする。請求項３のＣＣＤ撮像装置
は、入力パルスのパルス列の、固体撮像領域の各画素か
ら各垂直転送レジスタへの信号の読み出し期間内におけ
る最後に、第１フィールドか第２フィールドかを示すフ
ィールド識別用パルスを付加するようにしたことを特徴
とする。

【００１１】請求項４のＣＣＤ撮像装置は、請求項３の
ＣＣＤ撮像装置において、フィールド識別用パルスが付
加される、読み出し期間内の最後の期間をフィールド識
別用の期間とし、このフィールド識別用の期間迄にその
読み出しし期間内に行うべき垂直転送動作が終了するよ
うにしたことを特徴とする。請求項５のＣＣＤ撮像装置
は、入力パルスのパルス列に電子シャッタがオンかオフ
かの状態を示すシャッタパルスを付加するようにし、デ
コーダの出力側にシャッタパルスを検出する検出回路
と、その出力に基づいて電子シャッタ駆動するシャッタ
ドライバを設けたことを特徴とする。

【００１２】請求項６のＣＣＤ撮像装置は、固体撮像領
域の各画素から各垂直転送レジスタへの信号の読み出し
後の最初の１ライン水平転送レジスタを駆動した後の最
初の水平ブランキング期間には必ず電子シャッタをオフ
させるようにしたことを特徴とする。

【００１３】請求項７のＣＣＤ撮像装置は、水平ブラン
キング期間の大部分の期間と、固体撮像領域の各画素か
ら各垂直転送レジスタへの信号の読み出し期間とにリセ
ットゲートをオフさせるようにしたことを特徴とする。
請求項８のＣＣＤ撮像装置は、二種の入力パルスのうち
選択パルスの方に電子シャッタパルス信号を重畳するよ
うにしたことを特徴とする。

【００１４】

【作用】請求項１のＣＣＤ撮像装置によれば、二種の信
号をデコーダへ送出するだけでタイミングジェネレータ
によるデコーダのコントロールができ、デコーダはその
二種の信号に基づいて垂直転送レジスタ及び水平転送レ
ジスタをコントロールし、垂直転送レジスタ及び水平転
送レジスタは７個の信号でＣＣＤ固体撮像素子の画素か
らの信号の読み出しも含めた垂直転送と、リセットも含
めた垂直転送を行うことができ、タイミングジェネレー
タから垂直転送、水平転送のために出力する信号の種類
は２種類で済む。また、デコーダ側からＣＣＤ固体撮像
素子へ出力する信号の種類は７種類で済む。従って、各
ＩＣ間のパルスの配線数を４少なくすることができる。

【００１５】請求項２のＣＣＤ撮像装置によれば、２種
の信号をデコーダへ送出するでだけでタイミングジェネ
レータによるデコーダのコントロールができ、デコー
ダ、それにより制御される垂直転送レジスタ及び水平転
送レジスタ、そしてＣＣＤ固体撮像領域が１チップ化さ
れているので、撮像素子への必要となる配線数を従来よ
り１２少なくすることができる。請求項３のＣＣＤ撮像
装置によれば、読み出し期間内における最後に、フィー
ルド識別用パルスがあるか否かを判別することにより、
次のフィールドが第１フィールドか第２フィールドかを
認識することができるので、その結果に基づいて第１フ
ィールド用或いは第２フィールド用の垂直転送パルス列
をデコーダでつくり分けることができる。従って、イン
ターレースを支障なく行うことができる。

【００１６】請求項４のＣＣＤ撮像装置によれば、フィ
ールド識別用パルスが、その読み出し期間内における垂
直転送が終了したフィールド識別用期間に来るので、そ
の期間のパルスを付加したり削除したりすることにより
垂直転送動作に支障を来すことなくフィールドの変則的
指定ができる。請求項５のＣＣＤ撮像装置によれば、入
力パルスのパルス列に電子シャッタがオンかオフかの状
態を示すシャッタパルスを付加するようにしたので、電
子シャッタについての制御を２値のディジタル信号によ
り行うことができる。

【００１７】請求項６のＣＣＤ撮像装置によれば、各垂
直転送レジスタへの信号の読み出し後の最初の１ライン
水平転送レジスタを駆動した後の最初の水平ブランキン
グ期間には必ず電子シャッタをオフさせるようにしたの
で、画像蓄積時間を最大にすることが可能となる。即
ち、信号の読み出し動作を行うときは必ず転送期間内に
おける入力パルス数が多くなるので、垂直転送期間内の
パルス数が例えば１０個あるときは次のラインシフトで
電子シャッタをオンすることとし、ないときはオフする
こととした場合には読み出し動作の次のラインシフトで
は必ず電子シャッタ機能がオンし、信号蓄積時間が最大
よりも１ライン分減少する。しかしながら、請求項６の
ＣＣＤ撮像装置によれば次のラインシフトでは電子シャ
ッタをオフさせるので、信号蓄積時間を最大にできる。

【００１８】請求項７のＣＣＤ撮像装置によれば、水平
ブランキング期間の大部分の期間と、固体撮像領域の各
画素から各垂直転送レジスタへの信号の読み出し期間と
にリセットトランジスタをオンさせるようにしたので、
リセットトランジスタで生じるサグを防止することがで
きる。即ち、もし読み出し期間中リセットトランジスタ
をオフさせた場合には、オフの期間が非常に長くなり、
水平転送レジスタの出力側に設けられたＦＤＡ読み出し
部のフローティングディフュージョンの電位の絶対値が
放電により低下し、Ｈ−ブランキング期間や、各画素の
受光素子から垂直転送レジスタへの読み出しの期間にＣ
ＣＤ固体撮像素子の出力信号にサグが発生し、次段回路
のダイナミックレンジが制約されるという問題が生じ
る。

【００１９】しかるに、請求項７のＣＣＤ撮像装置にお
いては、水平ブランキング期間の大部分の期間と、固体
撮像領域の各画素から各垂直転送レジスタへの信号の読
み出し期間とにリセットゲートをオンさせるようにした
ので、リセットトランジスタが長い時間オフし続けると
いうことがなくなり、従って、フローティングディフュ
ージョンが長く放電を続けるということがなくなる。依
って、フローティングディフュージョンにおけるサグを
防止することができ、延いては、次段のダイナミックレ
ンジが制約されるというおそれがない。

【００２０】請求項８のＣＣＤ撮像装置によれば、選択
パルスの方に電子シャッタパルス信号を重畳するように
したので、電子シャッタパルスを通すためだけの配線が
不要になり、その分電子シャッタ機能付きＣＣＤ撮像装
置の配線数を減らすことができる。

【００２１】

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１は本発明の第１の実施例の概略構成を示す
ブロック図である。図面において、１はタイミングゼネ
レータで、ＣＣＤ固体撮像素子を制御するための水平転
送駆動用と垂直駆動用の両方を含んだクロックパルスＣ
Ｋと、Ｈ（水平転送）Ｖ（垂直転送）分離用パルスＳＥ
Ｌと、シャッタパルスＤＳＵＢを発生する。

【００２２】２は垂直転送レジスタ用ドライバ、垂直転
送レジスタ用ドライバを内蔵したデコーダＩＣで、上記
パルスＣＫ、ＳＥＬを受けてＣＣＤ固体撮像素子３を制
御するための垂直転送パルスφＶ１〜４、水平転送パル
スφ１、２及びリセットパルスφＲＧをＣＣＤ固体撮像
素子３へ送出する。該デコーダ１Ｃ２は、デコーダ４
と、垂直転送レジスタ用ドライバ５と、水平転送レジス
タ用ドライバ６から成り、図２に示すような構成を有す
る。これについては後で詳述する。

【００２３】７は電子シャッター用ドライバで、タイミ
ングゼネレータ１からのシャッタパルスＤＳＵＢに基づ
いて振幅例えば２０ＶのシャッタパルスφＤＳＵＢを発
生し、ＣＣＤ固体撮像素子内の基板バイアス回路へ送出
する。次に、図２に従ってデコーダＩＣ２の構成につい
て説明する。８は水平・垂直パルス分離回路で、上記ク
ロックパルスＣＫを選択パルスＳＥＬに基づいて振り分
ける働きをする。即ち、クロックパルスＣＫのうち水平
駆動用のクロックパルスＣＫＨは遅延回路９へ、垂直駆
動用のクロックパルスＣＫＶは５ビットカウンタ１０へ
送出するように振り分ける。

【００２４】１０は５ビットカウンタで、上記垂直駆動
用クロックパルスＣＫＶをカウントし、その出力信号Ｑ
１〜５をデコーダ本体回路１１へ送出する。該デコーダ
本体回路１１はこの受けた信号Ｑ１〜５及び後述するフ
ィールド判定信号に基づいて垂直転送パルスＶ１〜４及
び読み出し信号ＳＧ１、２をつくる。このデコーダ本体
回路１１はそのつくったパルスＶ１〜４及び読み出し信
号ＳＧ１、２を垂直転送レジスタ用ドライバ５へ送出す
る。該ドライバ５は読み出し信号ＳＧ１、２を含んだ垂
直転送パルスφＶ１〜４をＣＣＤ固体撮像素子３へ送出
する。

【００２５】１２はフィールド判定回路で、上記５ビッ
トカウンタ１０の出力に基づいてこれから始まるフィー
ルドが第１フィールド（奇数フィールド）か第２フィー
ルド（偶数フィールド）かを判定し、その判定結果を示
すフィールド判定信号を上記デコーダ本体回路１１へ送
出する。このようにフィールド判定をするのは、インタ
ーレース動作をする場合、垂直転送パルスφＶ１〜４は
フィールド毎に異なった発生タイミングを持つので、今
度のフィールドは第１か、第２かを識別し、デコーダ本
体回路１１においてそのフィールドに対応したタイミン
グでφＶ１〜４を発生できるようにするためである。
尚、フィールドの識別は前回の読み出し期間中の垂直駆
動基本パルスＣＫＶのパルス数をカウントすることによ
り行うようになっている。これについては後で説明す
る。

【００２６】図３（Ａ）、（Ｂ）は上記水平転送レジス
タ用ドライバ６が内蔵するリセットパルス発生回路を示
すもので、（Ａ）は回路ブロック図、（Ｂ）はパルスの
波形図である。該リセットパルス発生回路は水平駆動基
本パルスＣＫＨからリセットパルスＲＧをつくる。第４
図は本実施例のＣＣＤ撮像装置の動作を説明するための
タイミング図で、上部が第１フィールドのタイミング
を、下部が第２フィールドのタイミングを示す。

【００２７】クロックパルスＣＫは、Ｖ１〜４、ＳＧ
１、２のパルスが変化するタイミングを示すＣＫＶと、
Ｈ１、２のパルスが変化するタイミングを示すＣＫＨと
を含んでおり、選択パルスＳＥＬがハイのときはＣＫが
垂直駆動基本パルスＣＫＶとして５ビットカウンタ１０
へ送出され、ＳＥＬがロウのときはＣＫが水平駆動基本
パルスＣＫＨとして遅延回路９へ送出される。このよう
に、クロックパルスＣＫからＣＫＨとＣＫＶを分離する
ことができる。そして、インターレース動作をする場合
に必要なフィールドの識別は、そのフィールドの前の読
み出し（各画素の受光素子から垂直転送レジスタへの信
号電荷の読み出し）期間中のＣＫＶのパルス数をカウン
トし、カウント数が一定数（例えば２０）より大きいか
小さいかにより判別するようになっている。

【００２８】具体的には、本例では、読み出し期間中に
おけるＣＫＶのパルス数は第１フィールドの場合２１
に、第２フィールドの場合１８に設定されている。つま
り、そのようにクロックパルスＣＫがタイミングゼネレ
ータ１から送られるようになっているのである。従っ
て、或る読み出し期間中におけるＳＥＬがハイの間での
ＣＫＶのパルス数が２１だと次の読み出し期間に第２フ
ィールド用のタイミングを有するＶ１〜４及びＳＧ１、
２をクロックパルスＣＫからデコードする。また、その
ＣＫＶのパルス数が１８だと第１フィールド用のタイミ
ングを有するＶ１〜４及びＳＧ１、２をＣＫからデコー
ドする。

【００２９】また、ラインシフト動作は本例では、図４
において破線で示すように、ハイになっている選択パル
スＳＥＬを、それがハイになってからのＣＫＶの８個目
のパルスと９個目のパルスとの間の時点でロウに反転す
ればよい。尚、本実施例における電子シャッタ機能は、
例えば通常の基板バイアス回路にシャッタパルスφＤＳ
ＵＢを送ることにより各画素の受光素子に蓄積されてい
る信号電荷を強制的に基板に流すことにより行う。そし
て、そのシャッタパルスφＤＳＵＢは電子シャッタ用ド
ライバ７がタイミングゼネレータ１からのパルスＤＳＵ
Ｂに基づいてつくる。

【００３０】本実施例のＣＣＤ撮像装置によれば、図１
と図１４とを比較すると明らかなように、デコーダＩＣ
２を設けることによりタイミングゼネレータ１から出力
するパルスの種類を１０から３に低減できる。従って、
カメラヘッドにこのデコーダＩＣ２を設けることとすれ
ば、カメラヘッドから出るパルスの配線数を１０本から
３本に低減することができ、低減配線数が７本にもな
る。

【００３１】図５乃至図１１は本発明ＣＣＤ撮像装置の
第２の実施例を説明するためのもので、図５は該実施例
の概略構成を示すブロック図、図６はデコーダＩＣのブ
ロック図、図７はデコーダ本体回路のブロック図、図８
はデコーダの動作を示すタイミング図、図９はカウンタ
等の動作を示すタイミング図、図１０（Ａ）、（Ｂ）は
リセットパルスとＣＣＤ出力の波形図で、（Ａ）は第１
の実施例の場合を、（Ｂ）は本実施例（第２の実施例）
の場合を示し、図１１は選択信号ＳＥＬとシャッタパル
スＤＳＵＢの波形図である。尚、図６に示したデコーダ
ＩＣ２６の回路構成は第１の実施例のそれと基本的に同
じであるが、後で述べる変形例の説明のため記した。

【００３２】本実施例は、基本的には、電子シャッタ用
ドライバ７から出力されるシャッタパルスφＤＳＵＢを
選択パルスＳＥＬと同じ入力端子を通じてカメラヘッド
１５側へ入力するようにしてカメラヘッド側に接続する
信号線の数を一つ減らすようにしたものである。具体的
には、タイミングゼネレータ１がＳＥＬと、ＣＫと、Ｄ
ＳＵＢを出力し、ＤＳＵＢを受けた電子シャッタ用ドラ
イバ７はこれの振幅を増大する。この振幅を増大された
ＤＳＵＢは、図１１に示すようにＳＥＬと重畳され、こ
れがカメラヘッド１５のＣＴＬ端子に入力される。即
ち、タイミングゼネレータ１からカメラヘッド１５の一
つの入力端子にはクロックパルスＣＫが入力されるが、
他の入力端子には選択信号ＳＥＬとシャッタパルスφＤ
ＳＵＢとが入力され、ＳＥＬとφＤＳＵＢとで一つの入
力端子ＣＴＬを共有するようにされている。従って、カ
メラヘッド側に接続する信号線の数をその分減らすこと
ができる。

【００３３】ところで、ＳＥＬは例えば５Ｖのパルスだ
がφＳＵＢは例えば２０Ｖのパルスであり、振幅が大き
く異なる。そしてその両信号はカメラヘッド１５内のデ
コーダＩＣ２ｂの一つの入力端子に入ってしまう。しか
し、デコーダＩＣ２ｂが必要とするのは、その内の選択
信号ＳＥＬのみである。そこで、デコーダ本体回路４の
前段に高耐圧のコンパレータ１４を設け、ＳＥＬのみを
抽出するようにしている。一方、上記両信号はＣＣＤ固
体撮像素子３のシャッタパルス入力端子に入力される
が、ＳＥＬの振幅は５Ｖで、基板バイアス回路１６の働
きにより基板には伝わらない。従って、信号電荷の廃棄
は不可能である。そして、例えば２０Ｖという大きい振
幅を有するφＤＳＵＢが入ったときのみ基板にそれが伝
わって各画素の受光素子の蓄積信号を基板に廃棄するこ
とができる。

【００３４】本実施例は他にもいくつかの特徴点を有す
るのでそれを順次説明する。本実施例は、先ず、フィー
ルド識別が上記第１の実施例と異なっている。この点に
ついて詳しく述べると次の通りである。即ち、第１の実
施例の場合、読み出し期間でのクロックパルスＣＫのパ
ルス数の値によりフィールド識別を成すようになってい
た。具体的には、そのパルス数が２１か１８かによりフ
ィールド数を判断し、パルス数が２１の場合には次の読
み出しタイミングは第２フィールドと判断し、パルス数
が１８の場合には次の読み出しタイミングは第１フィー
ルドと判断していた。従って、第１フィールドの次は必
ず第２フィールドになり、第２フィールドの次は必ず第
１フィールドになった。

【００３５】普通はこのような動作に問題がないが、例
えば、ビデオカメラの電子手振れ防止機能のためには走
査線１本分まで補正ができるようにする必要があり、そ
のためには、第１フィールドの次にまた第１フィールド
にする、或いは第２フィールドの次にまた第２フィール
ドにすることが必要になる場合がある。従って、第１の
実施例のＣＣＤ撮像装置ではこのような必要性には応え
ることができない。それに対して、本実施例ではその必
要性に応えることができるようになっている。具体的に
は、読み出し期間中の最後にフィールド判別期間を設
け、このフィールド判別期間が開始するまでに垂直転送
パルスＶ１〜４の出力を終えるようにし、そして、その
フィールド判別期間中に垂直駆動用基本パルスＣＫＶが
あるか否かによってフィールドの判別を行うようにした
のである。

【００３６】具体的には、読み出し期間中のＣＫＶの第
２３番目のパルス（図８参照）がきたときにその期間内
に行うべき垂直転送動作が終了するように垂直転送パル
スＶ１〜４のタイミングを設定する。そして、それ以後
読み出し期間が終了するまでをフィールド判別期間と
し、そこにＣＫＶが在る場合次の読み出しを第２フィー
ルドとし、無い場合には次の読み出しを第１フィールド
とする。本例では、在る場合には第２４番目と２５番目
の二つのＣＫＶがフィールド判別期間中に到来するよう
になっている。そして、ＣＫＶのカウント値が２５にな
り得たかどうかでフィールドの判定をするようになって
いる。

【００３７】このようにしたので、第１フィールドの読
み出し動作中におけるＣＫＶの第２５番目のパルスを強
制的に削除することによって変則的にその次のフィール
ドも第１フィールドにすることができる。また、第２フ
ィールドの読み出し期間中にはタイミングゼネレータ１
からはフィールド判別期間中にＣＫＶとなるクロックパ
ルスＣＫを発生しないようになっているので、そのまま
では次のフィールドは第１フィールドになるが、その期
間に強制的に第２４番目、第２５番目のパルスを発生さ
せることにより第１フィールドではなく変則的に第２フ
ィールドになるようにすることが可能となるのである。
尚、判別期間をもっと長くし、その期間中におけるＣＫ
Ｖのパルス数を多くし、フィールドの切換のみならず、
フィールド読み出しとフレーム読み出しとの間の切換
等、別のタイミングパターンとの切換をも為し得るよう
にすることも考えられる。

【００３８】次に、本実施例においては、Ｈ−ブランキ
ング期間の大部分及び読み出し動作を行う期間にリセッ
トトランジスタ（図５参照）を制御するリセットパルス
ＲＧをハイに保つ（図８の最下部参照）ので、リセット
トランジスタが長い期間オフし続けるということがなく
なり、従って、ＣＣＤ固体撮像素子３の出力部（フロー
ティングディフュージョン領域）でのサグを抑圧して後
段のダイナミックが制約されることを防止することがで
きる。この点について図１０を参照して詳細に説明する
と、次の通りである。即ち、第１の実施例においては、
リセットパルスＲＧを図３に示すような回路を用いて水
平駆動基本パルスＣＫＨに基づいてつくり、それをその
ままリセットトランジスタに制御パルスとして送ってい
た。従って、水平駆動基本パルスＣＫＨが選択されてい
ない期間はリセットパルスＲＧは絶対にハイにはならな
い。そのため、図１０（Ａ）に示すように読み出し期間
中はリセットトランジスタがオフ状態が継続することに
なる。

【００３９】読み出し期間というような長い期間リセッ
トトランジスタがオフし続けるとフローティングディフ
ュージョン領域の電位がリークによる放電により大きく
低下し[ 図１０（Ａ）参照）] 、ＣＣＤ固体撮像素子の
後段においてダイナミックレンジが小さくなるというサ
グが生じたのである。これが第１の実施例において生じ
た数少ない欠点の一つである。それに対して、本実施例
（第２の実施例）においては、水平転送レジスタ用ドラ
イバ６中にある例えば図３に示すリセットパルス発生回
路と同じ構成のリセットパルス発生回路の出力パルスＲ
Ｇをオア回路の一方の入力端子に入力し、他方の入力端
子に選択パルスＳＥＬを入力し、該オア回路の出力をリ
セットトランジスタのゲートに入力している。

【００４０】従って、リセットパルスは図１０（Ｂ）に
示すように、読み出し期間中はハイになる。つまり、図
３に示すリセットパルス発生回路の出力ＲＧがハイのと
きはもちろんのこと、選択パルスＳＥＬがハイのとき、
即ち垂直駆動基本パルスＣＫＶが選択されているときも
リセットトランジスタがハイになり、サグが長く継続す
ることはない。従って、サグの量がきわめて少なくな
り、ＣＣＤ固体撮像素子の後段のダイナミックレンジが
影響を受けて狭くなるおそれがない。

【００４１】次に、この実施例の変形例について説明す
る。本変形例は、図６において破線で示すように、デコ
ーダ４内に電子シャッタパルス識別回路１７を設け、デ
コーダＩＣ２ｂ内に電子シャッタドライバ７を設けそし
て、図８において破線で示すように垂直駆動基本パルス
ＣＫＶ中に電子シャッタ識別用パルス（図８中の第９番
目と第１０番目のパルスＣＫＶ）を加えるようにし、そ
のパルスを電子シャッタパルス識別回路１７で検出し、
検出したとき電子シャッタドライバ７からシャッタパル
スφＤＳＵＢを発生させて次のラインシフトで蓄積電荷
の排出が行われるようにしたものである。

【００４２】そして、垂直転送期間内に１０番目（選択
信号ＳＥＬがハイになった後の１０番目）の垂直駆動基
本パルスＣＫＶが有るときには次のラインシフトで電子
シャッタをオンさせるようにし、パルスＣＫＶがないと
きはオフさせるようにしてすることが考えられるが、そ
の逆に、ＣＫＶがあるときは次のラインシフトで電子シ
ャッタをオフさせ、ＣＫＶがないときは次のラインシフ
トで電子シャッタをオンさせるようにすることも考えら
れる。このように１０発目のパルスＣＫＶの有無により
次のラインシフトでオンするか否かを決めるようにした
場合には、図５に示したところのタイミングゼネレータ
１からＤＳＵＢを受ける電子シャッタ用ドライバ７は必
要ではない。その代わりに、上述したように、デコーダ
２ｂ内に上記電子シャッタパルス識別回路１７の出力に
基づいてシャッタパルスφＤＳＵＢをつくる、図６にお
いて破線で示した電子シャッタ用ドライバ７を設けるの
である。そして、このドライバ７の出力を基板バイアス
回路１６に印加するのである。

【００４３】このように電子シャッタ識別用期間内に１
０番目の垂直駆動基本パルスＣＫＶが有るか否かによっ
て電子シャッタをオンさせたりオフさせたりするように
するのは、ＩＣ内に高耐圧の入力回路を設ける必要性を
なくし、あくまで２値のディジタル信号で電子シャッタ
に関する制御を為し得るようにするためである。尚、本
変形例においては高耐圧コンパレータ１４は全く必要で
はない。また、独立した信号としてシャッタパルスＤＳ
ＵＢをタイミングゼネレータ１からカメラヘッド１５へ
送出する必要がない。あくまで、クロックパルスＣＫと
して所定タイミングでパルスを発生することによりその
次のラインシフトで蓄積電荷が排出するようにシャッタ
パルスφＤＳＵＢを発生する、電子シャッタドライバ７
を制御するようにしている。従って、その分カメラヘッ
ドに接続する配線数を減らすことができるという利点も
ある。

【００４４】ところで、クロックパルスＣＫ中にシャッ
タパルスを加えて電子シャッタパルス識別回路１７によ
り電子シャッタがオンかオフかを識別させ、その識別結
果により次のラインシフトで電子シャッタドライバ７か
ら所定のタイミングでφＤＳＵＢを発生させるようにす
る場合において、各画素の受光素子から垂直転送レジス
タへの読み出しをした後で１ライン水平転送レジスタを
駆動した後の最初のＨブランキング期間には必ず電子シ
ャッタをオフさせるようにすると良い。なぜならば、蓄
積時間を最大限長くすることができるからである。そし
て、それは、電子シャッタ識別期間内にＣＫＶがあると
きは次のラインシフトで電子シャッタをオフさせ、ＣＫ
Ｖがないときは次のラインシフトで電子シャッタをオン
させるようにすることによって実現できる。この点につ
いて詳しく説明すると次の通りである。

【００４５】即ち、もし電子シャッタ識別期間内に１０
番目のパルスＣＫＶが来なかった場合には次のラインシ
フトで電子シャッタをオフさせ、来た場合には次のライ
ンシフトで電子シャッタをオンさせるように設計をした
場合には、図８に示した読み出し動作ではＣＫＶが必ず
１０発以上存在するので、その１Ｈ後のラインシフトで
は電子シャッタが必ずオンすることになる。電子シャッ
タがオフする可能性のあるのは読み出し終了後の次の次
のラインシフトからである。従って、どんなに蓄積時間
を最大限にするべきときでも１ライン分蓄積時間が短く
なることになる。具体的には、被写体が暗く、電子アイ
リスを最大限開くべき状況下であっても読み出し動作で
は必然的にＳＥＬがハイの期間中におけるＣＫＶのパル
ス数が図９に示すように多くなるので、電子アイリスを
最大限開くことができないことになるのである。

【００４６】しかるに、電子シャッタ識別期間内に１０
番目のパルスＣＫＶが来た場合には次のラインシフトで
電子シャッタをオフさせ、来なかった場合には次のライ
ンシフトで電子シャッタをオンさせるように設計をした
場合には、図８に示すような読み出し動作ではＳＥＬが
ハイの期間に必ず１０発以上パルスＣＫＶがくるので、
次のラインシフトでは電子シャッタがオフされ、蓄積電
荷の廃出は為されない。従って、蓄積期間を最大限広く
することが可能である。尚、この場合、当然のことなが
ら、読み出し動作の１Ｈ後のラインシフトは必ず電子シ
ャッタがオフとなる。しかし、それは特に不都合をもた
らさない。というのは、そもそも電子シャッタパルスに
よる蓄積電荷の排出は、露光開始直前に各画素の受光素
子に蓄積された電荷を排出することによって為し得るか
らであり、フィールド期間１／６０秒よりも１Ｈ（約６
５μ秒）露光時間を短くしたいというような特殊な場合
（これはＮＴＳＣ方式を例にしている。）以外全く問題
がない。

【００４７】図１２は本発明ＣＣＤ撮像装置の第３の実
施例の概略構成を示すブロック図である。本実施例は、
デコーダＩＣとＣＣＤ固体撮像素子３とを一体化、即ち
１チップ化したものである。２ａはデコーダＩＣとＣＣ
Ｄ固体撮像素子とを一体化したＩＣ、３ａは該ＩＣ２ａ
内の固体撮像部で、図１のＣＣＤ撮像装置のＣＣＤ固体
撮像素子３と同じ機能を有する。このようなＣＣＤ撮像
装置によれば、従来ＣＣＤ固体撮像素子３へのパルスの
種類数として８必要であったが、デコーダＩＣとＣＣＤ
固体撮像素子の一体化によりその一体化されたＩＣへの
パルスの種類数を３に低減することができる。尚、その
ＣＣＤ撮像装置を用いたカメラヘッドからの配線数が従
来より７本減ることについては第１の実施例の場合と同
じである。図１３はこの第３の実施例のより具体的構成
を示すブロック図である。

【００４８】

【発明の効果】請求項１のＣＣＤ撮像装置によれば、二
種の信号をデコーダへ送出するだけでタイミングゼネレ
ータによるデコーダのコントロールができ、デコーダは
その二種の信号に基づいて垂直転送レジスタ及び水平転
送レジスタをコントロールし、垂直転送レジスタ及び水
平転送レジスタは７個の信号でＣＣＤ固体撮像素子の画
素からの信号の読み出しも含めた垂直転送と、リセット
も含めた垂直転送を行うことができ、タイミングゼネレ
ータから垂直転送、水平転送のために出力する信号の種
類は２種類で済む。また、デコーダ側からＣＣＤ固体撮
像素子へ出力する信号の種類は７種類で済む。従って、
配線数を４少なくすることができる。

【００４９】請求項２のＣＣＤ撮像装置によれば、２種
の信号をデコーダへ送出するでだけでタイミングゼネレ
ータによるデコーダのコントロールができ、デコーダ、
それにより制御される垂直転送レジスタ及び水平転送レ
ジスタ、そしてＣＣＤ固体撮像領域が１チップ化されて
いるので、必要となる配線数を従来より１１少なくする
ことができる。請求項３のＣＣＤ撮像装置によれば、読
み出し期間内における最後に、フィールド識別用パルス
があるか否かを判別することにより、次のフィールドが
第１フィールドか第２フィールドかを認識することがで
きるので、その結果に基づいて第１フィールド用或いは
第２フィールド用の垂直転送パルス列をデコーダでつく
り分けることができる。従って、インターレースを支障
なく行うことができる。

【００５０】請求項４のＣＣＤ撮像装置によれば、フィ
ールド識別用パルスが、その読み出し期間内における垂
直転送が終了したフィールド識別用期間に来るので、そ
の期間のパルスを付加したり削除したりすることにより
垂直転送動作に支障を来すことなくフィールドの変則的
指定ができる。請求項５のＣＣＤ撮像装置によれば、入
力パルスのパルス列に電子シャッタがオンかオフかの状
態を示すシャッタパルスを付加するようにしたので、電
子シャッタについての制御を２値のディジタル信号によ
り行うことができる。

【００５１】請求項６のＣＣＤ撮像装置によれば、各垂
直転送レジスタへの信号の読み出し後の最初の１ライン
水平転送レジスタを駆動した後の最初の水平ブランキン
グ期間には必ず電子シャッタをオフさせるようにしたの
で、画像蓄積時間を最大にすることが可能となる。

【００５２】請求項７のＣＣＤ撮像装置によれば、水平
ブランキング期間の大部分の期間と、固体撮像領域の各
画素から各垂直転送レジスタへの信号の読み出し期間と
にリセットトランジスタをオンさせるようにしたので、
リセットトランジスタが長い時間オフし続けるというこ
とがなくなり、従って、フローティングディフュージョ
ンが長く放電を続けるということがなくなる。依って、
フローティングディフュージョンにおけるサグを防止す
ることができ、延いては、次段のダイナミックレンジが
制約されるというおそれがない。請求項８のＣＣＤ撮像
装置によれば、選択パルスの方に電子シャッタパルス信
号を重畳するようにしたので、電子シャッタパルスを通
すためだけの配線が不要になり、その分電子シャッタ機
能付きＣＣＤ撮像装置の配線数を減らすことができる。

【図面の簡単な説明】

【図１】本発明ＣＣＤ撮像装置の第１の実施例の概略構
成を示すブロック図である。

【図２】上記実施例のデコーダＩＣの概略構成を示すブ
ロック図である。

【図３】（Ａ）、（Ｂ）は上記実施例の水平転送レジス
タ用ドライバ中に存在するリセットパルス発生回路を説
明するためのもので、（Ａ）は回路図、（Ｂ）はパルス
の波形図である。

【図４】上記実施例の動作を説明するためのタイミング
図である。

【図５】本発明ＣＣＤ撮像装置の第２の実施例の概略構
成を示すブロック図である。

【図６】上記実施例のデコーダＩＣのブロック図であ
る。

【図７】上記実施例のデコーダ本体回路のブロック図で
ある。

【図８】上記実施例のデコーダの動作を示すタイミング
図である。

【図９】上記実施例のカウンタ等の動作を示すタイミン
グ図である。

【図１０】上記実施例の（Ａ）、（Ｂ）はリセットパル
スとＣＣＤ出力の波形図で、（Ａ）は第１の実施例の場
合を、（Ｂ）は本実施例（第２の実施例）の場合を示
す。

【図１１】上記実施例の選択信号ＳＥＬとシャッタパル
スＤＳＵＢの波形図である。

【図１２】本発明ＣＣＤ撮像装置の第３の実施例の概略
構成を示すブロック図である。

【図１３】上記実施例のより具体的構成を示すブロック
図である。

【図１４】従来例の概略構成を示すブロック図である。

【図１５】従来例のＣＣＤ固体撮像素子構成を示す構成
図である。

【符号の説明】

１タイミングゼネレータ２デコーダＩＣ３ＣＣＤ固体撮像素子４デコーダ５垂直転送レジスタ用ドライバ６水平転送レジスタ用ドライバ７電子シャッタ用ドライバ１１デコーダ本体回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年１１月２７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項７

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】図１４は従来のカメラ用ＣＣＤ撮像装置の
概略構成図である。図面において、ａはタイミングジェ
ネレータ、ｂはＣＣＤ固体撮像素子、ｃは垂直転送レジ
スタ用ドライバ、ｄは電子シャッタ用ドライバである。
図において、ライン際に記入されている３、４、６、
１、１という数字はパルスの種類数である。タイミング
ジェネレータａからは水平転送レジスタ用の転送パルス
としてパルスＨ１、２がＣＣＤ固体撮像素子ｂ（の水平
転送レジスタ）に直接伝送され、更にリセットトランジ
スタを駆動するリセットパルスＲＧもＣＣＤ固体撮像素
子ｂに直接伝送される。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】また、タイミングジェネレータａからは垂
直転送レジスタ用の転送パルスとしてＶ１〜４が、読み
出し用のパルスとしてＳＧ１、２が垂直転送レジスタｃ
へ送出される。該垂直転送レジスタ用ドライバｃは該パ
ルスＶ１〜４及びＳＧ１、２に基づいて垂直転送パルス
φＶ１〜４をつくりＣＣＤ固体撮像素子ｂ（の垂直転送
レジスタ）へ送出する。更に、タイミングジェネレータ
ａからはシャッタパルスＤＳＵＢが電子シャッタ用ドラ
イバｄへ送出される。該ドライバｄは該シャッタパルス
ＤＳＵＢに基づいてシャッタパルスφＤＳＵＢをつく
り、これをＣＣＤ固体撮像素子ｂ（の基板バイアス回
路）へ直接送出する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】本発明はこのような問題点を解決すべく為
されたものであり、ＣＣＤ固体撮像素子の垂直転送レジ
スタ、水平転送レジスタ及びその出力部のフローティン
グティフュージョン領域をリセットするリセットトラン
ジスタを駆動するのに必要なパルスの少なくとも一部
を、二種の入力パルスのデコーダによるデコードによっ
てつくるＣＣＤ撮像装置において、ＣＣＤ撮像装置を構
成するチップ間の配線数を少なくして、小型化を図るこ
とを目的とする。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】請求項７のＣＣＤ撮像装置は、水平ブラン
キング期間の大部分の期間と、固体撮像領域の各画素か
ら各垂直転送レジスタへの信号の読み出し期間とにリセ
ットゲートをオンさせるようにしたことを特徴とする。
請求項８のＣＣＤ撮像装置は、二種の入力パルスのうち
選択パルスの方に電子シャッタパルス信号を重畳するよ
うにしたことを特徴とする。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図１は本発明の第１の実施例の概略構成を示す
ブロック図である。図面において、１はタイミングジェ
ネレータで、ＣＣＤ固体撮像素子を制御するための水平
転送駆動用と垂直駆動用の両方を含んだクロックパルス
ＣＫと、Ｈ（水平転送）Ｖ（垂直転送）分離用パルスＳ
ＥＬと、シャッタパルスＤＳＵＢを発生する。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００２２

【補正方法】変更

【補正内容】

【００２２】２は垂直転送レジスタ用ドライバ、垂直転
送レジスタ用ドライバを内蔵したデコーダＩＣで、上記
パルスＣＫ、ＳＥＬを受けてＣＣＤ固体撮像素子３を制
御するための垂直転送パルスφＶ１〜４、水平転送パル
スＨφ１、２及びリセットパルスφＲＧをＣＣＤ固体撮
像素子３へ送出する。該デコーダ１Ｃ２は、デコーダ４
と、垂直転送レジスタ用ドライバ５と、水平転送レジス
タ用ドライバ６から成り、図２に示すような構成を有す
る。これについては後で詳述する。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】７は電子シャッター用ドライバで、タイミ
ングジェネレータ１からのシャッタパルスＤＳＵＢに基
づいて振幅例えば２０ＶのシャッタパルスφＤＳＵＢを
発生し、ＣＣＤ固体撮像素子内の基板バイアス回路へ送
出する。次に、図２に従ってデコーダＩＣ２の構成につ
いて説明する。８は水平・垂直パルス分離回路で、上記
クロックパルスＣＫを選択パルスＳＥＬに基づいて振り
分ける働きをする。即ち、クロックパルスＣＫのうち水
平駆動用のクロックパルスＣＫＨは遅延回路９へ、垂直
駆動用のクロックパルスＣＫＶは５ビットカウンタ１０
へ送出するように振り分ける。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】図３（Ａ）、（Ｂ）は上記遅延回路９が内
蔵するリセットパルス発生回路を示すもので、（Ａ）は
回路ブロック図、（Ｂ）はパルスの波形図である。該リ
セットパルス発生回路は水平駆動基本パルスＣＫＨから
リセットパルスＲＧをつくる。第４図は本実施例のＣＣ
Ｄ撮像装置の動作を説明するためのタイミング図で、上
部が第１フィールドのタイミングを、下部が第２フィー
ルドのタイミングを示す。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００２８

【補正方法】変更

【補正内容】

【００２８】具体的には、本例では、読み出し期間中に
おけるＣＫＶのパルス数は第１フィールドの場合２１
に、第２フィールドの場合１８に設定されている。つま
り、そのようにクロックパルスＣＫがタイミングジェネ
レータ１から送られるようになっているのである。従っ
て、或る読み出し期間中におけるＳＥＬがハイの間での
ＣＫＶのパルス数が２１だと次の読み出し期間に第２フ
ィールド用のタイミングを有するＶ１〜４及びＳＧ１、
２をクロックパルスＣＫからデコードする。また、その
ＣＫＶのパルス数が１８だと第１フィールド用のタイミ
ングを有するＶ１〜４及びＳＧ１、２をＣＫからデコー
ドする。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】また、ラインシフト動作は本例では、図４
において破線で示すように、ハイになっている選択パル
スＳＥＬを、それがハイになってからのＣＫＶの８個目
のパルスと９個目のパルスとの間の時点でロウに反転す
ればよい。尚、本実施例における電子シャッタ機能は、
例えば通常の基板バイアス回路にシャッタパルスφＤＳ
ＵＢを送ることにより各画素の受光素子に蓄積されてい
る信号電荷を強制的に基板に流すことにより行う。そし
て、そのシャッタパルスφＤＳＵＢは電子シャッタ用ド
ライバ７がタイミングジェネレータ１からのパルスＤＳ
ＵＢに基づいてつくる。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００３０

【補正方法】変更

【補正内容】

【００３０】本実施例のＣＣＤ撮像装置によれば、図１
と図１４とを比較すると明らかなように、デコーダＩＣ
２を設けることによりタイミングジェネレータ１から出
力するパルスの種類を１０から３に低減できる。従っ
て、カメラヘッドにこのデコーダＩＣ２を設けることと
すれば、カメラヘッドから出るパルスの配線数を１０本
から３本に低減することができ、低減配線数が７本にも
なる。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正内容】

【００３１】図５乃至図１１は本発明ＣＣＤ撮像装置の
第２の実施例を説明するためのもので、図５は該実施例
の概略構成を示すブロック図、図６はデコーダＩＣのブ
ロック図、図７はデコーダ本体回路のブロック図、図８
はデコーダの動作を示すタイミング図、図９はカウンタ
等の動作を示すタイミング図、図１０（Ａ）、（Ｂ）は
リセットパルスとＣＣＤ出力の波形図で、（Ａ）は第１
の実施例の場合を、（Ｂ）は本実施例（第２の実施例）
の場合を示し、図１１は選択信号ＳＥＬとシャッタパル
スＤＳＵＢの波形図である。尚、図６に示したデコーダ
ＩＣ２ｂの回路構成は第１の実施例のそれと基本的に同
じであるが、後で述べる変形例の説明のため記した。

【手続補正１４】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】本実施例は、基本的には、電子シャッタ用
ドライバ７から出力されるシャッタパルスφＤＳＵＢを
選択パルスＳＥＬと同じ入力端子を通じてカメラヘッド
１５側へ入力するようにしてカメラヘッド側に接続する
信号線の数を一つ減らすようにしたものである。具体的
には、タイミングジェネレータ１がＳＥＬと、ＣＫと、
ＤＳＵＢを出力し、ＤＳＵＢを受けた電子シャッタ用ド
ライバ７はこれの振幅を増大する。この振幅を増大され
たＤＳＵＢは、図１１に示すようにＳＥＬと重畳され、
これがカメラヘッド１５のＣＴＬ端子に入力される。即
ち、タイミングジェネレータ１からカメラヘッド１５の
一つの入力端子にはクロックパルスＣＫが入力される
が、他の入力端子には選択信号ＳＥＬとシャッタパルス
φＤＳＵＢとが入力され、ＳＥＬとφＤＳＵＢとで一つ
の入力端子ＣＴＬを共有するようにされている。従っ
て、カメラヘッド側に接続する信号線の数をその分減ら
すことができる。

【手続補正１５】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】このようにしたので、第１フィールドの読
み出し動作中におけるＣＫＶの第２５番目のパルスを強
制的に削除することによって変則的にその次のフィール
ドも第１フィールドにすることができる。また、第２フ
ィールドの読み出し期間中にはタイミングジェネレータ
１からはフィールド判別期間中にＣＫＶとなるクロック
パルスＣＫを発生しないようになっているので、そのま
までは次のフィールドは第１フィールドになるが、その
期間に強制的に第２４番目、第２５番目のパルスを発生
させることにより第１フィールドではなく変則的に第２
フィールドになるようにすることが可能となるのであ
る。尚、判別期間をもっと長くし、その期間中における
ＣＫＶのパルス数を多くし、フィールドの切換のみなら
ず、フィールド読み出しとフレーム読み出しとの間の切
換等、別のタイミングパターンとの切換をも為し得るよ
うにすることも考えられる。

【手続補正１６】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

Claims

【特許請求の範囲】

【請求項１】ＣＣＤ固体撮像素子の垂直転送レジス
タ、水平転送レジスタ及びその出力部のフローティング
ティフュージョン領域をリセットするリセットトランジ
スタを駆動するのに必要なパルスの少なくとも一部を、
二種の入力パルスのデコーダによるデコードによってつ
くるＣＣＤ撮像装置において、上記デコーダと、該デコーダからの出力を受けて上記垂
直転送レジスタを駆動する垂直転送レジスタドライバ
と、該デコーダからの出力を受けて上記水平転送レジス
タを駆動する水平転送レジスタドライバが一つのＩＣに
形成されてなることを特徴とするＣＣＤ撮像装置
【請求項２】垂直転送レジスタ、水平転送レジスタ及
びその出力部のフローティングディフュージョン領域を
リセットするリセットトランジスタを駆動するのに必要
なパルスの少なくとも一部を、二種の入力パルスのデコ
ーダによるデコードによってつくるＣＣＤ撮像装置にお
いて、ＣＣＤ固体撮像領域と、上記デコーダと、該デコーダか
らの出力を受けて上記垂直転送レジスタを駆動する垂直
転送レジスタドライバと、該デコーダからの出力を受け
て上記水平転送レジスタを駆動する水平転送レジスタド
ライバが一つのＩＣに形成されてなることを特徴とする
ＣＣＤ撮像装置
【請求項３】垂直転送レジスタ、水平転送レジスタを
駆動するのに必要なパルスを二種の入力パルスのデコー
ダによるデコードによってつくるＣＣＤ撮像装置におい
て、上記入力パルスのパルス列の、固体撮像領域の各画素か
ら各垂直転送レジスタへの信号の読み出し期間内におけ
る最後に、第１フィールドか第２フィールドかを示すフ
ィールド識別用パルスを付加するようにしたことを特徴
とするＣＣＤ撮像装置
【請求項４】第１フィールドか第２フィールドかを示
すフィールド識別用パルスが付加されるところの読み出
し期間内における最後の期間をフィールド識別用の期間
とし、上記読み出し期間内における垂直転送動作が上記フィー
ルド識別用の期間の開始前に終了するようにされたこと
を特徴とする請求項３記載のＣＣＤ撮像装置
【請求項５】垂直転送レジスタ、水平転送レジスタを
駆動するのに必要なパルスを二種の入力パルスをデコー
ダによりデコードしてつくり、基板バイアス回路を備え
たＣＣＤ撮像装置において、上記入力パルスのパルス列に電子シャッタがオンかオフ
かの状態を示すシャッタパルスを付加するようにし、デコーダの出力側にシャッタパルスを検出する検出回路
と、その出力に基づいて電子シャッタ駆動するシャッタ
ドライバを設けたことを特徴とするＣＣＤ撮像装置
【請求項６】固体撮像領域の各画素から各垂直転送レ
ジスタへの信号の読み出し後の最初の１ライン水平転送
レジスタを駆動した後の最初の水平ブランキング期間に
は必ず電子シャッタをオフさせるようにしたことを特徴
とする請求項５記載のＣＣＤ撮像装置
【請求項７】垂直転送レジスタ、水平転送レジスタを
駆動するのに必要なパルスを二種の入力パルスをデコー
ダによりデコードしてつくるＣＣＤ撮像装置において、水平ブランキング期間の大部分の期間と、固体撮像領域
の各画素から各垂直転送レジスタへの信号の読み出し期
間とにリセットゲートをオフさせるようにしたことを特
徴とするＣＣＤ撮像装置
【請求項８】垂直転送レジスタ、水平転送レジスタを
駆動するのに必要なパルスを、垂直駆動用基本パルスと
水平駆動用基本パルスを含んだパルスと、それがどちら
のパルスであるかを示す選択パルスの二種の入力パルス
をデコーダによるデコードによってつくり、且つ、基板
バイアス回路を備えたＣＣＤ撮像装置において、上記選択パルスにシャッタパルスを重畳するようにして
なることを特徴とするＣＣＤ撮像装置