JP2794727B2 - フィールド判別回路 - Google Patents
フィールド判別回路Info
- Publication number
- JP2794727B2 JP2794727B2 JP63273549A JP27354988A JP2794727B2 JP 2794727 B2 JP2794727 B2 JP 2794727B2 JP 63273549 A JP63273549 A JP 63273549A JP 27354988 A JP27354988 A JP 27354988A JP 2794727 B2 JP2794727 B2 JP 2794727B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vertical
- selector
- field
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、各画素あるいは各走査線がスクリーン上で
固定されている画像表示装置（特に各種平板ディスプレ
ー）等の表示用信号処理回路などに用いられるフィール
ド判別回路に関するものである。
固定されている画像表示装置（特に各種平板ディスプレ
ー）等の表示用信号処理回路などに用いられるフィール
ド判別回路に関するものである。
従来の技術 まず、ここで用いられている画像表示素子の駆動方法
について簡単に説明する。
について簡単に説明する。
第４図の50はここで用いられている画像表示素子の一
例であり、本例では、走査線l1〜l440の440本の走査線
を表示することができ、奇数番走査線l1,l3,……,l439
は第２フィールドの走査線、偶数番走査線l2,l4,……,l
440は第１フィールドの走査線であるとする。
例であり、本例では、走査線l1〜l440の440本の走査線
を表示することができ、奇数番走査線l1,l3,……,l439
は第２フィールドの走査線、偶数番走査線l2,l4,……,l
440は第１フィールドの走査線であるとする。
第５図はここで用いられている画像表示素子の駆動回
路のうち、垂直走査に関する部分であり、デコーダ及び
垂直ドライバ51,垂直アドレスカウンタ52,フィールド判
別用ラッチ53から構成されている。尚フィールド判別出
力FLDはデコーダ51のLSBに接続されている。
路のうち、垂直走査に関する部分であり、デコーダ及び
垂直ドライバ51,垂直アドレスカウンタ52,フィールド判
別用ラッチ53から構成されている。尚フィールド判別出
力FLDはデコーダ51のLSBに接続されている。
第６図は各信号波形のタイミング図である。Spは映像
信号の第１フィールド、Ssは映像信号の第２フィール
ド、Ｈは１水平走査期間周期のパルス、HFはフィールド
判別のための１水平走査期間周期のパルス、FLDはフィ
ールド判別出力、Va〜Vdは垂直ホールド回路の定数のバ
ラツキ等による４種類の異なったディレー時間をもつ垂
直同期信号Ｖを表わしている。もちろん、どのようなデ
ィレー時間をもつ垂直同期信号が入力しても、逆インタ
ーレース，インターレースストップを生じてはならな
い。垂直同期信号Va〜Vdの下に書かれた数値は垂直アド
レスカウンタの内容を示している。
信号の第１フィールド、Ssは映像信号の第２フィール
ド、Ｈは１水平走査期間周期のパルス、HFはフィールド
判別のための１水平走査期間周期のパルス、FLDはフィ
ールド判別出力、Va〜Vdは垂直ホールド回路の定数のバ
ラツキ等による４種類の異なったディレー時間をもつ垂
直同期信号Ｖを表わしている。もちろん、どのようなデ
ィレー時間をもつ垂直同期信号が入力しても、逆インタ
ーレース，インターレースストップを生じてはならな
い。垂直同期信号Va〜Vdの下に書かれた数値は垂直アド
レスカウンタの内容を示している。
次に従来例の動作について説明する。説明のため、デ
コーダ51は垂直アドレスカウンタ52の内容が“20"から
画面が始まる様に設計されているとする。まず垂直同期
信号がVaであったとする。第１フィールド時において
は、信号HFが“L"のタイミングで垂直同期信号が入力す
るので、フィールド判別出力FLDは“L"となる。また走
査線l2に表示される映像信号は垂直アドレスカウンタの
内容が“20"になった時の映像信号、すなわちが表示
される。以下同様に走査線l4には映像信号が表示され
る。第２フィールド時においては、フィールド判別出力
FLDは“H"となり走査線l1には映像信号、走査線l3に
は映像信号が表示される。この様子を第７図ａに示
す。
コーダ51は垂直アドレスカウンタ52の内容が“20"から
画面が始まる様に設計されているとする。まず垂直同期
信号がVaであったとする。第１フィールド時において
は、信号HFが“L"のタイミングで垂直同期信号が入力す
るので、フィールド判別出力FLDは“L"となる。また走
査線l2に表示される映像信号は垂直アドレスカウンタの
内容が“20"になった時の映像信号、すなわちが表示
される。以下同様に走査線l4には映像信号が表示され
る。第２フィールド時においては、フィールド判別出力
FLDは“H"となり走査線l1には映像信号、走査線l3に
は映像信号が表示される。この様子を第７図ａに示
す。
次に垂直同期信号がVbの場合について説明する。第１
フィールドでは、フィールド判別出力FLDは“H"となり
走査線l1には映像信号、走査線l3には映像信号、
又、第２フィールドでは、フィールド判別出力FLDは
“L"となり、走査線l2には映像信号、走査線l4には映
像信号が表示される。この様子を第７図ｂに示す。
フィールドでは、フィールド判別出力FLDは“H"となり
走査線l1には映像信号、走査線l3には映像信号、
又、第２フィールドでは、フィールド判別出力FLDは
“L"となり、走査線l2には映像信号、走査線l4には映
像信号が表示される。この様子を第７図ｂに示す。
さらに、垂直同期信号がVc,Vdの場合についても同様
に第７図ｃ及びｄに示す。
に第７図ｃ及びｄに示す。
以上のごときフィールド判別を行なえば、垂直同期分
離回路のディレー値にかかわらず、正常なインターレー
ス画像が得られる。
離回路のディレー値にかかわらず、正常なインターレー
ス画像が得られる。
発明が解決しようとする課題 上記のごときフィールド判別回路においては、信号HD
の変化点付近に垂直同期信号Ｖが入力した場合、インタ
ーレースの停止、又は、不安定な動作を行なうことにな
ってしまう。
の変化点付近に垂直同期信号Ｖが入力した場合、インタ
ーレースの停止、又は、不安定な動作を行なうことにな
ってしまう。
本発明は、上記の誤動作，不安定動作を解決するもの
であり、フィールド判別回路にプルイン（引き込み）機
能を付加し、いかなるディレイをもつ垂直同期信号が入
力しても、常に安定なインターレースを得ることができ
るフィールド判別回路を提供しようとするものである。
であり、フィールド判別回路にプルイン（引き込み）機
能を付加し、いかなるディレイをもつ垂直同期信号が入
力しても、常に安定なインターレースを得ることができ
るフィールド判別回路を提供しようとするものである。
課題を解決するための手段 本実施例においては、１水平走査期間を少なくとも６
分割し、各分割内に１つのパルスを持つパルス列でシフ
トする６ビット長以上のシフトレジスタと、このシフト
レジスタでシフトされた６個以上の垂直同期信号の中か
ら１個の垂直同期信号を選択するためのセレクタと、前
記セレクタの選択と一対一に対応した６個以上の状態を
持つステートマシンと、前記セレクタで選択された垂直
同期信号の位相すなわち選択された垂直同期信号が水平
走査期間のどの分割区分で入力したかを検出する位相検
出手段と、前記位相の検出結果に従って各分割区分に対
しあらかじめ決められているフィールド信号及び状態遷
移信号を出力するデコーダと、前記状態遷移信号に従い
上記ステートマシンがその状態を変更し、前記セレクタ
で選択された垂直同期信号によってリセットをかけられ
る垂直アドレスカウンタと、垂直アドレスデコーダから
構成されている。
分割し、各分割内に１つのパルスを持つパルス列でシフ
トする６ビット長以上のシフトレジスタと、このシフト
レジスタでシフトされた６個以上の垂直同期信号の中か
ら１個の垂直同期信号を選択するためのセレクタと、前
記セレクタの選択と一対一に対応した６個以上の状態を
持つステートマシンと、前記セレクタで選択された垂直
同期信号の位相すなわち選択された垂直同期信号が水平
走査期間のどの分割区分で入力したかを検出する位相検
出手段と、前記位相の検出結果に従って各分割区分に対
しあらかじめ決められているフィールド信号及び状態遷
移信号を出力するデコーダと、前記状態遷移信号に従い
上記ステートマシンがその状態を変更し、前記セレクタ
で選択された垂直同期信号によってリセットをかけられ
る垂直アドレスカウンタと、垂直アドレスデコーダから
構成されている。
作用 従来例の動作説明で明らかな様に、従来回路において
も垂直同期信号が信号HFの変化点付近に入力しないかぎ
り安定に動作することがわかっている。本発明の基本動
作は、垂直同期信号がどの様なタイミングで入力して
も、常に信号HFの中央部で入力する垂直同期信号を、シ
フトレジスタでシフトされた６個の垂直同期信号の中か
ら選び出すことにより、安定なインターレース動作を行
なうことができる。
も垂直同期信号が信号HFの変化点付近に入力しないかぎ
り安定に動作することがわかっている。本発明の基本動
作は、垂直同期信号がどの様なタイミングで入力して
も、常に信号HFの中央部で入力する垂直同期信号を、シ
フトレジスタでシフトされた６個の垂直同期信号の中か
ら選び出すことにより、安定なインターレース動作を行
なうことができる。
一方、受信している信号がインターレースしているか
ノーインターレースであるかを正確に知るためには、１
水平走査期間を少なくとも６以上に分割する必要があ
る。すなわち誤動作の発生をあらかじめ±１だけ考えて
おけば、ノーインターレースを表わす分割＝３、インタ
ーレースを表わす分割＝３、の合計６分割以上必要とな
る。
ノーインターレースであるかを正確に知るためには、１
水平走査期間を少なくとも６以上に分割する必要があ
る。すなわち誤動作の発生をあらかじめ±１だけ考えて
おけば、ノーインターレースを表わす分割＝３、インタ
ーレースを表わす分割＝３、の合計６分割以上必要とな
る。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。第１図は本発明の一実施例におけるフィー
ルド判別回路のブロック図である。
ら説明する。第１図は本発明の一実施例におけるフィー
ルド判別回路のブロック図である。
第１図において、11は6bit長のシフトレジスタ、12は
セレクタ、13はラッチ、14はデコーダ、15はステートマ
シン、16は垂直アドレスカウンタ、17は垂直アドレスデ
コーダである。
セレクタ、13はラッチ、14はデコーダ、15はステートマ
シン、16は垂直アドレスカウンタ、17は垂直アドレスデ
コーダである。
以上のように構成されたフィールド判別回路及び垂直
駆動回路について第２図を用いて説明する。
駆動回路について第２図を用いて説明する。
第２図に示すごとく１水平走査期間を６分割し3bit信
号HF0〜HF2を用いて各分割を区別する。この６分割の各
々をφ0,φ1,……，φ５とする。シフトレジスタ11に
は、各分割毎に１つのパルスを持つパルス列CKが加えら
れ、垂直同期信号Vinは６種類の垂直同期信号Va〜Vfに
シフトされる。
号HF0〜HF2を用いて各分割を区別する。この６分割の各
々をφ0,φ1,……，φ５とする。シフトレジスタ11に
は、各分割毎に１つのパルスを持つパルス列CKが加えら
れ、垂直同期信号Vinは６種類の垂直同期信号Va〜Vfに
シフトされる。
セレクタ12は、６入力S1〜S6のうちの１つを選択し出
力するが、どの入力を選択するかは、ステートマシン15
の６個の可能な状態σ１〜σ６により決定される。ラッ
チ13は、セレクタ12によって選択された垂直同期信号に
より、3bit信号HF0〜HF2をラッチする。まず、このとき
選択された垂直同期信号のタイミングが、φ０又はφ３
であった場合について説明する。デコーダ14は、ステー
トマシン15の状態を１だけ増す。もしステートマシンの
状態がすでにσ６であったときは、σ４へ遷移する。従
って、次に選択される垂直同期信号はφ４又はφ１のタ
イミングになる可能性が非常に高くなる。
力するが、どの入力を選択するかは、ステートマシン15
の６個の可能な状態σ１〜σ６により決定される。ラッ
チ13は、セレクタ12によって選択された垂直同期信号に
より、3bit信号HF0〜HF2をラッチする。まず、このとき
選択された垂直同期信号のタイミングが、φ０又はφ３
であった場合について説明する。デコーダ14は、ステー
トマシン15の状態を１だけ増す。もしステートマシンの
状態がすでにσ６であったときは、σ４へ遷移する。従
って、次に選択される垂直同期信号はφ４又はφ１のタ
イミングになる可能性が非常に高くなる。
次に、選択された垂直同期信号のタイミングがφ１又
はφ４であった場合は、デコーダ14はステートマシンの
状態を変えない。従って、次に選択される垂直同期信号
はφ４又はφ１のタイミングになる可能性が非常に高
い。最後に、選択された垂直同期信号のタイミングがφ
２又はφ５であった場合、デコーダ14は、ステートマシ
ンの状態を１だけ減ずる。もし、ステートマシンの状態
がすでにσ１であったときは、σ３へ遷移する。従っ
て、次に選択される垂直同期信号は、φ４又はφ１のタ
イミングになる可能性が非常に高くなる。以上の様に、
入力した垂直同期信号のタイミングいかんにかかわら
ず、選択後の垂直同期信号は、φ１又はφ４の安定した
判別が可能なタイミングに収束する。
はφ４であった場合は、デコーダ14はステートマシンの
状態を変えない。従って、次に選択される垂直同期信号
はφ４又はφ１のタイミングになる可能性が非常に高
い。最後に、選択された垂直同期信号のタイミングがφ
２又はφ５であった場合、デコーダ14は、ステートマシ
ンの状態を１だけ減ずる。もし、ステートマシンの状態
がすでにσ１であったときは、σ３へ遷移する。従っ
て、次に選択される垂直同期信号は、φ４又はφ１のタ
イミングになる可能性が非常に高くなる。以上の様に、
入力した垂直同期信号のタイミングいかんにかかわら
ず、選択後の垂直同期信号は、φ１又はφ４の安定した
判別が可能なタイミングに収束する。
ステートマシンの状態遷移図とセレクタの詳細図を第
３図に示す。
３図に示す。
デコーダ14は、さらにフィールド判別信号FLDを選択
後の垂直同期信号のタイミングがφ0,φ1,φ２のときは
“L"、φ3,φ4,φ５のときは“H"として出力する。
後の垂直同期信号のタイミングがφ0,φ1,φ２のときは
“L"、φ3,φ4,φ５のときは“H"として出力する。
垂直アドレスカウンタ16,垂直アドレスデコーダ及び
垂直ドライバの働きは、従来例と同様である。
垂直ドライバの働きは、従来例と同様である。
発明の効果 上記のごとく、入力垂直同期信号のタイミングにかか
わらず、安定した選択後の垂直同期信号を用いることに
より、フィールド判別誤動作，不安定動作を完全に防ぐ
ことができる。
わらず、安定した選択後の垂直同期信号を用いることに
より、フィールド判別誤動作，不安定動作を完全に防ぐ
ことができる。
第１図は本発明の一実施例におけるフィールド判別回路
のブロック図、第２図は上記実施例の動作説明のための
タイミングチャート、第３図a,bはステートマシンの状
態遷移図とセレクタの詳細な構成を示すブロック図、第
４図は画像表示素子の走査線の順序を説明するための模
式図、第５図は従来例のフィールド判別回路のブロック
図、第６図はそのフィールド判別動作説明のための詳細
なタイミングチャート、第７図は垂直同期パルスの位相
変化による画像の変化の模式図である。 11……シフトレジスタ、12……セレクタ、13……ラッ
チ、14……デコーダ、15……ステートマシン、16……垂
直アドレスカウンタ、17……垂直アドレスデコーダ。
のブロック図、第２図は上記実施例の動作説明のための
タイミングチャート、第３図a,bはステートマシンの状
態遷移図とセレクタの詳細な構成を示すブロック図、第
４図は画像表示素子の走査線の順序を説明するための模
式図、第５図は従来例のフィールド判別回路のブロック
図、第６図はそのフィールド判別動作説明のための詳細
なタイミングチャート、第７図は垂直同期パルスの位相
変化による画像の変化の模式図である。 11……シフトレジスタ、12……セレクタ、13……ラッ
チ、14……デコーダ、15……ステートマシン、16……垂
直アドレスカウンタ、17……垂直アドレスデコーダ。
Claims (1)
- 【請求項１】１水平走査期間を少なくとも６分割し、各
分割内に１つのパルスを持つパルス列でシフトする６ビ
ット長以上のシフトレジスタと、このシフトレジスタで
シフトされた６個以上の垂直同期信号の中から１個の垂
直同期信号を選択するためのセレクタと、前記セレクタ
の選択と一対一に対応した６個以上の状態を持つステー
トマシンと、前記セレクタで選択された垂直同期信号の
位相すなわち選択された垂直同期信号が水平走査期間の
どの分割区分で入力したかを検出する位相検出手段と、
前記位相の検出結果に従って前記分割区分に対しあらか
じめ決められているフィールド信号および状態遷移信号
を出力するデコーダと、前記セレクタで選択された垂直
同期信号によってリセットをかけられる垂直アドレスカ
ウンタと、垂直アドレスデコーダから構成され、前記状
態遷移信号に従い前記ステートマシンがその状態を変更
することを特徴とするフィールド判別回路
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273549A JP2794727B2 (ja) | 1988-10-28 | 1988-10-28 | フィールド判別回路 |
| US07/425,107 US5012339A (en) | 1988-10-28 | 1989-10-23 | Field discrimination circuit |
| DE68912876T DE68912876T2 (de) | 1988-10-28 | 1989-10-25 | Halbbild-Diskriminierschaltung. |
| EP89119855A EP0366124B1 (en) | 1988-10-28 | 1989-10-25 | Field discrimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273549A JP2794727B2 (ja) | 1988-10-28 | 1988-10-28 | フィールド判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02119467A JPH02119467A (ja) | 1990-05-07 |
| JP2794727B2 true JP2794727B2 (ja) | 1998-09-10 |
Family
ID=17529369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63273549A Expired - Fee Related JP2794727B2 (ja) | 1988-10-28 | 1988-10-28 | フィールド判別回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5012339A (ja) |
| EP (1) | EP0366124B1 (ja) |
| JP (1) | JP2794727B2 (ja) |
| DE (1) | DE68912876T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0455890A (ja) * | 1990-06-25 | 1992-02-24 | Canon Inc | 画像データ制御装置及び表示システム |
| JPH05199481A (ja) * | 1992-01-23 | 1993-08-06 | Fanuc Ltd | ビデオ信号の位相制御回路 |
| JP2935307B2 (ja) * | 1992-02-20 | 1999-08-16 | 株式会社日立製作所 | ディスプレイ |
| US5485220A (en) * | 1992-11-23 | 1996-01-16 | Eastman Kodak Company | Sync stripper circuit |
| JP3334211B2 (ja) * | 1993-02-10 | 2002-10-15 | 株式会社日立製作所 | ディスプレイ |
| JPH06245098A (ja) * | 1993-02-16 | 1994-09-02 | Sharp Corp | フィールド決定回路 |
| JPH08298624A (ja) * | 1995-04-25 | 1996-11-12 | Sony Corp | Ｃｃｄ撮像装置 |
| US6160589A (en) * | 1997-12-29 | 2000-12-12 | Silicon Graphics, Inc. | Video frame detector readily adaptable to video signal formats without manual programming and method for same |
| US7992858B2 (en) | 2006-04-19 | 2011-08-09 | Ricoh Company, Ltd. | Sheet conveying apparatus, image scanning apparatus, and image forming apparatus |
| JP4769683B2 (ja) * | 2006-10-02 | 2011-09-07 | 株式会社リコー | シート搬送路切替装置、シート搬送装置及び画像形成装置 |
| JP4621178B2 (ja) | 2006-08-11 | 2011-01-26 | 株式会社リコー | シート搬送装置、画像読取装置および画像形成装置 |
| JP4814113B2 (ja) * | 2007-01-22 | 2011-11-16 | 株式会社リコー | シート搬送装置および画像形成装置 |
| JP4621219B2 (ja) | 2007-02-26 | 2011-01-26 | 株式会社リコー | シート搬送装置および画像形成装置 |
| JP5099768B2 (ja) | 2008-01-22 | 2012-12-19 | 株式会社リコー | シート搬送装置および画像形成装置 |
| JP4930463B2 (ja) | 2008-07-09 | 2012-05-16 | 沖電気工業株式会社 | 媒体処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701799A (en) * | 1984-03-13 | 1987-10-20 | Sharp Kabushiki Kaisha | Image display panel drive |
| US4792853A (en) * | 1985-05-15 | 1988-12-20 | Canon Kabushiki Kaisha | Video signal processing devices |
| US4694348A (en) * | 1985-06-14 | 1987-09-15 | Citizen Watch Co., Ltd. | Method of driving liquid crystal display panel of TV receiver |
| JPS62175073A (ja) * | 1986-01-29 | 1987-07-31 | Fujitsu Ltd | テレビジヨン信号のフレ−ム検出回路 |
| JPS62190972A (ja) * | 1986-02-18 | 1987-08-21 | Matsushita Electric Ind Co Ltd | フレ−ム同期信号検出回路 |
| JPH01147975A (ja) * | 1987-12-04 | 1989-06-09 | Stanley Electric Co Ltd | 液晶テレビジョン |
-
1988
- 1988-10-28 JP JP63273549A patent/JP2794727B2/ja not_active Expired - Fee Related
-
1989
- 1989-10-23 US US07/425,107 patent/US5012339A/en not_active Expired - Lifetime
- 1989-10-25 DE DE68912876T patent/DE68912876T2/de not_active Expired - Fee Related
- 1989-10-25 EP EP89119855A patent/EP0366124B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02119467A (ja) | 1990-05-07 |
| EP0366124B1 (en) | 1994-02-02 |
| EP0366124A1 (en) | 1990-05-02 |
| US5012339A (en) | 1991-04-30 |
| DE68912876T2 (de) | 1994-06-23 |
| DE68912876D1 (de) | 1994-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2794727B2 (ja) | フィールド判別回路 | |
| US5057928A (en) | Drive apparatus for liquid crystal display device utilizing a field discriminating apparatus | |
| KR920010445B1 (ko) | 표시 제어 장치 | |
| EP1056285A2 (en) | Video display apparatus capable of displaying video signals of a plurality of types with different specifications | |
| KR970073058A (ko) | 비디오신호 변환장치 및 그 장치를 구비한 표시장치(a video signal conversion device and a display device having the same) | |
| TW584826B (en) | Liquid crystal display having data driver and gate driver | |
| US9344607B2 (en) | Method and device for synchronizing an image display in a motor vehicle | |
| US5966111A (en) | Matrix type liquid crystal display device | |
| US4797743A (en) | Video memory control device | |
| US6593918B2 (en) | Matrix-type panel driving circuit and method and liquid crystal display device | |
| JP3259628B2 (ja) | 走査線変換装置 | |
| JP2795845B2 (ja) | 液晶パネル駆動装置 | |
| JP3141223B2 (ja) | 映像信号システム判別方法およびこの方法を用いた映像信号処理装置 | |
| JP3439020B2 (ja) | 垂直同期回路及びタイミングコントローラ | |
| JPS6126869B2 (ja) | ||
| JP2534479B2 (ja) | 液晶表示装置 | |
| JPH04144365A (ja) | フイールド判別回路 | |
| JP2677681B2 (ja) | フィールドインデックス装置 | |
| JPH0581113B2 (ja) | ||
| JPH1115428A (ja) | 水平表示幅調整回路 | |
| JPH113066A (ja) | 液晶表示装置 | |
| JPH07264436A (ja) | 映像信号処理回路及びそれを用いた液晶表示装置 | |
| JP3013357B2 (ja) | ビデオ信号識別回路及び画像機器 | |
| JPH07193730A (ja) | フィールド判別装置 | |
| JP2004279987A (ja) | 表示駆動装置および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |