JP2004279987A

JP2004279987A - 表示駆動装置および表示装置

Info

Publication number: JP2004279987A
Application number: JP2003074639A
Authority: JP
Inventors: Koji Ueno; 孝司上野; Yukihiro Nakahara; 征洋中原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-03-18
Filing date: 2003-03-18
Publication date: 2004-10-07

Abstract

【課題】入力映像信号のペアリングがタイミングコントローラのペアリング設定と異なる場合に自動的かつ正確に判別して適正なペアリング設定とする。
【解決手段】インターレス方式の入力映像信号がノンインターレス方式に変換されて表示素子１に表示される際に、検知処理回路６によって、入力映像データが次の１Ｖ（垂直周期）後の映像データと比較され、そのレベル差が大きい場所が検知される。検知された箇所に対して、数Ｖの期間にわたって、比較回路７によって映像データを比較することによって、タイミングコントローラ５によって設定された映像データのペアリングが正しいか誤っているかが判定される。誤っていると判定された場合には、遅延制御回路によってタイミングコントローラ５に入力される垂直同期信号の位相が遅延され、タイミングコントローラ５による映像データのペアリングが変更される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばテレビジョン装置、モニタ装置およびカーナビゲーションシステムなどの表示部に用いられ、ノンインターレス（順次走査）方式の１フィールド走査線相当分の縦方向画素数を有するマトリックス型表示素子などの表示素子を備えた液晶表示装置などの表示駆動装置およびそれを用いた表示装置に関する。
【０００２】
【従来の技術】
この種の表示装置およびそのペアリング設定制御方法について図面を参照しながら説明する。
【０００３】
図８（ａ）および図８（ｂ）は、インターレス（飛越走査）方式の概要を説明するための概念図である。
【０００４】
図８（ａ）には、垂直帰線期間中に、映像信号に挿入される垂直同期信号が示されている。この垂直同期信号は、等化パルスの前半期間１（３Ｈ期間）と、垂直同期パルス期間２（３Ｈ期間）と、等化パルスの後半期間３（３Ｈ期間）が示されている。垂直同期パルス期間の始まりから、奇数フィールドの映像信号のタイミングが図８（ａ）の丸枠で囲んだ番号で示され、偶数フィールドの映像信号のタイミングが図８（ａ）の四角枠で囲んだ番号で示されている。なお、このタイミングは、垂直同期パルス期間の始まりからの映像信号同士の関係を示しているが、実際の映像データは、垂直同期パルス期間の始まりから約２０Ｈ期間後から供給されるようになっている。
【０００５】
また、図８（ｂ）には、インターレス方式の表示装置について、奇数フィールドの水平走査タイミングが左側の丸枠で囲んだ番号で示され、偶数フィールドの水平走査タイミングが右側の四角枠で囲んだ番号で示されている。
【０００６】
図９は、従来のノンインターレス方式（順次走査）の表示装置の要部構成を示すブロック図である。
【０００７】
図９において、この表示装置２００は、画像表示を行う複数の画素が縦方向および横方向にマトリックス状に配列されたマトリックス表示素子１と、このマトリックス表示素子１の複数の信号線にＲＧＢの映像信号データを印加するデータドライバ２と、マトリックス表示素子１の複数の走査線を縦方向に走査する走査ドライバ３と、入力映像信号から水平同期信号および垂直同期信号を分離する画像処理ＩＣ４と、この画像処理ＩＣ４からの水平同期信号および垂直同期信号を受けてデータドライバ２および走査ドライバ３に表示用の各種制御信号を供給するタイミングコントローラ５とを備えている。
【０００８】
例えばＣＲＴ（陰極線管）では、奇数フィールドの走査線が２６２．５本設けられており、偶数フィールドの走査線もこれと同数設けられているので、全走査線数は５２５本となり、２フィールド走査線相当分の縦方向画素数を有しているが、表示素子の中には、例えば液晶表示装置などのように、製造の困難さから、その縦方向画素数が１フィールド走査線相当分となっているものも多い。ここでは、マトリックス表示素子１は１フィールド走査線相当の縦方向画素数を有するものとする。
【０００９】
タイミングコントローラ５には、画像処理ＩＣ４によって入力映像信号から分離された水平同期信号および垂直同期信号が供給されており、垂直スタートパルスＳＰＳおよび垂直クロック信号ＣＬＳが生成されて走査ドライバ３に供給され、水平スタートパルスＳＰＩＯおよび水平サンプリングクロック信号ＣＬＤが生成されてデータドライバ２に供給される。この垂直スタートパルスＳＰＳを基準として、奇数フィールドおよび偶数フィールドのスタート映像がそれぞれ決定され、同じラインに表示される奇数フィールドおよび偶数フィールドの映像データのペアリングが設定される。
【００１０】
ここで、図８に示すインターレス（飛越走査）方式の入力映像信号を図９に示すノンインターレス方式（順次走査）でマトリックス表示素子１に表示させる場合、同じ水平ラインに表示される映像データのペアリングが２通り存在することから、誤ったペアリングが選択されると、マトリックス表示素子１の垂直解像度が大幅に低下するという問題が生じる。
【００１１】
図１０は、インターレス（飛越走査）方式の映像信号データをノンインターレス（順次走査）方式に変換する際の２通りのペアリング設定について説明するための図である。
【００１２】
図１０（ａ）に示すように、偶数フィールドの２ｎライン目のデータと、奇数フィールドの２ｎ＋１ライン目のデータとをペアリングして同じ水平ラインに表示させる方法（以下、「偶数−奇数ペアリング」という）と、図１０（ｂ）に示すように、偶数フィールドの２ｎライン目のデータと、奇数フィールドの２ｎ−１ライン目のデータとをペアリングして同じラインに表示させる方法（以下、「奇数−偶数ペアリング」という）とがある。これらの場合の問題について、以下に、具体的に説明する。
【００１３】
図１１（ａ）および図１１（ｂ）は、各々のペアリングにおいて、黒線が一本表示される場合の表示素子の画面を示す図である。
【００１４】
図１１（ａ）に示す偶数−奇数ペアリングでは、インターレス（飛越走査）方式の入力映像信号のペアリングとタイミングコントローラ５によるペアリングとが一致しているため、正常に１本の黒線が表示されている。これに対して、図１１（ｂ）に示す奇数−偶数ペアリングでは、インターレス（飛越走査）方式の入力映像信号のペアリングとタイミングコントローラ５により設定された映像データのペアリングとが不一致であるため、灰色の二重線が表示されている。
【００１５】
これを解決するために、例えば特許文献１には、タイミングコントローラに入力される垂直同期信号の位相の遅延時間を、０（遅延なし）と０．５水平周期との間で切り換えることによって、上記ペアリングを奇数−偶数ペアリングと偶数奇数ペアリングとの間で切り換え可能な液晶表示パネルの駆動装置が開示されている。
【００１６】
また、特許文献２には、同期分離前の映像信号の垂直同期パルス期間の始点に対する、同期分離された垂直同期信号の始点の遅延時間ｔが、水平周期Ｈおよび正の整数ｋに対して、
０≦ｔ−ｋＨ＜０．５Ｈ
で示される第１の範囲である場合と、
０．５Ｈ≦ｔ−ｋＨ＜１Ｈ
で示される第２の範囲である場合とのどちらに属するかを判別し、第１の範囲に属するときには垂直同期信号の位相を０．５水平周期だけ遅延させてタイミングコントローラに入力し、第２の範囲に属するときには垂直同期信号の位相を遅延させずにタイミングコントローラに入力する液晶表示素子の駆動装置が開示されている。これによって、マトリクス液晶表示素子を表示駆動する際に、使用する同期分離用の画像処理ＩＣや構成部品によって、分離された垂直同期信号の遅延量が変動したとしても、タイミングコントローラによる映像データのペアリング設定を適正に保つことが可能となる。
【００１７】
【特許文献１】
特開平９−３２５７３９号公報
【００１８】
【特許文献２】
特開平１０−１９８３１４号公報
【００１９】
【発明が解決しようとする課題】
上述したようにインターレス方式からノンインターレス方式に方式変換する際に、動画を表示する場合には、上記図１０（ａ）および図１０（ｂ）に示す奇数−偶数ペアリングおよび偶数−奇数ペアリングのいずれのペアリングでも、垂直解像度の差は殆ど生じない。しかし、静止画または準静止画（ナビゲーション画面などのように画面変動が少ない画像）を表示する場合には、タイミングコントローラ５によって設定される奇数フィールドと偶数フィールドとのペアリングが、入力映像信号のペアリングと異なると、例えば図１１（ａ）に示すような横一本線が図１１（ｂ）に示すように二重線に見えるなど、垂直解像度に大幅な低下が発生するという問題がある。
【００２０】
また、上記特許文献１，２では、タイミングコントローラに入力される垂直同期信号の位相を切り換えることによって、タイミングコントローラによる映像データのペアリング設定を変更することが可能であるものの、入力映像信号のペアリングと、タイミングコントローラによって設定されているペアリングとが一致しているか否かを自動的に正確に判別することができないという問題がある。
【００２１】
本発明は、上記従来の問題を解決するもので、例えばインターレス方式からノンインターレス方式に方式変換する際に、入力映像信号が静止画または準静止画である場合に、入力映像信号のペアリングに対してタイミングコントローラによるペアリング設定が正しいか否かを自動的に正確に判定し、誤っている場合には適正ペアリング設定に切り換えることにより、従来のような垂直解像度の低下を抑制して、垂直解像度が高く、より精細な映像表示を行うことができる表示駆動装置およびそれを用いた表示装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明の表示駆動装置は、インターレス方式の入力映像信号からノンインターレス方式の映像信号に方式変換して表示素子に表示駆動させる表示駆動装置において、該入力映像信号の同一フィールド毎またはフレーム毎の各映像データの変化の有無または変化量を検知し、該変化の有無または変化量に応じて、動画か静止画または準静止画かどうかを判定する判定手段と、該判定結果に基づいて、該表示素子に表示される奇数フィールドおよび偶数フィールドの映像データのペアリングを所定の適正ペアリングに切換制御するペアリング設定切換手段とを有しており、そのことにより上記目的が達成される。
【００２３】
また、本発明の表示駆動装置は、入力映像信号を表示素子に表示駆動させる表示駆動装置において、表示素子に表示される奇数フィールドおよび偶数フィールドのスタート映像信号を決定して奇数フィールドおよび偶数フィールドの映像データのペアリングを設定するタイミングコントローラと、奇数フィールドおよび偶数フィールドの一方フィールドの映像データと、この映像データに対して１水平周期前または／および後の他方フィールドの映像データを比較し、または該一方フィールドと次または／および前の一方フィールドとの各映像データを比較し、そのデータ比較結果に基づいて、タイミングコントローラによるペアリング設定の正誤を判定する判定手段とを有し、タイミングコントローラは、その判定結果に基づいてペアリング設定を所定の適正ペアリング設定に切換制御するペアリング設定切換手段を有しており、そのことにより上記目的が達成される。
【００２４】
さらに、好ましくは、本発明の表示駆動装置において、一方フィールドの映像データと、この映像データに対して１水平周期前または／および後の他方フィールドの映像データとを比較して、各映像データのレベル差が所定値以上の映像データの箇所を検知する検知処理回路をさらに有し、この検知箇所の映像データに対して、判定手段によるペアリング設定の正誤判定が行われる。
【００２５】
さらに、好ましくは、本発明の表示駆動装置における判定手段は、入力映像データを１ライン分保持するラインメモリを有し、このラインメモリ内の映像データを用いてペアリング設定の正誤を判定する。
【００２６】
さらに、好ましくは、本発明の表示駆動装置における判定手段は、一方フィールドの映像データと、この映像データに対して１水平周期前または／および後の前記他方フィールドの映像データとを比較し、または該一方フィールドと次または／および前の一方フィールドとの各映像データを比較し、比較した各データが一致した場合に、前記タイミングコントローラによるペアリング設定が誤りであると判定する。
【００２７】
さらに、好ましくは、本発明の表示駆動装置における判定手段は、一方フィールドの映像データと、この映像データに対して１水平周期前または／および後の他方フィールドの映像データとを比較し、または該一方フィールドと次または／および前の一方フィールドとの各映像データを比較し、比較した各データが異なる場合にタイミングコントローラによるペアリング設定が正しいと判定する。
【００２８】
さらに、好ましくは、本発明の表示駆動装置におけるペアリング設定切換手段は、垂直同期信号の位相の遅延時間を切り換え可能な遅延制御回路である。
【００２９】
さらに、好ましくは、本発明の表示駆動装置における遅延制御回路は、タイミングコントローラに入力される垂直同期信号の位相の遅延時間を０（遅延無し）と０．５水平周期との間で切り換え可能であり、判定手段にてペアリング設定が誤りであると判定された場合には、遅延制御回路によって垂直同期信号の位相を０．５水平周期遅延させ、また、判定手段にてペアリング設定が正しいと判定された場合には、遅延制御回路による垂直同期信号の位相遅延をせずにそのままの状態で出力する。
【００３０】
さらに、好ましくは、本発明の表示駆動装置において、検知箇所の映像データに対して数垂直周期期間にわたって、判定手段によるデータ比較処理が繰り返し行われて判定される。
【００３１】
さらに、好ましくは、本発明の表示駆動装置における判定手段は、一方フィールドの映像データと、この映像データに対して２ｎ垂直周期後（ｎは自然数）の一方フィールドと同一フィールドの映像データとを比較し、その比較結果として映像データが異なる場合には動画であると判定し、遅延制御回路は、この判定結果に基づいて、垂直同期信号の位相を遅延せずそのままの状態で垂直同期信号を出力する。
【００３２】
さらに、好ましくは、本発明の表示駆動装置におけるタイミングコントローラは、奇数フィールドおよび偶数フィールドで１フレームを構成するインターレス方式の入力映像信号を同期分離して得られた水平同期信号および垂直同期信号に基づいて表示素子をノンインターレス方式で表示制御する。
【００３３】
さらに、好ましくは、本発明の表示駆動装置において、２系統以上の入力映像信号を切り換えるスイッチ手段を有する画像処理回路をさらに備え、表示素子に２系統以上の画像が合成されて表示される場合に、判定手段は、２系統以上の入力映像信号のうちの任意の入力映像信号に対してデータ比較を行って、判定手段によるペアリング設定の正誤を判定する。
【００３４】
本発明の表示装置は、表示素子を表示駆動する請求項１〜１１の何れかに記載の表示駆動装置を備え、この表示素子はマトリックス表示素子であり１フィールド走査線相当分の縦方向画素数を有するものであり、そのことにより上記目的が達成される。
【００３５】
上記構成により、以下に、本発明の作用について説明する。
【００３６】
本発明にあっては、インターレス方式の入力映像信号がノンインターレス方式に変換されて表示素子に表示される際に、検知処理回路によって、まず、入力映像データが例えば次の１Ｈ（水平周期）後（または１Ｖ（垂直周期）後）の映像データと比較され、そのレベル差が所定値よりも大きい箇所が検知される。
【００３７】
次に、このレベル差が所定値よりも大きいと検知された箇所の映像データに対して、数Ｖ（垂直周期）の期間の間、映像データを比較することによって、タイミングコントローラによって設定された映像データのペアリングが正しいか誤っているかが自動的かつ正確に判定される。
【００３８】
誤っていると判定された場合には、遅延制御回路によってタイミングコントローラに入力される垂直同期信号の位相が所定期間だけ遅延されて映像データのペアリング設定が変更される。
【００３９】
これにより、どのような映像信号が入力されても、従来のような垂直解像度の低下を抑制して、より垂直解像度が高いペアリングを自動的かつ正確に判定できて、タイミングコントローラによりペアリング設定を最適にすることができて、より精細な映像表示を行うことが可能となる。
【００４０】
また、車載用途でのナビゲーションシステムやＯＳＤ（ＯｎＳｃｒｅｅｎＤｉｓｐｌａｙ）システムなどのように、一つの表示素子にテレビジョン画面とナビゲーション画面、またはテレビジョン画面とＯＳＤ画面の表示など、２系統以上の画像表示を行う場合には、通常、画像処理ＩＣなどによって、２系統以上の入力映像信号を切り換えるスイッチ手段が設けられている。このような場合に、テレビジョン画面は、動画が表示されることが多いため、ペアリング設定が誤っていても、表示に大きな影響は生じない。よって、例えばビデオ切り換えスイッチを利用して、ペアリング設定を重視する必要がある静止画または準静止画の映像データのみに対して判定を行って、適正なペアリングを設定することによって、画質を向上させることも可能である。
【００４１】
【発明の実施の形態】
以下に、本発明の表示駆動装置の実施形態をノンインターレス（順次走査）方式の表示装置に適用した場合について、図面を参照しながら説明する。
【００４２】
図１は、本発明のノンインターレス（順次走査）方式の表示装置の実施形態における要部構成を示すブロック図である。なお、図９の構成部材と同様の作用効果を奏する部材には同一の符号を付する。
【００４３】
図１において、この表示装置１００は、１フィールド走査線相当の縦方向画素数を有するマトリックス表示素子１と、このマトリックス表示素子１の複数の信号線に三原色（ＲＧＢ）の映像信号データを印加するデータドライバ２と、マトリックス表示素子１の複数の走査線を縦方向に走査する走査ドライバ３と、入力映像信号を映像データ（ＲＧＢデータ）と水平同期信号および垂直同期信号とに分離する画像処理ＩＣ４と、この画像処理ＩＣ４からの水平同期信号および垂直同期信号を受けてデータドライバ２および走査ドライバ３に各種制御信号を供給するタイミングコントローラ５Ａと、画像処理ＩＣ４によって入力映像信号から分離された映像データ（ＲＧＢデータ）を１Ｈ（１水平周期）後のデータ（垂直方向に隣接するデータ）と比較して、信号レベル差が所定値以上である箇所を検知する検知処理回路６と、この検知箇所に対して、数Ｖ（数垂直周期）の期間にわたって映像データを比較して、タイミングコントローラ５Ａによるペアリングの設定が正しいか誤っているかを判定する判定手段としての比較回路７とを備えている。
【００４４】
タイミングコントローラ５Ａには、画像処理ＩＣ４によって奇数フィールドおよび偶数フィールドで１フレームを構成するインターレス方式の入力映像信号から分離された水平同期信号および垂直同期信号が供給され、垂直スタートパルスＳＰＳおよび垂直クロック信号ＣＬＳなどの各種制御信号が生成されて走査ドライバ３に供給され、水平スタートパルスＳＰＩＯおよび水平サンプリングクロック信号ＣＬＤなどの各種制御信号が生成されてデータドライバ２に供給される。この垂直スタートパルスＳＰＳを基準として、奇数フィールドおよび偶数フィールドのスタート映像データ（スタート映像信号）が各々決定され、同じラインに表示される奇数フィールドおよび偶数フィールドの各映像データのペアリングが設定される。
【００４５】
また、タイミングコントローラ５Ａは、検知処理回路６を制御すると共に検知処理回路６からの検知パルス信号を受けて比較回路７を制御し、比較回路７から供給されるペアリング判定信号によって、入力される垂直同期信号の位相の遅延時間が切り換えられ、それによってペアリングの設定が変更されるようになっている。
【００４６】
タイミングコントローラ５Ａは、そのペアリング判定信号（判定結果）に基づいて、垂直同期信号の位相の遅延時間を切り換えることにより、所定の適正ペアリング設定に切換制御するペアリング設定切換手段としての遅延制御回路（図示せず）を有している。
【００４７】
ここで、図１の検知処理回路６の要部構成およびその検知処理動作について図２および図３を参照しながら詳細に説明する。
【００４８】
図２は、図１の検知処理回路６の要部構成例を示す回路図であり、図３は、図２の検知処理回路６の検知処理動作を説明するための図である。
【００４９】
ここでは、画像処理ＩＣ４から出力される映像信号がＡ／Ｄコンバータ２０によってデジタル化され、上位３ビットの映像データがタイミングコントローラ５Ａからの書き込み制御信号ＷｒｉｔｅＡ〜ＤによってラインメモリＡ２３ａ〜Ｄ２３ｄに書き込まれて、タイミングコントローラ５Ａからの読み出し制御信号ＲｅａｄＡ〜ＤによってラインメモリＡ２３ａ〜Ｄ２３ｄに書き込まれた映像データが検知処理制御回路６Ｂに供給されるようになっている。
【００５０】
なお、これらのラインメモリＡ２３ａ〜Ｄ２３ｄと、ＡＮＤ回路２１ａ〜２１ｄおよび２２ａ〜２２ｄと、Ａ／Ｄコンバータ２０とは、画像処理ＩＣ４内に設けてもよいが、ここではこれらをメモリ部６Ａとして検知処理回路６内に設けている。
【００５１】
一方、検知処理制御回路６Ｂは、黒レベルを判定するＮＯＲ回路２４ａ〜２４ｄと、白レベルを判定するＡＮＤ回路２５ａ〜２５ｄと、ラインメモリＡ２３ａの映像データとラインメモリＢ２３ｂの映像データとの信号レベル差を検出する比較回路２６と、ラインメモリＢ２３ｂの映像データとラインメモリＣ２３ｃの映像データとの信号レベル差を検出する比較回路２７と、ラインメモリＣ２３ｃの映像データとラインメモリＤ２３ｄの映像データとの信号レベル差を検出する比較回路２８と、ラインメモリＤ２３ｄの映像データとラインメモリＡ２３ａの映像データとの信号レベル差を検出する比較回路２９とを有している。
【００５２】
また、検知処理制御回路６Ｂは、ＡＮＤ回路３３ｂから検知パルス出力がタイミングコントローラ５Ａに１度出力されると、次の比較動作が終了するまで新たに検知パルス出力が出力されないようにするフリップフロップ回路３４と、所定のレベル差が検知されたフィールドにおいて検知後にＷｒｉｔｅ信号とＲｅａｄ信号とがラインメモリＡ２３ａ〜Ｄ２３ｄに供給されることを制限し、検知対象となった映像データが上書きされることを防ぐためのフリップフロップ回路３５と、検知パルス出力がファーストフィールドにおいて出力され、次のセカンドフィールドでは出力されないように制限するためのフィールド判別回路３１とをさらに有している。
【００５３】
ＮＯＲ回路２４ａ〜２４ｄは、入力されるデータが黒レベルのときに”Ｈ”が出力され、ＡＮＤ回路２５ａ〜２５ｄは、入力されるデータが白レベルのときに”Ｈ”が出力されるようになっている。また、比較回路２６はＡＮＤ回路２６ａ、２６ｂおよびＮＯＲ回路２６ｃによって構成され、比較回路２７はＡＮＤ回路２７ａ、２７ｂおよびＮＯＲ回路２７ｃによって構成され、比較回路２８はＡＮＤ回路２８ａ、２８ｂおよびＮＯＲ回路２８ｃによって構成され、比較回路２９はＡＮＤ回路２９ａ、２９ｂおよびＮＯＲ回路２９ｃによって構成されており、それぞれ、入力される一方のデータが白レベルで他方のデータが黒レベルのときに”Ｈ”が出力されるようになっている。
【００５４】
これらの比較回路２６〜２９からの各出力が入力されるＯＲ回路３０からは、ラインメモリＡ３１ａおよびＢ３１ｂからのデータの信号レベル差、ラインメモリＡ３１ｂおよびＢ３１ｃからのデータの信号レベル差、ラインメモリＣ３１ｃおよびＤ３１ｄからのデータの信号レベル差、ラインメモリＤ３１ｄおよびＡ３１ａからのデータの信号レベル差のいずれか一つでも大きい場合に、検知パルス”Ｈ”が出力されるようになっている。
【００５５】
以下に、この検知処理制御回路６Ｂによる映像信号データのレベル差検知動作について、図３のタイミングチャートを用いて説明する。
【００５６】
画像処理ＩＣ４から出力される映像信号は、Ａ／Ｄコンバータ２０によってデジタル化（この例では６ビット）され、ラインメモリＡ２３ａ〜Ｄ２３ｄに、デジタル化された信号データの上位３ビットがそれぞれ書き込まれる。ここで、下位ビットは、Ａ／Ｄ変換誤差なども含まれているため、ラインメモリＡ２３ａ〜Ｄ２３ｄには書き込まれない。
【００５７】
ラインメモリＡ２３ａ〜Ｄ２３ｄはそれぞれ、タイミングコントローラ５Ａから供給される、図３の左側に示す書き込み制御信号Ｗｒｉｔｅ＿Ａ〜Ｄ、図３の右側に示す読み出し制御信号Ｒｅａｄ＿Ａ〜Ｄおよび図３の上側に示すサンプリングクロックＳａｍｐｌｉｎｇＣＬＫによって制御されており、まず、垂直方向１ライン目のデータがラインメモリＡ２３ａに書き込まれ、次に、垂直方向２ライン目のデータがラインメモリＢ２３ｂに書き込まれる。さらに、垂直方向３ライン目のデータがラインメモリＣ２３ｃに書き込まれると同時に、ラインメモリＡ２３ａのデータとラインメモリＢ２３ｂのデータとが読み出されて検知処理制御回路６Ｂに供給され、信号レベル差が所定値よりも大きい箇所が検知される。信号レベル差が所定値よりも大きい箇所が検知されない場合には、垂直方向４ライン目のデータがラインメモリＤ２３ｄに書き込まれ、それと同時にラインメモリＢ２３ｂのデータとラインメモリＣ２３ｃのデータとが読み出されて検知処理制御回路６Ｂに供給され、信号レベル差が所定値よりも大きい箇所が検知される。このようにして、マトリクス状（２次元状）に配列された各画素に対応する映像データの信号レベルが１Ｈ後（垂直方向真下の隣接画素）の信号レベルと比較される。
【００５８】
検知処理制御回路６Ｂにおいて、ラインメモリＡ２３ａ〜Ｄ２３ｄから供給された各映像データは、黒レベルを判定するＮＯＲ回路２４ａ〜２４ｄにそれぞれ入力されており、例えば６ビットの信号（２^６＝６４階調）の場合には、それぞれ８階調目以下の信号レベルである場合にＮＯＲ回路２４ａ〜２４ｄから”Ｈ”が出力される。また、ラインメモリＡ２３ａ〜Ｄ２３ｄから供給された映像データは、白レベルを判定するＡＮＤ回路２５ａ〜２５ｄにもそれぞれ入力されており、例えば６ビットの信号（２^６＝６４階調）の場合には、それぞれ５６階調目以上の信号レベルである場合にＡＮＤ回路２５ａ〜２５ｄから”Ｈ”が出力されるようになっている。
【００５９】
ＮＯＲ回路２４ａおよびＡＮＤ回路２４ｂからの出力信号は比較回路２６に入力される。比較回路２６は、ＡＮＤ回路２６ａおよび２６ｂとＯＲ回路２６ｃとによって構成されており、例えば図３の右側の斜線部に示す箇所において、ラインメモリＡ２３ａからのデータが黒レベル（８階調目以下）で、ラインメモリＢ２３ｂからのデータが白レベル（５６階調目以上）のとき（各映像データのレベル差が所定値以上）、またはその反対にラインメモリＢ２３ｂからのデータが黒レベル（８階調目以下）で、ラインメモリＡ２３ａからのデータが白レベル（５６階調目以上）のときに（各映像データのレベル差が所定値以上）、図３の下側に示すように検知パルス出力が出力されるようになっている。
【００６０】
これと同様に、比較回路２７ではラインメモリＢ２３ｂからのデータとラインメモリＣ２３ｃからのデータとが比較され、比較回路２８ではラインメモリＣ２３ｃからのデータとラインメモリＤ２３ｄからのデータとが比較され、比較回路２９ではラインメモリＤ２３ｄからのデータとラインメモリＡ２３ａからのデータとが比較される。
【００６１】
このように、信号レベル差が大きい箇所を検知する理由は、次に詳細説明する比較回路７でデータ比較する際に、誤判定を避け正確な判定をするために、信号レベル差が所定値よりも大きい箇所の各映像データで比較する方が好ましいからである。
【００６２】
検知処理制御回路６Ｂの比較回路２６〜２９からの検知パルスはＯＲ回路３０に入力され、ＯＲ回路３０では、比較回路２６〜２９のいずれかによって信号レベル差が所定値よりも大きいことが検知されると、ＯＲ回路３０から検知パルス出力が出力される。
【００６３】
ＯＲ回路３０から出力される検知パルスは、ＡＮＤ回路３２およびＡＮＤ回路３３ａを介してフリップフロップ回路３４を構成するフロップフリップフロップ回路３４ａのクロック入力端子ＣＫに入力されており、このフリップフロップ回路３４ａの出力端子Ｑとデータ入力端子Ｄとが接続されたフリップフロップ回路３４ｂのクロック入力端子ＣＫはインバータ回路３６を介してラインメモリＡ２３ａ〜Ｄ２３ｄとそれぞれ接続されている。
【００６４】
このフリップフロップ回路３４では、一度検知パルスが取り込まれると、図３の下側に示すように、フリップフロップ回路３４ｂの反転出力端子Ｑバーからの出力が”Ｌ”となる。この出力はＡＮＤ回路３３ａおよび３３ｂの各一方入力端に信号入力されており、フリップフロップ回路３４の各リセット端子Ｒにリセットパルスが供給されるまで、図３の右側の斜線部に示すように、信号レベル差がある箇所でも、図３の下側に示すように、新たに検知パルス出力が外部（タイミングコントローラ５Ａ）に出力されないようになっている。これによって、ＯＲ回路３０からの検知パルスが１度出力されると、次の比較回路７による判定動作が終了するまで新たに検知パルスが出力されないように制御される。
【００６５】
フリップフロップ回路３４からの出力は、フリップフロップ回路３５のデータ入力端子Ｄに入力されており、フリップフロップ回路３５の反転出力端子Ｑバーからの出力は、制御信号ＷｒｉｔｅおよびＲｅａｄが入力されるＡＮＤ回路２１ａ〜２１ｄおよび２２ａ〜２２ｄの各一方入力端にそれぞれ入力されている。これによって、検知されたフィールドで検知後に制御信号ＷｒｉｔｅおよびＲｅａｄがラインメモリ２３ａ〜２３ｄに供給されないように制限され、検知対象となった映像信号データが上書きされることを防ぐことができる。
【００６６】
また、ＡＮＤ回路３２の他方入力端には、ＸＮＯＲ回路３１ａによって構成される、ファーストフィールドとセカンドフィールドとを判別するフィールド判別回路３１の出力端とも接続されており、フィールド判別回路３１には、フィールド判別出力信号と、タイミングコントローラ５Ａによる現行のペアリング設定信号とが入力されるようになっている。なお、ペアリング設定が奇数−偶数ペアリングの場合にはファーストフィールドは奇数フィールドであり、偶数−奇数ペアリングの場合にはファーストフィールドは偶数フィールドである。
【００６７】
これによって、このフィールド判別回路３１は、例えば奇数フィールド（フィールド判別出力信号が”Ｈ”）、かつ、ペアリング設定が”Ｈ”（奇数−偶数ペアリング）のとき、または偶数フィールド（フィールド判別出力信号が”Ｌ”）、かつ、ペアリング設定が”Ｌ”（偶数−奇数ペアリング）のときに”Ｈ”が出力されるようになっている。したがって、ファーストフィールドでのみ”Ｈ”が出力されて検知パルス出力が外部（タイミングコントローラ５Ａ）に出力され、セカンドフィールドでは検知パルスが外部に出力されないように制限される。このように、検知パルス出力を制限する理由は、後の比較回路７を簡易な構成とすることができるため、好ましいからである。
【００６８】
なお、フィールド判別回路３１からのフィールド判別出力信号は、例えば特許文献（特開昭６１−３０１７７号公報）に開示されているような公知の判別回路によって生成することができる。これは、図８（ａ）に示すような垂直同期信号から後半期間３の等価パルスを入力して計数し、等価パルス数が奇数個であるか偶数個であるかによって、奇数フィールドであるか偶数フィールドであるかを判別するものである。
【００６９】
図３の例では、水平方向５ドット目、垂直方向５ドット目（以下、「（ｈ、ｖ）＝（５、５）」と記載する）の映像データと（ｈ、ｖ）＝（５、６）の映像データとの各信号のレベル差が、垂直方向７ドット目の時点で検知されている。検知パルス出力が出力されると、図２のフィールド回路３４を構成するフリップフロップ回路３４ａの反転出力端子Ｑバーからの出力が”Ｌ”となり（図３の下側参照）、新たな検知パルス出力が出力されないように制御される。
【００７０】
また、垂直方向では、検知されたフィールドにおいて、その検知後に、制御信号ＷｒｉｔｅおよびＲｅａｄ信号がラインメモリＡＤ２３ａ〜Ｄ２３ｄに供給されず、検知時に取得されたデータが上書きされないように制御される。
【００７１】
以上により、検知処理回路６は、一方フィールドの映像データと、この一方フィールドの映像データに対して１水平周期後の他方フィールドの映像データとを比較し、比較した各映像データのレベル差が所定値以上の映像データの箇所を検知する。この検知した箇所の映像データに対して、後述する比較回路７がデータ比較を行って所定の判定処理が為される。
【００７２】
次に、図１の比較回路７の要部構成およびその判定動作について図４〜図６を参照しながら詳細に説明する。
【００７３】
図４は、図１の比較回路７の要部構成例を示す回路図であり、図５および図６は、そのペアリング設定判定処理動作を説明するための図である。
【００７４】
ここでは、画像処理ＩＣ４から出力される映像信号がＡ／Ｄコンバータ２０によってデジタル化され、上位３ビットのデータがタイミングコントローラ５Ａからの書き込み制御信号ＷｒｉｔｅＡ〜ＤによってラインメモリＡ２３ａ〜Ｄ２３ｄに順次書き込まれて、タイミングコントローラ５Ａからの読み出し制御信号ＲｅａｄＡ〜ＤによってラインメモリＡ２３ａ〜Ｄ２３ｄに書き込まれたデータが比較制御回路７Ｂに供給される。
【００７５】
なお、ラインメモリＡ２３ａ〜Ｄ２３ｄ、Ａ／Ｄコンバータ２０とは、画像処理ＩＣ４内に設けてもよいが、ここではこれらをメモリ部７Ａとして比較制御回路７内に設けている。なお、図４のＡ／Ｄコンバータ２０は図２のＡ／Ｄコンバータ２０と共通に設けられていても別々に設けられていてもよい。
【００７６】
一方、比較制御回路７Ｂは、ラインメモリＡ２３ａの４ビット目〜６ビット目の各データをそれぞれ、ラインメモリＣ２３ｃの４ビット目〜６ビット目の各データとそれぞれ比較する比較回路４１と、ラインメモリＢ２３ｂの４ビット目〜６ビット目の各データをそれぞれ、ラインメモリＤ２３ｄの４ビット目〜６ビット目の各データとそれぞれ比較する比較回路４２とを有している。
【００７７】
比較回路４１はＸＯＲ回路４１ａ〜４１ｃとＯＲ回路４１ｄとによって構成され、比較回路４２はＸＯＲ回路４２ａ〜４２ｃとＯＲ回路４２ｄとによって構成されており、各ビットでのデータが全て一致するときにのみ”Ｌ”が出力されるようになっている。
【００７８】
これらの比較回路４１および４２からの各出力が入力されるＯＲ回路４３からは、ラインメモリＡ２１ａおよびＣ２１ｃの４ビット目〜６ビット目のデータが全て一致し、ラインメモリＢ２３ｂおよびＤ２３ｄの４ビット目〜６ビット目のデータが全て一致したときに”Ｌ”が出力され、いずれか一つでも異なる場合には”Ｈ”が出力されるようになっている。
【００７９】
ラインメモリＡ２３ａとラインメモリＣ２３ｃの各データが全て一致し、およびラインメモリＢ２３ｂとラインメモリＤ２３ｄの各データが全て一致した場合には、ＯＲ回路４３の出力がインバータ回路４５を介して供給されると共に読み出し制御信号ＲｅａｄＡ〜Ｄが入力されるＡＮＤゲート４４ａから、比較回路制御信号のタイミングでペアリング誤り判定パルス信号が出力されてカウンタ４６のクロック入力端子ＣＬＫに入力される。
【００８０】
比較回路７の動作期間を、例えば検知後１０Ｖ（垂直周期、ファーストフィールドおよびセカンドフィールドを各５フィールドづつ）とした場合、ペアリング誤り判定パルスが所定回数、例えば１０回、カウンタ４６に入力されると、現行のペアリング設定は誤りであると判定され、ペアリング判定信号としてペアリング変更命令信号が出力されてタイミングコントローラ５Ａに供給され、現行ペアリング設定が変更される。
【００８１】
一方、この１０Ｖの期間のうち、一度でもラインメモリＡ２３ａとラインメモリＣ２３ｃとの各データ、またはラインメモリＢ２３ｂとラインメモリＤ２３ｄとの各データが異なった場合には、ＯＲ回路４３の出力がそのまま供給されると共に読み出し制御信号Ｒｅａｄが入力されるＡＮＤ回路４４ｂから”Ｈ”が出力され、現行のペアリング設定が正しいか、または検知された映像は動画であり、ペアリング設定を変更する必要はないと判定され、ペアリング判定信号としてタイミングコントローラ５Ａに供給される。
【００８２】
なお、この比較回路制御信号および比較時のラインメモリの制御信号Ｗｒｉｔｅ、Ｒｅａｄなどについては、検知パルス出力時にタイミングコントローラ５Ａの水平・垂直カウンタ（図示せず）の値を読み取っておくことによって、容易に制御信号を生成することができる。
【００８３】
以下に、この比較回路７によるペアリング設定判定動作について、図５および図６のタイミングチャートを用いて詳細に説明する。
【００８４】
検知処理回路６によって信号レベル差が検知されると、その次のフィールドから一定のフィールド期間（多い程、精度を向上させることができる）、検知されたデータと映像信号データとの信号レベルが比較回路７によって比較され、現行のペアリング設定が正常であるかどうかが判定される。このときの比較方法は、ファーストフィールドとセカンドフィールドとで若干異なるため、以下では、それぞれの場合に分けて説明する。
【００８５】
図５は、セカンドフィールドにおける比較回路７のペアリング設定判定動作を示すタイミングチャートである。ここでは、図２の（ｈ、ｖ）＝（５、７）の箇所で信号レベル差が検知された場合について示している。
【００８６】
ラインメモリＡ２３ａおよびラインメモリＢ２３ｂには、信号レベル差が検知されたフィールドでの（ｈ、ｖ）＝（５、５）のデータ、および（ｈ、ｖ）＝（５、６）のデータが保持されている。上述したように、セカンドフィールドでは検知パルスが出力されないため、ラインメモリＡ２３ａおよびＢ２３ｂのデータは、ファーストフィールドで書き込まれたデータである。
【００８７】
また、ラインメモリＣ２３ａおよびラインメモリＤ２３ｄには、現フィールド（セカンドフィールド）で書き込まれた（ｈ、ｖ）＝（５、４）のデータおよび（ｈ、ｖ）＝（５、５）のデータが保持されている。
【００８８】
したがって、比較回路４１および４２によって、ラインメモリＣ２３ｃに保持されているセカンドフィールドの（ｈ、ｖ）＝（５、４）の映像データと、ラインメモリＡ２３ａに保持されているファーストフィールドの（ｈ、ｖ）＝（５、５）の映像データとを比較し、およびラインメモリＤ２３ｄに保持されているセカンドフィールドの（ｈ、ｖ）＝（５、５）の映像データと、ラインメモリＢ２３ｂに保持されているファーストフィールドの（ｈ、ｖ）＝（５、６）の映像データとを比較することによって、現行のペアリング設定が正しいか誤っているかを判定することができる。
【００８９】
これは、入力映像データのペアリングが、タイミングコントローラ５Ａ（タイミングコンバータ）による現行のペアリング設定と異なる場合には、上記二つの映像データが一致するからである。しかしながら、１Ｖ期間程度の比較では精度が低いため、検知処理回路６による信号レベル差の検知後、数Ｖ期間程度、比較回路７による所定の判定処理を繰り返し行って、それでも変化が無い場合（一致する場合）には、ペアリング設定が誤っていると考えられる。
【００９０】
図６は、ファーストフィールドにおける比較回路７のペアリング設定判定動作を示すタイミングチャートである。ここでも、図２の（ｈ、ｖ）＝（５、７）の箇所の映像信号で信号レベル差が検知された場合について示している。
【００９１】
ラインメモリＡ２３ａおよびラインメモリＢ２３ｂには、上記と同様に、信号レベル差が検知された時点（ファーストフィールド）で書き込まれた（ｈ、ｖ）＝（５、５）のデータおよび（ｈ、ｖ）＝（５、６）のデータが保持されており、ラインメモリＣ２３ｃおよびラインメモリＤ２３ｄには、現フィールド（ファーストフィールド）で書き込まれた（ｈ、ｖ）＝（５、５）のデータおよび（ｈ、ｖ）＝（５、６）のデータが保持されている。
【００９２】
ここでは、比較回路４１および４２によって、ラインメモリＡ２３ａとラインメモリＣ２３ｂとに保持されている（ｈ、ｖ）＝（５、５）のデータ、およびラインメモリＢ２３ｂとラインメモリＤ２３ｄとに保持されている（ｈ、ｖ）＝（５、６）のデータをそれぞれ比較する。この各データが異なれば、同じフィールド（２ｎフィールド後のデータ）であっても映像データが変化していることから、検知された映像データが動画であると判断される。この場合には、いずれのペアリング設定であっても垂直解像度の変化は殆ど生じないので、現行のペアリング設定を変える必要はない。
【００９３】
図７Ａおよび図７Ｂは、本実施形態の表示装置によるペアリング設定制御方法の処理フローを説明するためのフローチャートである。
【００９４】
図７ＡのステップＳ１において、画像処理ＩＣ４から出力される映像信号データは、ステップＳ２において、Ａ／Ｄコンバータ２０によってデジタル信号化され、ステップＳ３において、検知処理制御回路６Ｂによって映像データの信号レベル差が所定値よりも大きい箇所が検知される。この検知処理制御回路６Ｂでは、上記図２および図３を用いて説明したように、ファーストフィールドにおいて、画素に書き込まれる映像データが１Ｈ後の信号データと比較され、信号レベル差が所定値よりも大きい箇所が検知されて検知パルス出力信号がタイミングコントローラ５Ａに出力される。ここでは、（ｈ、ｖ）＝（ｋ、ｎ）において、（ｈ、ｖ）＝（ｋ、ｎ−２）の映像データの信号レベルと、（ｈ、ｖ）＝（ｋ、ｎ−１）の映像データの信号レベルとの差が大きいと検知されたものとする。
【００９５】
なお、２系統以上の画像が合成されて表示素子１に表示される表示装置では、ステップＳ４において、ビデオ切り換えスイッチによって検知処理制御回路６Ｂから検知パルス出力が出力されることを制限することによって、ペアリング設定が重視される静止画像や準静止画像が多いナビゲーション画像やＯＳＤ表示などの各画像に対してのみペアリング設定が判別され、ペアリング設定が重視されない動画像が多いテレビジョン画像などについてはペアリング設定が判別されないようにすることもできる。
【００９６】
次に、ステップＳ５において、比較回路７によってペアリング設定が正しいか誤っているかが判定される。この比較回路７では、図４〜図６を用いて説明したように、検知処理回路６による映像データの信号レベル差検知後、数Ｖ、例えば１０Ｖの期間にわたって、画素に書き込まれる映像信号データの信号レベルが、検知処理制御回路６Ｂで検知された映像データの信号レベルと繰り返し比較され、現在のペアリング設定が正しいか否かが判定される。
【００９７】
このペアリング設定判定処理は、ステップＳ６〜ステップＳ８に示すファーストフィールドと、ステップＳ１０〜ステップＳ１２に示すセカンドフィールドとで、異なる処理が行われる。
【００９８】
ファーストフィールドでは、図７ＢのステップＳ６において、信号レベル差が検知されたとき（ファーストフィールド）の映像信号データ（（ｈ、ｖ）＝（ｋ、ｎ−２）の映像データ）と、同じ画素に書き込まれる映像信号データ（（ｋ、ｎ−１））とのレベル差が比較される。なお、上記では１０回比較した場合を示したが、ここでは５回比較する場合を示す。
【００９９】
ステップＳ７において信号レベルに差があり、各データが一致しない場合には、同じフィールドでも映像データが変化しているため、映像データは動画であると判定され、ペアリング設定を変更する必要はないと判断される。このファーストフィールドの処理は、例えば５回行われるが、５回中、１回でも信号レベルに差があった場合には、ステップＳ９の処理に進み、タイミングコントローラ５にペアリング判定信号によってペアリング変更が不要であることが通知され、現行ペアリング設定が変更されずに継続される。
【０１００】
また、ステップＳ８において、信号レベルに差が無く、各データが一致した場合には、映像データは静止画または準静止画であると判定される。５回比較中、５回とも信号レベル差に差が無かった場合には、ステップＳ１３の処理に進み、イミングコントローラ５Ａにペアリング判定信号としてペアリング変更命令信号が供給され、ペアリング設定が変更される。
【０１０１】
なお、ペアリング変更命令信号を受けてペアリング設定を切り換える方法は、例えば特許文献１に開示されているように、タイミングコントローラ５に入力される垂直同期信号を０．５Ｈ遅延させるか、または遅延させずにそのまま入力するかを切り換えるスイッチ手段（遅延制御回路）を設けることによって、実現することができる。
【０１０２】
一方、セカンドフィールドでは、図７ＢのステップＳ１０において、信号レベル差が検知されたとき（ファーストフィールド）の映像信号データ（（ｈ、ｖ）＝（ｋ、ｎ−２）の映像データ）と、一つ上の画素（垂直方向上側に隣接する画素）に書き込まれる映像信号データ（ｋ、ｎ−３）とのレベル差が比較される。
【０１０３】
ステップＳ１１において信号レベルに差があり、各データが一致しない場合には、ペアリング設定が間違っておらず、ペアリング設定を変更する必要はないと判断される。このセカンドフィールドの処理は、例えば５回比較が行われるが、５回比較中、１回でも信号レベルに差があった場合には、ステップＳ９の処理に進み、タイミングコントローラ５Ａにペアリング判定信号によってペアリング変更が不要であることが通知され、現行ペアリング設定が変更されずに継続される。
【０１０４】
また、ステップＳ１２において、信号レベルに差が無く、各データが一致した場合には、ペアリング設定に誤りがあると判定される。５回比較中、５回とも信号レベル差に差が無かった場合には、ステップＳ１３の処理に進み、タイミングコントローラ５Ａにペアリング判定信号としてペアリング変更命令信号が供給され、ペアリング設定が変更される。
【０１０５】
以上説明したように、本実施形態によれば、インターレス方式の入力映像信号がノンインターレス方式に変換されて表示素子１に表示される際に、検知処理回路６によって、入力映像データが次の１Ｖ（垂直周期）後の映像データと比較され、そのレベル差が所定値よりも大きい箇所が検知される。検知された箇所に対して、数Ｖの期間にわたって、比較回路７によって映像データを比較することによって、タイミングコントローラ５Ａによって設定された映像データのペアリング設定が正しいか誤っているかが判定される。誤っていると判定された場合には、遅延切り換え制御回路（遅延制御回路）によってタイミングコントローラ５Ａに入力される垂直同期信号の位相が遅延され、タイミングコントローラ５Ａによる映像データのペアリングが変更される。これによって、入力映像信号のペアリングがタイミングコントローラ５Ａで設定されたペアリングと異なる場合に、これを判別して、適正なペアリングに設定し、垂直解像度が低下することを防ぐことができる。
【０１０６】
なお、上記実施形態では、検知処理回路６および判定手段としての比較回路７を設けて、一方フィールドの映像データと、１水平周期後の他方フィールドの映像データとを比較して、各映像データのレベル差が所定値以上の映像データの箇所を検知し、その検知箇所の映像データに対して、次の同一フィールドの映像データを比較し、そのデータ比較結果に基づいて、タイミングコントローラ５Ａによるペアリング設定の正誤を判定するようにしたが、これに限らず、検知処理回路６および比較回路７のうち検知処理回路６を設けずに、図１２に示すように比較回路７だけを設けて、入力映像信号のペアリングがタイミングコントローラ５Ａのペアリング設定と異なる場合に自動的かつ正確に判別して適正なペアリング設定とするように構成してもよい。また、図１２おいて、比較回路７の代わりに、図１３に示す判定手段としての比較回路７Ａを設けて、奇数フィールドおよび偶数フィールドの一方フィールドの映像データと、この映像データに対して１水平周期後の他方フィールドの映像データを比較し、そのデータ比較結果に基づいて、タイミングコントローラ５Ａによるペアリング設定の正誤を判定するようにしてもよい。
【０１０７】
【発明の効果】
以上により、本発明によれば、インターレス方式の入力映像信号がノンインターレス方式に変換されて表示素子に表示される際に、タイミングコントローラによって設定された映像データのペアリング設定が正しいか誤っているかを自動的かつ正確に判別し、タイミングコントローラによる映像データのペアリング設定が適正に保たれるため、垂直解像度の低下が少ない高精細な映像表示を行うことができる。
【０１０８】
また、一つの表示素子に２系統以上の画像が表示される場合には、その中の任意の映像データに対してペアリング設定を判別することが可能であり、動画と静止画とが混在するような場合でも、その静止画のペアリング設定を適正に保ち、画質を向上させることができる。
【図面の簡単な説明】
【図１】本発明のノンインターレス（順次走査）方式の表示装置の実施形態における要部構成を示すブロック図である。
【図２】図１の検知処理回路の要部構成例を示す回路図である。
【図３】図２の検知処理回路の検知処理動作を説明するための図である。
【図４】図１の比較回路の要部構成例を示す回路図である。
【図５】セカンドフィールドにおいて、図４の比較回路によるペアリング設定判定処理動作を説明するための図である。
【図６】ファーストフィールドにおいて、図４の比較回路によるペアリング設定判定処理動作を説明するための図である。
【図７Ａ】図１の表示装置におけるペアリング設定制御方法の処理フロー（その１）について説明するためのフローチャートである。
【図７Ｂ】図１の表示装置におけるペアリング設定制御方法の処理フロー（その２）について説明するためのフローチャートである。
【図８】（ａ）および（ｂ）は、インターレス方式の概要を説明するための概念図である。
【図９】従来のノンインターレス方式の表示装置の要部構成を示すブロック図である。
【図１０】（ａ）および（ｂ）は、インターレス方式の映像信号データをノンインターレス方式に変換する際の２通りのペアリング設定について説明するための図である。
【図１１】（ａ）および（ｂ）は、入力映像信号データのペアリングと、タイミングコントローラによるペアリング設定とが一致する場合と異なる場合との表示の違いについて説明するための図である。
【図１２】本発明のノンインターレス（順次走査）方式の表示装置の他の実施形態における要部構成を示すブロック図である。
【図１３】図１２の比較回路７Ａの要部構成例を示す回路図である。
【符号の説明】
１マトリックス型表示素子
２データドライバ
３走査ドライバ
４画像処理ＩＣ
５タイミングコントローラ
６検知処理回路
７、７ａ比較回路
２０Ａ／Ｄコンバータ
２１ａ〜２１ｄ、２２ａ〜２２ｄＡＮＤ回路
２３ａ〜２３ｄラインメモリー
２４ａ〜２４ｄ黒レベルを判定するためのＮＯＲ回路
２５ａ〜２５ｄ白レベルを判定するためのＡＮＤ回路
２６ラインメモリＡとＢとの映像信号レベル差を検知する比較回路
２７ラインメモリＢとＣとの映像信号レベル差を検知する比較回路
２８ラインメモリＣとＤとの映像信号レベル差を検知する比較回路
２９ラインメモリＤとＡとの映像信号レベル差を検知する比較回路
２６ａ、２６ｂ、２７ａ、２７ｂ、２８ａ、２８ｂ、２９ａ、２９ｂ比較回路２６〜２７を構成するＡＮＤ回路
２６ｄ、２７ｄ、２８ｄ、２９ｄ比較回路２６〜２７を構成するＯＲ回路
３０ＯＲ回路
３１ファーストフィールドとセカンドフィールドとを判別するフィールド判別回路
３１ａフィールド判別回路を構成するＸＮＯＲ回路
３２、３３ａ、３３ｂＡＮＤ回路
３４一度検知パルスが出力されたときに、比較回路が動作し終えるまで、新たな検知パルスが出力されないように制御するフリップフロップ回路
３４ａ、３４ｂフリップフロップ回路３４を構成するフリップフロップ回路
３５検知パルスが出力された後、そのフィールドで制御信号ＷｒｉｔｅおよびＲｅａｄがラインメモリに供給されることを制限するフリップフロップ回路
３６インバータ回路
４１ラインメモリＡとＣとの映像信号レベルを比較する比較回路
４２ラインメモリＢとＤとの映像信号レベルを比較する比較回路
４１ａ〜４１ｃ比較回路４１を構成するＸＯＲ回路
４１ｄ比較回路４１を構成するＯＲ回路
４２ａ〜４２ｃ比較回路４２を構成するＸＯＲ回路
４２ｄ比較回路４２を構成するＯＲ回路
４３ＯＲ回路
４４ａ、４４ｂＡＮＤ化悪露
４５インバータ回路
４６カウンタ
１００表示装置

Claims

インターレス方式の入力映像信号からノンインターレス方式の映像信号に方式変換して表示素子に表示駆動させる表示駆動装置において、
該入力映像信号の同一フィールド毎またはフレーム毎の各映像データの変化の有無または変化量を検知し、該変化の有無または変化量に応じて、動画か静止画または準静止画かどうかを判定する判定手段と、
該判定結果に基づいて、該表示素子に表示される奇数フィールドおよび偶数フィールドの映像データのペアリングを所定の適正ペアリングに切換制御するペアリング設定切換手段とを有した表示駆動装置。
入力映像信号を表示素子に表示駆動させる表示駆動装置において、
該表示素子に表示される奇数フィールドおよび偶数フィールドのスタート映像信号を決定して該奇数フィールドおよび偶数フィールドの映像データのペアリングを設定するタイミングコントローラと、
該奇数フィールドおよび偶数フィールドの一方フィールドの映像データと、当該映像データに対して１水平周期前または／および後の他方フィールドの映像データを比較し、または該一方フィールドと次または／および前の一方フィールドとの各映像データを比較し、そのデータ比較結果に基づいて、該タイミングコントローラによるペアリング設定の正誤を判定する判定手段とを有し、
前記タイミングコントローラは、その判定結果に基づいて該ペアリング設定を所定の適正ペアリング設定に切換制御するペアリング設定切換手段を有する表示駆動装置。
前記一方フィールドの映像データと、該映像データに対して１水平周期前または／および後の前記他方フィールドの映像データとを比較して、各映像データのレベル差が所定値以上の映像データの箇所を検知する検知処理回路をさらに有し、該検知箇所の映像データに対して、前記判定手段によるペアリング設定の正誤判定が行われる請求項１または２記載の表示駆動装置。
前記判定手段は、前記入力映像データを１ライン分保持するラインメモリを有し、該ラインメモリ内の映像データを用いて前記ペアリング設定の正誤を判定する請求項１または２記載の表示駆動装置。
前記判定手段は、前記一方フィールドの映像データと、該映像データに対して１水平周期前または／および後の前記他方フィールドの映像データとを比較し、または該一方フィールドと次または／および前の一方フィールドとの各映像データを比較し、比較した各データが一致した場合に、前記タイミングコントローラによるペアリング設定が誤りであると判定する請求項１、２および４の何れかに記載の表示駆動装置。
前記判定手段は、前記一方フィールドの映像データと、該映像データに対して１水平周期前または／および後の前記他方フィールドの映像データとを比較し、または該一方フィールドと次または／および前の一方フィールドとの各映像データを比較し、比較した各データが異なる場合に前記タイミングコントローラによるペアリング設定が正しいと判定する請求項１、２、４および５の何れかに記載の表示駆動装置。
前記ペアリング設定切換手段は、垂直同期信号の位相の遅延時間を切り換え可能な遅延制御回路である請求項１または２記載の表示駆動装置。
前記遅延制御回路は、前記タイミングコントローラに入力される垂直同期信号の位相の遅延時間を０（遅延無し）と０．５水平周期との間で切り換え可能であり、前記判定手段にてペアリング設定が誤りであると判定された場合には、該遅延制御回路によって垂直同期信号の位相を０．５水平周期遅延させ、また、前記判定手段にてペアリング設定が正しいと判定された場合には、該遅延制御回路による垂直同期信号の位相遅延をせずにそのままの状態で出力する請求項７記載の表示駆動装置。
前記検知箇所の映像データに対して数垂直周期期間にわたって、前記判定手段によるデータ比較処理が繰り返し行われて判定される請求項３記載の表示駆動装置。
前記判定手段は、前記一方フィールドの映像データと、該映像データに対して２ｎ垂直周期後（ｎは自然数）の該一方フィールドと同一フィールドの映像データとを比較し、その比較結果として映像データが異なる場合には動画であると判定し、前記遅延制御回路は、この判定結果に基づいて、垂直同期信号の位相を遅延せずそのままの状態で該垂直同期信号を出力する請求項７または８記載の表示駆動装置。
前記タイミングコントローラは、前記奇数フィールドおよび偶数フィールドで１フレームを構成するインターレス方式の入力映像信号を同期分離して得られた水平同期信号および垂直同期信号に基づいて前記表示素子をノンインターレス方式で表示制御する請求項２記載の表示駆動装置。
２系統以上の入力映像信号を切り換えるスイッチ手段を有する画像処理回路をさらに備え、前記表示素子に２系統以上の画像が合成されて表示される場合に、前記判定手段は、該２系統以上の入力映像信号のうちの任意の入力映像信号に対して前記ペアリング設定の正誤を判定する請求項１または２記載の表示駆動装置。
前記表示素子を表示駆動する請求項１〜１２の何れかに記載の表示駆動装置を備え、
該表示素子はマトリックス表示素子であり１フィールド走査線相当分の縦方向画素数を有する表示装置。