JP2534479B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2534479B2 JP2534479B2 JP61243813A JP24381386A JP2534479B2 JP 2534479 B2 JP2534479 B2 JP 2534479B2 JP 61243813 A JP61243813 A JP 61243813A JP 24381386 A JP24381386 A JP 24381386A JP 2534479 B2 JP2534479 B2 JP 2534479B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- scan
- electrodes
- electrode
- sequentially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置（以下、液晶表示式受像装置
という）の駆動方法に関する。ここで言う受像装置と
は、テレビジョンのビデオ信号あるいはコンピュータ類
のビデオ信号等の映像信号を入力し、画像として表示す
る装置を意味する。通常のテレビ画像を表示可能とする
には多数の画像を必要とするが、本発明は、非線型素子
を各画素に配置し高密度の表示を実現する液晶表示装置
を利用するものである。
という）の駆動方法に関する。ここで言う受像装置と
は、テレビジョンのビデオ信号あるいはコンピュータ類
のビデオ信号等の映像信号を入力し、画像として表示す
る装置を意味する。通常のテレビ画像を表示可能とする
には多数の画像を必要とするが、本発明は、非線型素子
を各画素に配置し高密度の表示を実現する液晶表示装置
を利用するものである。
非線型素子とは、バリスタ素子、金属−絶縁物−金属
（MIM）素子、ダイオード素子、放電管素子などを指
し、低電圧領域て高抵抗、高電圧領域で低抵抗となる非
線型特性を有するものである。非線型素子を各画素に配
置することにより、マルチプレックス駆動の多重度を大
幅に増やすことができる。またテレビ映像表示も可能と
なる。
（MIM）素子、ダイオード素子、放電管素子などを指
し、低電圧領域て高抵抗、高電圧領域で低抵抗となる非
線型特性を有するものである。非線型素子を各画素に配
置することにより、マルチプレックス駆動の多重度を大
幅に増やすことができる。またテレビ映像表示も可能と
なる。
本発明は、非線型特性を有する液晶表示式受像装置に
おいて、インタレース走査信号を入力しながらノン・イ
ンタレース走査によって駆動し画素密度を上げるととも
に、走査電極と信号電極の駆動信号の交流法を、1/2走
査毎に極性を変えることにより行ない、画像のクロスト
ークとフリッカーも防止することを達成するものであ
る。
おいて、インタレース走査信号を入力しながらノン・イ
ンタレース走査によって駆動し画素密度を上げるととも
に、走査電極と信号電極の駆動信号の交流法を、1/2走
査毎に極性を変えることにより行ない、画像のクロスト
ークとフリッカーも防止することを達成するものであ
る。
非線型素子を有する液晶表示式受像装置の従来の駆動
方式は、「K.Niwaet al.,SID Symp.Digest,'84,P.30
4」に提示してある通りである。すなわち、１走査期間
を適当に分割し、その分割期間に映像情報の相応する各
信号電極に、毎走査につき映像情報の信号を印加し、走
査電極は選択電位と非選択電位をとる駆動信号を印加
し、全体として１フレーム周期,1フィールド毎の反転の
交流駆動を行なっている。また各走査電極はフィールド
毎に１回走査され、インタレースの走査線の半分の走査
電極数となり、垂直解像度は低下している。
方式は、「K.Niwaet al.,SID Symp.Digest,'84,P.30
4」に提示してある通りである。すなわち、１走査期間
を適当に分割し、その分割期間に映像情報の相応する各
信号電極に、毎走査につき映像情報の信号を印加し、走
査電極は選択電位と非選択電位をとる駆動信号を印加
し、全体として１フレーム周期,1フィールド毎の反転の
交流駆動を行なっている。また各走査電極はフィールド
毎に１回走査され、インタレースの走査線の半分の走査
電極数となり、垂直解像度は低下している。
より大型の受像装置を駆動する場合は、インタレース
走査の２走査線を１走査電極に割当てることは画面を荒
くしてしまうので不適当であり、１走査線を１走査電極
に相応させて駆動する必要がある。従来技術をインタレ
ースに適用すると、１フレーム２フィールド毎の極性反
転、すなわち、２フレーム交流となって、周期が倍とな
る。
走査の２走査線を１走査電極に割当てることは画面を荒
くしてしまうので不適当であり、１走査線を１走査電極
に相応させて駆動する必要がある。従来技術をインタレ
ースに適用すると、１フレーム２フィールド毎の極性反
転、すなわち、２フレーム交流となって、周期が倍とな
る。
フリッカーは、交流周期と素子の非対称性に起因する
のであるが、２フレーム交流では16Hzであり、液晶の応
答性によりかなりのちらつきを生じる。また、クロスト
ークは、非選択期間に、非選択情報の信号が、非線型素
子と液晶画素の容量分割分だけ混入し、画像にみだれを
生じるものである。これを押えるには素子の容量を小さ
く、画素の容量を大きくする必要があるが、パターン上
の限界があるとともに、駆動電圧も上昇してしまうのて
完全な解決にはならない。
のであるが、２フレーム交流では16Hzであり、液晶の応
答性によりかなりのちらつきを生じる。また、クロスト
ークは、非選択期間に、非選択情報の信号が、非線型素
子と液晶画素の容量分割分だけ混入し、画像にみだれを
生じるものである。これを押えるには素子の容量を小さ
く、画素の容量を大きくする必要があるが、パターン上
の限界があるとともに、駆動電圧も上昇してしまうのて
完全な解決にはならない。
そこで本発明は、このような問題点を解決するもの
で、その目的とするところは、インタレース走査に従い
画素を高密度とし、かつ、画像のフリッカーおよびクロ
ストークを防止する駆動方式を提供するところにある。
で、その目的とするところは、インタレース走査に従い
画素を高密度とし、かつ、画像のフリッカーおよびクロ
ストークを防止する駆動方式を提供するところにある。
本発明の液晶表示装置は、 一対の基板間に液晶を挟持し、該基板の一方には複数
の走査電極を配置し、該基板の他方には複数の信号電極
を配置し、該走査電極と該信号電極とが交差する部分を
画素とし、該各画素には非線型素子を配置してなり、 前記各画素には前記該走査電極と前記信号電極に印加
された信号の差電圧が印加されてなる液晶表示装置にお
いて、 ２フィールドで１フレームを構成する走査方式におけ
る１走査線の映像信号から得られた前記走査電極につな
がる画素数分の画像情報を順次蓄積するストア回路を有
し、 前記複数の走査電極には、該走査電極につながる画素
を選択する走査電極駆動信号が1/2水平走査期間毎に順
次印加され、 前記２フィールドのうちの第１フィールドでは、 該第１フィールドの走査線の映像信号から得られた前
記画像情報を前記ストア回路に順次蓄積し、前記複数の
走査電極のうちの互いに隣接する２本ずつをそれぞれ対
にし、該対となる走査電極に前記走査電極駆動信号が1/
2水平走査期間毎に順次印加され、前記ストア回路に蓄
積した同一の前記画像情報に基づき得られる信号電極駆
動信号を、互いに位相反転した信号として前記各信号電
極に1/2水平走査期間毎に順次印加し、前記走査電極駆
動信号に基づき選択された画素に順次供給してなり、 前記２フィールドのうちの第２フィールドでは、 該第２フィールドの各走査線の映像信号から得られた
前記画像情報を前記ストア回路に順次蓄積し、前記複数
の走査電極のうちの互いに隣接し且つ前記第１フィール
ドにおける対とは異なる２本ずつをそれぞれ対にし、該
対となる走査電極に前記走査電極駆動信号が1/2水平走
査期間毎に順次印加され、前記ストア回路に蓄積した同
一の前記画像信号に基づき得られる信号電極信号を、互
いに位相反転した信号として前記各信号電極に1/2水平
走査期間毎に順次印加し、前記走査電極駆動信号に基づ
き選択された画素に順次供給してなり、 前記各走査電極につながる画素を選択する前記走査電
極駆動信号と前記信号電極駆動信号との差電圧は、前記
各フィールドにおいては前記走査電極毎に極性が反転さ
れてなり、且つ前記フィールド毎に極性が反転されてな
る ことを特徴とする。
の走査電極を配置し、該基板の他方には複数の信号電極
を配置し、該走査電極と該信号電極とが交差する部分を
画素とし、該各画素には非線型素子を配置してなり、 前記各画素には前記該走査電極と前記信号電極に印加
された信号の差電圧が印加されてなる液晶表示装置にお
いて、 ２フィールドで１フレームを構成する走査方式におけ
る１走査線の映像信号から得られた前記走査電極につな
がる画素数分の画像情報を順次蓄積するストア回路を有
し、 前記複数の走査電極には、該走査電極につながる画素
を選択する走査電極駆動信号が1/2水平走査期間毎に順
次印加され、 前記２フィールドのうちの第１フィールドでは、 該第１フィールドの走査線の映像信号から得られた前
記画像情報を前記ストア回路に順次蓄積し、前記複数の
走査電極のうちの互いに隣接する２本ずつをそれぞれ対
にし、該対となる走査電極に前記走査電極駆動信号が1/
2水平走査期間毎に順次印加され、前記ストア回路に蓄
積した同一の前記画像情報に基づき得られる信号電極駆
動信号を、互いに位相反転した信号として前記各信号電
極に1/2水平走査期間毎に順次印加し、前記走査電極駆
動信号に基づき選択された画素に順次供給してなり、 前記２フィールドのうちの第２フィールドでは、 該第２フィールドの各走査線の映像信号から得られた
前記画像情報を前記ストア回路に順次蓄積し、前記複数
の走査電極のうちの互いに隣接し且つ前記第１フィール
ドにおける対とは異なる２本ずつをそれぞれ対にし、該
対となる走査電極に前記走査電極駆動信号が1/2水平走
査期間毎に順次印加され、前記ストア回路に蓄積した同
一の前記画像信号に基づき得られる信号電極信号を、互
いに位相反転した信号として前記各信号電極に1/2水平
走査期間毎に順次印加し、前記走査電極駆動信号に基づ
き選択された画素に順次供給してなり、 前記各走査電極につながる画素を選択する前記走査電
極駆動信号と前記信号電極駆動信号との差電圧は、前記
各フィールドにおいては前記走査電極毎に極性が反転さ
れてなり、且つ前記フィールド毎に極性が反転されてな
る ことを特徴とする。
本発明の上記構成によれば、信号電極の信号は位相反
転信号であって、1/2走査毎に位相反転するため、非選
択時の画像情報の混入も1/2画素毎に反転し、同一の情
報の正逆が印加されるので、時間的にクロストークを相
殺するようになる。よって、実質的なクロストークはほ
とんど解消する。
転信号であって、1/2走査毎に位相反転するため、非選
択時の画像情報の混入も1/2画素毎に反転し、同一の情
報の正逆が印加されるので、時間的にクロストークを相
殺するようになる。よって、実質的なクロストークはほ
とんど解消する。
また、画面での１走査電極毎に画素への印加電圧の極
性が異なるため、本来生じているフリッカーが見かけ
上、観測できなくなり、フリッカーは事実上解消され
る。
性が異なるため、本来生じているフリッカーが見かけ
上、観測できなくなり、フリッカーは事実上解消され
る。
さらに、フィールド毎の１走査に２本の走査電極を組
み合わすが、交互のフィールドでは組み合わせる上下関
係を換えるため、２フィールド１フレームでは各走査電
極で異なる情報となるため、インタレース走査に対応し
た解像度を得ることができる。
み合わすが、交互のフィールドでは組み合わせる上下関
係を換えるため、２フィールド１フレームでは各走査電
極で異なる情報となるため、インタレース走査に対応し
た解像度を得ることができる。
第１図は本発明の実施例の信号波形図である。信号VI
Dは映像信号である。カラー映像の場合は３種類必要で
あるが、例として１種類を示す。信号DATAは信号VIDをA
/D変換したものである。通常は16階調の輝度があればよ
く、４ピットのA/D変換とすれば、４種類のDATA信号が
必要であるが、例として、１種類を示す。
Dは映像信号である。カラー映像の場合は３種類必要で
あるが、例として１種類を示す。信号DATAは信号VIDをA
/D変換したものである。通常は16階調の輝度があればよ
く、４ピットのA/D変換とすれば、４種類のDATA信号が
必要であるが、例として、１種類を示す。
信号STAは、映像信号DATAのサンプリングを開始する
タイミングを指定する信号であり、シフトレジスターの
初段のスタート信号である。
タイミングを指定する信号であり、シフトレジスターの
初段のスタート信号である。
信号LOADはサンプリングした映像情報を一端ラッチ
し、メモリーするタイミングを指定する。1Hの間のサン
プリングの終了後に発生させる。
し、メモリーするタイミングを指定する。1Hの間のサン
プリングの終了後に発生させる。
映像情報の輝度に応じて、信号電極信号のデューティ
比は変化するが、デューティのカウントをリセットする
信号が、信号RSTである。図では1Hの間に２度リセット
が行なわれることを示している。また、２回の１度は、
信号LOADのタイミングに一致する。
比は変化するが、デューティのカウントをリセットする
信号が、信号RSTである。図では1Hの間に２度リセット
が行なわれることを示している。また、２回の１度は、
信号LOADのタイミングに一致する。
信号ACSは1H周期の交流信号であり、信号電極信号と
走査電極信号の交流を決定するものである。切換りのタ
イミングは信号RSTの立上りで規定している。
走査電極信号の交流を決定するものである。切換りのタ
イミングは信号RSTの立上りで規定している。
信号Xiはｉ番目の信号電極に印加される出力であり、
正と負の情報が交互に出るので交流波形となり、1/2H毎
に反転する。図中の斜線部分は、映像情報によりデュー
ティ比が変化することを示す。信号Xiのデューティ比の
書換えは信号RSTにより規定され、極性は信号ACSで規定
される。ただし映像情報の書換えは、信号LOADで実施さ
れるので、極性の違う同一情報が組合せられて出力され
る。
正と負の情報が交互に出るので交流波形となり、1/2H毎
に反転する。図中の斜線部分は、映像情報によりデュー
ティ比が変化することを示す。信号Xiのデューティ比の
書換えは信号RSTにより規定され、極性は信号ACSで規定
される。ただし映像情報の書換えは、信号LOADで実施さ
れるので、極性の違う同一情報が組合せられて出力され
る。
信号Yj,Yj＋1,Yj＋２は走査電極に印加される駆動信
号で、ｊ番目からｊ＋２番目を表わしている。
号で、ｊ番目からｊ＋２番目を表わしている。
この場合はCRTと同数程度の走査線を想定しており、
数は400本から500本となる。信号波形に○印を施した部
分が選択期間であり、他は非選択期間である。選択期間
は各走査電極で異なり、順次1/2Hずつずれ、隣接の電極
同士では位相が異なり、またフィールド毎に位相が異な
る。また非選択電位は選択期間の前後で異なり、保持特
性を良好にしている。
数は400本から500本となる。信号波形に○印を施した部
分が選択期間であり、他は非選択期間である。選択期間
は各走査電極で異なり、順次1/2Hずつずれ、隣接の電極
同士では位相が異なり、またフィールド毎に位相が異な
る。また非選択電位は選択期間の前後で異なり、保持特
性を良好にしている。
Xi−Yj＋１は画素（i,j＋１）に印加される電圧波形
である。書込みは１フィールド毎に行なわれていること
がわかる。
である。書込みは１フィールド毎に行なわれていること
がわかる。
第２図，第３図，第４図，第５図は、本発明の実施例
の回路図であり、第２図は制御信号系、第３図は走査電
極駆動信号系，第４図は信号電極駆動信号系，第５図は
信号電極駆動信号の出力回路の一部を示す。第２図にお
いてHSYNCは水平同期信号,VSYNCは垂直同期信号、VIDは
映像信号である。これ等は周知の回路で形成されるの
で、すでに用意されているものとして扱う。
の回路図であり、第２図は制御信号系、第３図は走査電
極駆動信号系，第４図は信号電極駆動信号系，第５図は
信号電極駆動信号の出力回路の一部を示す。第２図にお
いてHSYNCは水平同期信号,VSYNCは垂直同期信号、VIDは
映像信号である。これ等は周知の回路で形成されるの
で、すでに用意されているものとして扱う。
信号HSYNCはPLL・VCO回路１の比較信号として入力さ
れる。この発振出力はＸカウンタデコーダ２に入力さ
れ、その出力信号の１つであるHCPはPLL・VCO回路１に
フィードバックされ、信号HSYNCと同期をとる。PLL・VC
O回路１の出力はバァッファ・アンプを通してＸドライ
バーのクロック信号XCKとなる。
れる。この発振出力はＸカウンタデコーダ２に入力さ
れ、その出力信号の１つであるHCPはPLL・VCO回路１に
フィードバックされ、信号HSYNCと同期をとる。PLL・VC
O回路１の出力はバァッファ・アンプを通してＸドライ
バーのクロック信号XCKとなる。
Ｘカウンタデコーダ２は他に、水平同期に同期するが
２倍周波数の信号RST,信号RSTの一部に同期するメモリ
ー書込み信号LOAD,水平走査の画像書込みのタイミング
を設定する信号STAを出力する。
２倍周波数の信号RST,信号RSTの一部に同期するメモリ
ー書込み信号LOAD,水平走査の画像書込みのタイミング
を設定する信号STAを出力する。
信号RSTはパッファを通して、走査電極駆動回路のク
ロック信号YCKとなる。
ロック信号YCKとなる。
垂直同期信号VSYNCを信号RSTの立上りで整形し、信号
VSPとなる。バイナリカウンタ４のリセット入力は信号V
SPであり、クロック入力は信号RSTであり、その出力はT
V画面の縦方向位置に対応するタイミングを決めること
ができる。この出力を信号YSPとする。
VSPとなる。バイナリカウンタ４のリセット入力は信号V
SPであり、クロック入力は信号RSTであり、その出力はT
V画面の縦方向位置に対応するタイミングを決めること
ができる。この出力を信号YSPとする。
信号YSPはフリップフロップ５で分周し、フィールド
反転信号FRを形成する。
反転信号FRを形成する。
信号FRは、垂直走査の画像書き込みのタイミングを設
定する信号YSPにより、フリップフロップ６を通して遅
延され、さらにその出力は２段のフリップフロップ7,8
によって、信号RSTの立下りで遅延される。これらの出
カ信号のエクスクールジブオアをとると、信号FRの極性
変化の直後に1/2幅のパルスを出力する信号YSCを形成す
ることができる。フリップフロップ９にクロック信号と
して信号RSTを入力し分周し、走査電極駆動回路の選択
レベルの変化および選択タイミングを決めるデータ信号
YSCを形成するが信号YSTはフリップフロップ９のリセッ
ト信号になり、第一選択のタイミングを決定する。
定する信号YSPにより、フリップフロップ６を通して遅
延され、さらにその出力は２段のフリップフロップ7,8
によって、信号RSTの立下りで遅延される。これらの出
カ信号のエクスクールジブオアをとると、信号FRの極性
変化の直後に1/2幅のパルスを出力する信号YSCを形成す
ることができる。フリップフロップ９にクロック信号と
して信号RSTを入力し分周し、走査電極駆動回路の選択
レベルの変化および選択タイミングを決めるデータ信号
YSCを形成するが信号YSTはフリップフロップ９のリセッ
ト信号になり、第一選択のタイミングを決定する。
フリップフロップ６の出力YSEは、走査電極信号の選
択と選択以後の非選択レベルの一方を決めるデータ信号
となる。
択と選択以後の非選択レベルの一方を決めるデータ信号
となる。
信号YSEを遅延させ、その反転信号とのアンド出力を
とると、信号FRのハイ状態でのみ1/2H幅のパルスが出力
される。これをフリップフロップ10のセット入カとし、
信号RSTの分周信号を形成すれば、フィールド毎に一定
状態となる1H周期の交流信号ACSが出力される。
とると、信号FRのハイ状態でのみ1/2H幅のパルスが出力
される。これをフリップフロップ10のセット入カとし、
信号RSTの分周信号を形成すれば、フィールド毎に一定
状態となる1H周期の交流信号ACSが出力される。
デュアルアナログスイッチ11は、中間電位をとる走査
電極信号の２種の非選択レベルを交流とするものであ
る。電位VNはローとGNDの中間で、電位VMはハイとGNDの
中間であり、交流信号ACSによって切換わる。
電極信号の２種の非選択レベルを交流とするものであ
る。電位VNはローとGNDの中間で、電位VMはハイとGNDの
中間であり、交流信号ACSによって切換わる。
映像信号VIDはA/D変換回路12で４ビットのデジタル信
号に変換される。それぞれをD1,D2,D3,D4とし、総称と
してDATAとする。VAD1,VAD2はA/D変換の参考電圧であ
る。またVH,VLは、信号電極信号の正負のオフ電位を定
める電位であり、デュアルアナログスイッチ13を信号AC
Sでスイッチングしてオフ信号VOFFを形成する。またVD,
VSは信号電極信号のオン電位であり、デュアルアナログ
スイッチ14を信号ACSでスイッチングしてオン信号VONを
選択する。
号に変換される。それぞれをD1,D2,D3,D4とし、総称と
してDATAとする。VAD1,VAD2はA/D変換の参考電圧であ
る。またVH,VLは、信号電極信号の正負のオフ電位を定
める電位であり、デュアルアナログスイッチ13を信号AC
Sでスイッチングしてオフ信号VOFFを形成する。またVD,
VSは信号電極信号のオン電位であり、デュアルアナログ
スイッチ14を信号ACSでスイッチングしてオン信号VONを
選択する。
第３図は走査電極駆動回路であり、Y1,Y2,……は表示
体の走査電極に供給される。回路構成としては、デュア
ルアナログスイッチ群14、選択系シフトレジスター15、
制御系シフトレジスター16から成る。両シフトレジスタ
ーともクロック信号はYCKであり、1/2H毎に情報が移動
する。シフトレジスター16では、選択期間のタイミング
以外は1Hの交流信号が移動する。デュアルアナログスイ
ッチのコントロール入力がローの場合は、アナログスイ
ッチの一方を閉じ、シフトレジスター15の出力が端子出
力となり、ハイの場合はアナログスイッチの他方を閉
じ、非選択中間レベルの交流信号NELを出力とする。信
号NELの変化のタイミングとシフトレジスター16の出力
の変化のタイミングは同期するので、出力には信号NEL
の変化は１フィールド毎に異なるようになる。ただし隣
接の信号とは、信号NELの別のレペルが出力されてい
る。
体の走査電極に供給される。回路構成としては、デュア
ルアナログスイッチ群14、選択系シフトレジスター15、
制御系シフトレジスター16から成る。両シフトレジスタ
ーともクロック信号はYCKであり、1/2H毎に情報が移動
する。シフトレジスター16では、選択期間のタイミング
以外は1Hの交流信号が移動する。デュアルアナログスイ
ッチのコントロール入力がローの場合は、アナログスイ
ッチの一方を閉じ、シフトレジスター15の出力が端子出
力となり、ハイの場合はアナログスイッチの他方を閉
じ、非選択中間レベルの交流信号NELを出力とする。信
号NELの変化のタイミングとシフトレジスター16の出力
の変化のタイミングは同期するので、出力には信号NEL
の変化は１フィールド毎に異なるようになる。ただし隣
接の信号とは、信号NELの別のレペルが出力されてい
る。
選択系シフトレジスター15の出力は正信号と、反転信
号を段階毎に交互に採用し、アナログスイッチへ入力す
る。たとえばY1では正であり、Y2では反転である。こう
してこの駆動回路の出力は隣接同士は逆の位相となり、
選択の周期は１フレームとなる信号を得ることがてき
る。
号を段階毎に交互に採用し、アナログスイッチへ入力す
る。たとえばY1では正であり、Y2では反転である。こう
してこの駆動回路の出力は隣接同士は逆の位相となり、
選択の周期は１フレームとなる信号を得ることがてき
る。
第４図は信号電極駆動回路であり、X1,X2……は表示
体の信号電極に供給される。回路構成としては、多段シ
フトレジスター20とストア回路21により構成される。シ
フトレジスター20のクロック信号はXCKであり、スター
トデータ信号はSTAであり、各段の出力は画面の横位置
に対応したタイミングでパルスを発生する。各パルス出
力はストア回路に入力される。ストア回路の詳細図は第
５図に示されている。
体の信号電極に供給される。回路構成としては、多段シ
フトレジスター20とストア回路21により構成される。シ
フトレジスター20のクロック信号はXCKであり、スター
トデータ信号はSTAであり、各段の出力は画面の横位置
に対応したタイミングでパルスを発生する。各パルス出
力はストア回路に入力される。ストア回路の詳細図は第
５図に示されている。
各パルス出力はラッチ回路22のストローブ信号とな
り、各データ信号D1,D2,D3,D4をラッチする。ラッチさ
れたデータ信号は第２段のラッチ回路23の入力となり、
一走査上の書込みが終了した時点で信号LOADのパルスが
発生し、これをラッチする。こうして1Hの間はラッチ回
路23の出力は変化しない。
り、各データ信号D1,D2,D3,D4をラッチする。ラッチさ
れたデータ信号は第２段のラッチ回路23の入力となり、
一走査上の書込みが終了した時点で信号LOADのパルスが
発生し、これをラッチする。こうして1Hの間はラッチ回
路23の出力は変化しない。
信号CPXは、1/2Hの間に15発のパルスを発生する信号
であり、信号RSTのパルスの間に規則的な間隔を設定す
るものであり、その間隔は表示装置の性質に依存する。
であり、信号RSTのパルスの間に規則的な間隔を設定す
るものであり、その間隔は表示装置の性質に依存する。
信号CPXはカクンター24のクロック信号であり、カク
ンターは信号RSTでリセットされる。カウンター24は２
ビットのバイナリーとなっており、その出力はビットの
順位を対応し、ラッチ回路23の出力と組となり、一致回
路25に入力される。すなわち、カウント数が、データ内
容と一致した時点で、一致回路25の出力はハイとなる。
この出力はノアラッチ回路26のセット信号となり、ノア
ラッチ回路出力はハイに保たれる。信号RSTはリセット
信号となり、1/2H周期でノアラッチ回路の出力をローに
戻す。この出力はデュアルアナログスイッチのコントロ
ール信号となる。一致回路がハイとなるとき出力はVON
と同じであり、他の場合はVOFFと同じとなる。
ンターは信号RSTでリセットされる。カウンター24は２
ビットのバイナリーとなっており、その出力はビットの
順位を対応し、ラッチ回路23の出力と組となり、一致回
路25に入力される。すなわち、カウント数が、データ内
容と一致した時点で、一致回路25の出力はハイとなる。
この出力はノアラッチ回路26のセット信号となり、ノア
ラッチ回路出力はハイに保たれる。信号RSTはリセット
信号となり、1/2H周期でノアラッチ回路の出力をローに
戻す。この出力はデュアルアナログスイッチのコントロ
ール信号となる。一致回路がハイとなるとき出力はVON
と同じであり、他の場合はVOFFと同じとなる。
こうして、サンプルホールドされた映像のデジタル信
号は、1/2H毎に位相を変化させ、パルス幅の制御法で信
号電極に印加さる。
号は、1/2H毎に位相を変化させ、パルス幅の制御法で信
号電極に印加さる。
また第１図から判明するように、本方式の回路によれ
ば、第１フィールドでは、走査電極のYjとYj＋１につな
がる画素には同一の情報が位相を逆にして印加される
が、第２フィールドでは、走査電極のYj＋１とYj＋２に
つながる画素には同一の情報を位相を逆にして印加され
る。
ば、第１フィールドでは、走査電極のYjとYj＋１につな
がる画素には同一の情報が位相を逆にして印加される
が、第２フィールドでは、走査電極のYj＋１とYj＋２に
つながる画素には同一の情報を位相を逆にして印加され
る。
すなわち、画素の印加電圧は各フィールドで極性を反
転するとともに、隣接する走査電極について極性が逆で
あり、フィールド毎の１走査について隣接の２本の走査
電極を組合わすが、交互のフィールドでは組合わす上下
関係を変えることになる。
転するとともに、隣接する走査電極について極性が逆で
あり、フィールド毎の１走査について隣接の２本の走査
電極を組合わすが、交互のフィールドでは組合わす上下
関係を変えることになる。
以上述べたように本発明によれば、インターレース走
査方式の映像信号を基に画像表示する非線型素子を有す
る液晶表示装置において、下記の如き顕著な効果を奏す
ることができる。
査方式の映像信号を基に画像表示する非線型素子を有す
る液晶表示装置において、下記の如き顕著な効果を奏す
ることができる。
（ａ）２フィールド野走査線により１フレームを構成す
る映像信号を、１フィールドの走査線本数より多い数の
走査電極につながる画素に印加して表示するので、液晶
表示装置としての解像度を向上できる。
る映像信号を、１フィールドの走査線本数より多い数の
走査電極につながる画素に印加して表示するので、液晶
表示装置としての解像度を向上できる。
（ｂ）各走査電極につながる画素は飛び越し走査される
ことなく、各フィールドにおいて選択された画像情報の
信号が印加されることになるので、フリッカーを防止で
きる。さらに、各フィールドにおいては、走査電極毎に
画素に印加される電圧の極性が反転されるので、一画面
として印加電圧の極性が分散され、フリッカーをより一
層防止できる。
ことなく、各フィールドにおいて選択された画像情報の
信号が印加されることになるので、フリッカーを防止で
きる。さらに、各フィールドにおいては、走査電極毎に
画素に印加される電圧の極性が反転されるので、一画面
として印加電圧の極性が分散され、フリッカーをより一
層防止できる。
（ｃ）各走査電極につながる画素は1/2水平走査期間毎
に順次選択され、隣接する２本の対となった走査電極に
つながら画素には、同一走査線の映像信号から得られた
一画素ライン分の同一画像情報に基づき、互いに位相反
転した信号電極駆動信号が1/2水平走査期間毎に順次印
加されるので、各信号電極には、１水平走査期間内に互
いに位相の異なる同一画像情報の信号電極駆動信号が印
加されて、これらが互いに相殺し合うことになる。よっ
て、クロストークが実質的に解消できる。
に順次選択され、隣接する２本の対となった走査電極に
つながら画素には、同一走査線の映像信号から得られた
一画素ライン分の同一画像情報に基づき、互いに位相反
転した信号電極駆動信号が1/2水平走査期間毎に順次印
加されるので、各信号電極には、１水平走査期間内に互
いに位相の異なる同一画像情報の信号電極駆動信号が印
加されて、これらが互いに相殺し合うことになる。よっ
て、クロストークが実質的に解消できる。
CRTに比較し、液晶表示装置は薄型・軽量化・低電力
化が図られることは周知であるが解像度に問題があっ
た。本発明によれば、画質的にもCRTに同等な液晶表示
を得ることができ、産業上の利益は大きい。
化が図られることは周知であるが解像度に問題があっ
た。本発明によれば、画質的にもCRTに同等な液晶表示
を得ることができ、産業上の利益は大きい。
第１図は本発明の実施例の信号波形図。 第２図は実施例の制御信号系の回路図。 第３図は実施例の走査電極信号系の駆動回路図。 第４図は実施例の信号電極信号系の駆動回路図。 第５図は第４図中のストア回絡21の詳細図。 VID……映像信号 DATA……映像信号をデジタル化した信号 SAT……サンプルホールドのためのスタート信号 LOAD……1H毎に情報をラッチする信号 RST……極性変化のタイミングをきめるとともに走査電
極駆動信号のためのクロック信号 ACS……極性を決める信号 Xi……信号電極信号 Yj、Yj＋1,Yj＋２……走査電極信号
極駆動信号のためのクロック信号 ACS……極性を決める信号 Xi……信号電極信号 Yj、Yj＋1,Yj＋２……走査電極信号
Claims (1)
- 【請求項１】一対の基板間に液晶を挟持し、該基板の一
方には複数の走査電極を配置し、該基板の他方には複数
の信号電極を配置し、該走査電極と該信号電極とが交差
する部分を画素とし、該各画素には非線型素子を配置し
てなり、 前記各画素には前記該走査電極と前記信号電極に印加さ
れた信号の差電圧が印加されてなる液晶表示装置におい
て、 ２フィールドで１フレームを構成する走査方式における
１走査線の映像信号から得られた前記走査電極につなが
る画素数分の画像情報を順次蓄積するストア回路を有
し、 前記複数の走査電極には、該走査電極につながる画素を
選択する走査電極駆動信号が1/2水平走査期間毎に順次
印加され、 前記２フィールドのうちの第１フィールドでは、 該第１フィールドの走査線の映像信号から得られた前記
画像情報を前記ストア回路に順次蓄積し、前記複数の走
査電極のうちの互いに隣接する２本ずつをそれぞれ対に
し、該対となる走査電極に前記走査電極駆動信号が1/2
水平走査期間毎に順次印加され、前記ストア回路に蓄積
した同一の前記画像情報に基づき得られる信号電極駆動
信号を、互いに位相反転した信号として前記各信号電極
に1/2水平走査期間毎に順次印加し、前記走査電極駆動
信号に基づき選択された画素に順次供給してなり、 前記２フィールドのうちの第２フィールドでは、 該第２フィールドの各走査線の映像信号から得られた前
記画像情報を前記ストア回路に順次蓄積し、前記複数の
走査電極のうちの互いに隣接し且つ前記第１フィールド
における対とは異なる２本ずつをそれぞれ対にし、該対
となる走査電極に前記走査電極駆動信号が1/2水平走査
期間毎に順次印加され、前記ストア回路に蓄積した同一
の前記画像信号に基づき得られる信号電極駆動信号を、
互いに位相反転した信号として前記各信号電極に1/2水
平走査期間毎に順次印加し、前記走査電極駆動信号に基
づき選択された画素に順次供給してなり、 前記各走査電極につながる画素を選択する前記走査電極
駆動信号と前記信号電極駆動信号との差電圧は、前記各
フィールドにおいては前記走査電極毎に極性が反転され
てなり、且つ前記フィールド毎に極性が反転されてなる ことを特徴とする液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28379185 | 1985-12-17 | ||
| JP60-283791 | 1985-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62230172A JPS62230172A (ja) | 1987-10-08 |
| JP2534479B2 true JP2534479B2 (ja) | 1996-09-18 |
Family
ID=17670184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61243813A Expired - Lifetime JP2534479B2 (ja) | 1985-12-17 | 1986-10-14 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534479B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422182A (en) * | 1987-07-17 | 1989-01-25 | Fujitsu Ltd | Method for driving active matrix type display |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204887A (ja) * | 1983-05-10 | 1984-11-20 | セイコーエプソン株式会社 | 表示パネル駆動方法 |
| JPS59221183A (ja) * | 1983-05-31 | 1984-12-12 | Seiko Epson Corp | 液晶表示式受像装置の駆動方式 |
| JPH0732473B2 (ja) * | 1983-06-14 | 1995-04-10 | セイコーエプソン株式会社 | 液晶表示装置 |
-
1986
- 1986-10-14 JP JP61243813A patent/JP2534479B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62230172A (ja) | 1987-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4660030A (en) | Liquid crystal video display device | |
| US4769713A (en) | Method and apparatus for multi-gradation display | |
| KR100273077B1 (ko) | 다표준 비디오 매트릭스 디스플레이 장치 및 그의 동작방법 | |
| JP2702941B2 (ja) | 液晶表示装置 | |
| JPH0362357B2 (ja) | ||
| US4694348A (en) | Method of driving liquid crystal display panel of TV receiver | |
| US6753841B2 (en) | Method and apparatus for driving liquid crystal display panel | |
| JP2534479B2 (ja) | 液晶表示装置 | |
| JPS6326084A (ja) | アクティブマトリクス型画像表示装置 | |
| JP2664780B2 (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0854862A (ja) | ディスプレイとその駆動方法 | |
| JPS6217731A (ja) | 液晶表示式受像装置の駆動方式 | |
| JPH0772457A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
| JPH08122743A (ja) | 映像表示装置 | |
| JPH065927B2 (ja) | 液晶テレビパネルの駆動方式 | |
| JP2692343B2 (ja) | 表示装置とその制御方法およびドライブ回路 | |
| JP2003005152A (ja) | 液晶表示装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH0616223B2 (ja) | 倍速線順次走査回路 | |
| JPH0273788A (ja) | 平面ディスプレイ装置 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 | |
| JPH0642730B2 (ja) | 液晶テレビパネルの駆動方式 | |
| JPH05100637A (ja) | 液晶表示装置の駆動法 | |
| JP2563883B2 (ja) | 液晶表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |