JP2009164705A - 撮像装置及び撮像素子 - Google Patents
撮像装置及び撮像素子 Download PDFInfo
- Publication number
- JP2009164705A JP2009164705A JP2007339522A JP2007339522A JP2009164705A JP 2009164705 A JP2009164705 A JP 2009164705A JP 2007339522 A JP2007339522 A JP 2007339522A JP 2007339522 A JP2007339522 A JP 2007339522A JP 2009164705 A JP2009164705 A JP 2009164705A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- synchronization signal
- output
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】画素信号の読出（走査）方式を示す情報などの画素信号の読み出しに係る読出情報を出力するのに好適で、基準クロックの遅延などのクロックのズレによる誤動作の発生を低減するのに好適な撮像装置及び撮像素子を提供する。
【解決手段】 撮像装置１００を、イメージセンサ部１３から読み出した画素信号のデータを出力すると共に、水平同期信号及び垂直同期信号と画素信号の読み出しに係る情報とが複合された複合同期信号を出力する撮像部１０と、画素データ、Data_Enable信号及び複合同期信号を受信し、受信した複合同期信号のパルス幅に対応する情報を識別すると共に、該識別結果に基づき各種同期信号及び付加情報信号並びに撮像画像データを生成する画像処理部２０とを含んだ構成とした。
【選択図】図１
【解決手段】 撮像装置１００を、イメージセンサ部１３から読み出した画素信号のデータを出力すると共に、水平同期信号及び垂直同期信号と画素信号の読み出しに係る情報とが複合された複合同期信号を出力する撮像部１０と、画素データ、Data_Enable信号及び複合同期信号を受信し、受信した複合同期信号のパルス幅に対応する情報を識別すると共に、該識別結果に基づき各種同期信号及び付加情報信号並びに撮像画像データを生成する画像処理部２０とを含んだ構成とした。
【選択図】図１
Description
本発明は、水平方向に配列された複数の画素の形成するライン単位に画素信号を出力する撮像素子に係り、特に、画素信号の読出（走査）方式を示す情報などの画素信号の読み出しに係る読出情報を出力するのに好適で、基準クロックの遅延などのクロックのズレによる誤動作の発生を低減するのに好適な撮像装置及び撮像素子に関する。
従来、固体撮像素子として、各画素を構成する光電変換素子において光電変換された電気信号をＣＣＤ（電荷結合素子）により転送し、転送した電気信号を後段で増幅するＣＣＤ型のイメージセンサ（以下、ＣＣＤセンサと称す）と、各画素が光電変換素子に加えて増幅器（ＭＯＳ型トランジスタで構成）を含み、光電変換された電気信号を各画素で増幅してから転送するＣＭＯＳ型のイメージセンサ（以下、ＣＭＯＳセンサと称す）とがある。
このような撮像素子を駆動する際、センサから出力する信号には、例えば図１５に示す信号がある。図１５中の、「ＤＡＴＡ」はイメージセンサから出力される画素信号のデータである。また、「Ｄａｔａ Ｅｎａｂｌｅ」はＤＡＴＡ信号の有効期間を示す信号であり、「ＨＳＹＮＣ」、「ＶＳＹＮＣ」はそれぞれ水平同期信号、垂直同期信号となる。
ところで、画像（映像）データを出力する機器において、図１６に示すように、画像信号、Ｄａｔａ Ｅｎａｂｌｅ信号に加え、水平同期信号と垂直同期信号とを複合した複合同期信号を出力するものがある。また、例えば、テレビ信号の伝送では、一般に輝度信号（画素信号）と水平同期信号及び垂直同期信号とを合成した「複合映像信号」を、１本の伝送線路で送るようにしている。
ところで、画像（映像）データを出力する機器において、図１６に示すように、画像信号、Ｄａｔａ Ｅｎａｂｌｅ信号に加え、水平同期信号と垂直同期信号とを複合した複合同期信号を出力するものがある。また、例えば、テレビ信号の伝送では、一般に輝度信号（画素信号）と水平同期信号及び垂直同期信号とを合成した「複合映像信号」を、１本の伝送線路で送るようにしている。
このように、水平同期信号と垂直同期信号とが複合された信号を出力する場合、受信側においてこれら同期信号の分離を行う必要がある。同期信号の分離方法として例えば特許文献１に記載の複合同期信号分離回路がある。
この複合同期信号分離回路は、リセット状態で複合同期信号から水平同期信号を分離して出力し、この水平同期信号でカウンタ回路をリセットする。更に、カウンタ回路を用いて、１水平同期期間に所定のカウント値をカウントしつつ、該カウント値を出力し、このカウント値をデコードすることによって垂直同期信号の分離を行う。
また、画像データを扱う際に、上記画像信号、Ｄａｔａ Ｅｎａｂｌｅ信号、同期信号以外にも例えば走査方式などの情報を伝送することがある。
特開平５−２６０３４５号公報
この複合同期信号分離回路は、リセット状態で複合同期信号から水平同期信号を分離して出力し、この水平同期信号でカウンタ回路をリセットする。更に、カウンタ回路を用いて、１水平同期期間に所定のカウント値をカウントしつつ、該カウント値を出力し、このカウント値をデコードすることによって垂直同期信号の分離を行う。
また、画像データを扱う際に、上記画像信号、Ｄａｔａ Ｅｎａｂｌｅ信号、同期信号以外にも例えば走査方式などの情報を伝送することがある。
しかしながら、上記従来技術においては、走査方式などの情報信号の伝送に、画素信号や同期信号などの他の信号とは異なる出力端子を用いて行うため、予備の端子が無い場合又は不足する場合は、別途、情報信号用に出力端子を設ける必要があった。
また、上記特許文献１の従来技術においては、高速での駆動の際、クロックのわずかな遅延が影響し、複合同期信号を水平同期信号と垂直同期信号とに分離する際においては、クロックの遅延によるカウント値のズレからデコードの結果に誤差が発生し、同期信号の分離を正確に行えなくなる恐れがある。
また、上記特許文献１の従来技術においては、高速での駆動の際、クロックのわずかな遅延が影響し、複合同期信号を水平同期信号と垂直同期信号とに分離する際においては、クロックの遅延によるカウント値のズレからデコードの結果に誤差が発生し、同期信号の分離を正確に行えなくなる恐れがある。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、画素信号の読出（走査）方式を示す情報などの画素信号の読み出しに係る読出情報を出力するのに好適な撮像装置及び撮像素子を提供することを第１の目的とする。
また、基準クロックの遅延などのクロックのズレによる誤動作の発生を低減するのに好適な撮像装置及び撮像素子を提供することを第２の目的とする。
また、基準クロックの遅延などのクロックのズレによる誤動作の発生を低減するのに好適な撮像装置及び撮像素子を提供することを第２の目的とする。
〔形態１〕 上記目的を達成するために、形態１の撮像装置は、受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向に２次元配列された構成のイメージセンサ部を有する撮像素子を備えた撮像装置であって、前記撮像素子は、前記イメージセンサ部を構成する各画素を、該イメージセンサ部の水平方向に配列された複数の前記画素が形成するライン単位に順次走査する走査手段と、
前記走査手段で走査したラインを構成する各画素から蓄積電荷量に応じた電気信号である画素信号を順次読み出す画素信号読出手段と、前記画素信号読出手段で読み出された画素信号を、共通の信号線を介して順次出力する画素信号出力手段と、水平同期信号及び垂直同期信号を生成し、該生成した水平同期信号及び垂直同期信号を出力する同期信号生成手段と、基準クロックに基づき、前記同期信号生成手段から出力された前記垂直同期信号及び前記水平同期信号の少なくとも一方のパルス幅を前記画素信号の読み出しに係る読出情報の内容に応じて異なるパルス幅とした複合同期信号を生成し、該生成した複合同期信号を、前記画素信号の出力タイミングに合わせて出力する複合同期信号生成手段と、を備え、前記撮像素子から出力された前記複合同期信号のパルス幅を検出するパルス幅検出手段と、前記パルス幅検出手段で検出したパルス幅に基づき、各前記複合同期信号に対応する前記読出情報の内容を識別する識別手段と、前記撮像素子から出力された画素信号と前記識別手段の識別結果とに基づき、撮像画像データを生成する撮像画像データ生成手段と、を備える。
前記走査手段で走査したラインを構成する各画素から蓄積電荷量に応じた電気信号である画素信号を順次読み出す画素信号読出手段と、前記画素信号読出手段で読み出された画素信号を、共通の信号線を介して順次出力する画素信号出力手段と、水平同期信号及び垂直同期信号を生成し、該生成した水平同期信号及び垂直同期信号を出力する同期信号生成手段と、基準クロックに基づき、前記同期信号生成手段から出力された前記垂直同期信号及び前記水平同期信号の少なくとも一方のパルス幅を前記画素信号の読み出しに係る読出情報の内容に応じて異なるパルス幅とした複合同期信号を生成し、該生成した複合同期信号を、前記画素信号の出力タイミングに合わせて出力する複合同期信号生成手段と、を備え、前記撮像素子から出力された前記複合同期信号のパルス幅を検出するパルス幅検出手段と、前記パルス幅検出手段で検出したパルス幅に基づき、各前記複合同期信号に対応する前記読出情報の内容を識別する識別手段と、前記撮像素子から出力された画素信号と前記識別手段の識別結果とに基づき、撮像画像データを生成する撮像画像データ生成手段と、を備える。
このような構成であれば、撮像素子において、走査手段によって、イメージセンサ部の画素がライン単位で走査され、画素信号読出手段によって、各ラインの画素から画素信号が読み出される。画素信号が読み出されると、画素信号出力手段によって、読み出された画素信号が共通の信号線を介して順次出力される。また、同期信号生成手段によって、水平同期信号及び垂直同期信号が生成され、該生成された同期信号が出力される。更に、複合同期信号生成手段によって、前記出力された水平同期信号及び垂直同期信号の少なくとも一方のパルス幅が読出情報の内容に応じたパルス幅となる複合同期信号が生成され、該生成された複合同期信号が画素信号の読み出しタイミングに合わせて出力される。
一方、パルス幅検出手段によって、前記出力された複合同期信号のパルス幅が検出され、識別手段によって、前記検出されたパルス幅に基づき、複合同期信号に対応する読出情報の内容が識別される。更に、撮像画像データ生成手段によって、撮像素子から出力された画素信号と、前記識別結果とに基づき、撮像画像データが生成される。
これにより、読出情報の内容を識別するための情報を水平同期信号及び垂直同期信号の少なくとも一方に付加することができるので、出力端子数を増やすことなく読出情報の内容を出力先に伝えることができるという効果が得られる。
これにより、読出情報の内容を識別するための情報を水平同期信号及び垂直同期信号の少なくとも一方に付加することができるので、出力端子数を増やすことなく読出情報の内容を出力先に伝えることができるという効果が得られる。
〔形態２〕 更に、形態２の撮像装置は、形態１に記載の撮像装置において、前記撮像画像データを外部装置に出力する撮像画像データ出力手段と、前記識別手段の識別結果に基づき、外部出力用の、水平同期信号、垂直同期信号及び前記読出情報を示す読出情報信号を生成し、これら生成した信号を、前記撮像画像データの出力タイミングに合わせて出力する出力信号生成手段を備える。
このような構成であれば、撮像画像データ出力手段によって、撮像画像データが外部装置に向けて出力され、出力信号生成手段によって、識別手段の識別結果に基づき、水平同期信号、垂直同期信号及び読出情報信号が生成され、これら生成された信号が、撮像画像データの出力タイミングに合わせて出力される。
これにより、ＰＣ等の情報処理装置や、表示装置等の外部装置に、撮像画像データ、水平同期信号、垂直同期信号及び読出情報を出力することができるという効果が得られる。
これにより、ＰＣ等の情報処理装置や、表示装置等の外部装置に、撮像画像データ、水平同期信号、垂直同期信号及び読出情報を出力することができるという効果が得られる。
〔形態３〕 更に、形態３の撮像装置は、形態１又は２に記載の撮像装置において、前記同期信号生成手段は、前記垂直同期信号に代えて、該垂直同期信号及び前記水平同期信号の役割を兼ね備えた混合同期信号を生成し、該生成した混合同期信号を出力するようになっており、前記複合同期信号生成手段は、前記混合同期信号及び前記水平同期信号の少なくとも一方のパルス幅を、前記読出情報の内容に応じて異なるパルス幅とした複合同期信号を生成し、該生成した複合同期信号を出力するようになっている。
このような構成であれば、水平同期信号、垂直同期信号及び読出情報の内容を識別するための情報の出力に用いる出力端子数を１本に削減することができるという効果が得られる。
このような構成であれば、水平同期信号、垂直同期信号及び読出情報の内容を識別するための情報の出力に用いる出力端子数を１本に削減することができるという効果が得られる。
〔形態４〕 更に、形態４の撮像装置は、形態１乃至３のいずれか１に記載の撮像装置において、前記画素信号読出手段は、各水平期間において、前記イメージセンサ部の水平方向に配列された複数の前記画素が形成する１又はＮ（Ｎは、２以上の自然数）本のラインから、第１〜第Ｎチャンネルを介してそれぞれ独立に画素信号を時分割で順次読み出すようになっており、前記画素信号出力手段は、前記画素信号読出手段で読み出された各チャンネルに対応する画素信号を、共通の信号線を介して前記チャンネル毎に順次出力するようになっており、前記複合同期信号生成手段は、前記画素信号出力手段で順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記読出情報の内容に応じて異なると共に前記チャンネル毎に異なるパルス幅の前記複合同期信号を生成し、該生成した複合同期信号を出力するようになっており、前記識別手段は、前記パルス幅検出手段で検出したパルス幅に基づき、前記各複合同期信号に対応する画素信号のチャンネルの情報及び前記読出情報の内容を識別するようになっている。
このような構成であれば、撮像素子において、複合同期信号生成手段によって、各チャンネルに対応する画素信号の出力タイミングに合わせて、チャンネル毎に且つ読出情報の内容毎にパルス幅の異なる複合同期信号を生成し、これを出力することができる。
これにより、各チャンネルの情報を識別するための信号が不要となるので、識別信号用の出力端子を増やすことなく、チャンネルの情報を識別するための情報を出力することができるという効果が得られる。
これにより、各チャンネルの情報を識別するための信号が不要となるので、識別信号用の出力端子を増やすことなく、チャンネルの情報を識別するための情報を出力することができるという効果が得られる。
〔形態５〕 更に、形態５の撮像装置は、形態４に記載の撮像装置において、前記チャンネル情報と前記パルス幅との関係を示す第１パルス幅情報を記憶する第１パルス幅情報記憶手段を備え、前記識別手段は、前記第１パルス幅情報に基づき、前記チャンネル情報を識別するようになっている。
このような構成であれば、パルス幅検出手段によって、複合同期信号のパルス幅が検出されると、識別手段によって、検出されたパルス幅と、第１パルス幅情報記憶手段に記憶された情報とを比較し、該比較結果に基づきチャンネル情報が識別される。
このような構成であれば、パルス幅検出手段によって、複合同期信号のパルス幅が検出されると、識別手段によって、検出されたパルス幅と、第１パルス幅情報記憶手段に記憶された情報とを比較し、該比較結果に基づきチャンネル情報が識別される。
〔形態６〕 更に、形態６の撮像装置は、形態１乃至５のいずれか１に記載の撮像装置において、前記読出情報と前記パルス幅との関係を示す第２パルス幅情報を記憶する第２パルス幅情報記憶手段を備え、前記識別手段は、前記第２パルス幅情報に基づき、前記読出情報の内容を識別するようになっている。
このような構成であれば、パルス幅検出手段によって、複合同期信号のパルス幅が検出されると、識別手段によって、検出されたパルス幅と、第２パルス幅情報記憶手段に記憶された情報とを比較し、該比較結果に基づき読出情報の内容が識別される。
このような構成であれば、パルス幅検出手段によって、複合同期信号のパルス幅が検出されると、識別手段によって、検出されたパルス幅と、第２パルス幅情報記憶手段に記憶された情報とを比較し、該比較結果に基づき読出情報の内容が識別される。
〔形態７〕 更に、形態７の撮像装置は、形態１乃至６のいずれか１に記載の撮像装置において、前記パルス幅検出手段は、前記複合同期信号のパルス幅の期間における、前記基準クロックと同じ周期のクロックの数をカウントし、該カウントした値を前記水平同期信号のパルス幅として検出する。
このような構成であれば、複合同期信号の生成基準となる基準クロックと同じ周期のクロックをカウントすることで、複合同期信号のパルス幅を検出することができるので、正確にパルス幅の検出を行うことができるという効果が得られる。
このような構成であれば、複合同期信号の生成基準となる基準クロックと同じ周期のクロックをカウントすることで、複合同期信号のパルス幅を検出することができるので、正確にパルス幅の検出を行うことができるという効果が得られる。
〔形態８〕 更に、形態８の撮像装置は、形態１乃至７のいずれか１に記載の撮像装置において、前記複合同期信号生成手段は、パルス幅が前記基準クロック２つ分以上の幅を有する複合同期信号を生成するようになっており、前記複合同期信号のパルス幅に対する前記パルス幅検出手段のカウント値に対して、２ビット以上の誤差の許容範囲を設定し、前記識別手段は、前記複合同期信号のパルス幅に対するカウント値の誤差が前記許容範囲内であれば、誤差が無いときと同じ識別結果を得るようになっている。
このような構成であれば、パルス幅検出手段においてカウントされるクロックが遅延などによってタイミングがずれ、パルス幅の検出結果に誤差が発生しても、それが許容範囲内であれば、識別手段において、読出情報の内容、チャンネル情報を正確に識別することができる。
例えば、複合同期信号のパルス幅が５クロックで、誤差の許容範囲が２ビットに設定されたとすると、パルス幅検出手段で検出されるパルス幅が、例えば４〜７クロック（カウント値（２進数）：００１００〜００１１１）の範囲内であれば、読出情報の内容やチャネル情報を正確に識別することができる。
例えば、複合同期信号のパルス幅が５クロックで、誤差の許容範囲が２ビットに設定されたとすると、パルス幅検出手段で検出されるパルス幅が、例えば４〜７クロック（カウント値（２進数）：００１００〜００１１１）の範囲内であれば、読出情報の内容やチャネル情報を正確に識別することができる。
従って、例えば、部品の特性誤差や駆動中の発熱などが要因で、パルス幅検出手段でカウントするクロックに遅延などの供給タイミングのズレが発生した場合に、読出情報の内容やチャンネル情報の誤識別が発生するのを低減することができる。
これにより、信号のわずかなズレ等による誤動作の発生を低減することができるという効果が得られる。
これにより、信号のわずかなズレ等による誤動作の発生を低減することができるという効果が得られる。
〔形態９〕 更に、形態９の撮像装置は、形態８に記載の撮像装置において、前記複合同期信号生成手段は、前記読出情報の内容毎に且つ前記画素信号の出力チャネル毎に異なる数値をｎ（ｎは１以上の自然数）とし、前記許容範囲をＸビットとしたときに、「２X×ｎ＋１」〜「２X×ｎ＋２X−２」のクロック数の範囲内のパルス幅を有する前記複合同期信号を生成するようになっている。
このような構成であれば、読出情報の内容や出力チャンネルの番号毎にユニークなパルス幅を有し、且つ誤差の許容範囲に対して適切なパルス幅を有する複合同期信号を簡易に生成することができるという効果が得られる。
このような構成であれば、読出情報の内容や出力チャンネルの番号毎にユニークなパルス幅を有し、且つ誤差の許容範囲に対して適切なパルス幅を有する複合同期信号を簡易に生成することができるという効果が得られる。
〔形態１０〕 更に、形態１０の撮像装置は、形態９に記載の撮像装置において、
前記許容誤差範囲が３ビット以上のときに、前記複合同期信号生成手段は、前記「２X×ｎ＋１」〜「２X×ｎ＋２X−２」のクロック数の数値範囲における中央値又はその近傍となるクロック数のパルス幅を有する複合同期信号を生成するようになっている。
このような構成であれば、複合同期信号のパルス幅に対する正規のカウント値に対して、該カウント値前後の略均等な数値範囲を誤差の許容範囲として設定することができる。これにより、クロックの遅延などによって発生するカウントクロック数の過不足に対して、より精度良く識別を行うことができるという効果が得られる。
前記許容誤差範囲が３ビット以上のときに、前記複合同期信号生成手段は、前記「２X×ｎ＋１」〜「２X×ｎ＋２X−２」のクロック数の数値範囲における中央値又はその近傍となるクロック数のパルス幅を有する複合同期信号を生成するようになっている。
このような構成であれば、複合同期信号のパルス幅に対する正規のカウント値に対して、該カウント値前後の略均等な数値範囲を誤差の許容範囲として設定することができる。これにより、クロックの遅延などによって発生するカウントクロック数の過不足に対して、より精度良く識別を行うことができるという効果が得られる。
〔形態１１〕 一方、上記目的を達成するために、形態１１の撮像素子は、受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向に２次元配列された構成のイメージセンサ部を有する撮像素子であって、前記イメージセンサ部を構成する各画素を、該イメージセンサ部の水平方向に配列された複数の前記画素が形成するライン単位に順次走査する走査手段と、前記走査手段で走査したラインを構成する各画素から蓄積電荷量に応じた電気信号である画素信号を順次読み出す画素信号読出手段と、前記画素信号読出手段で読み出された画素信号を、共通の信号線を介して順次出力する画素信号出力手段と、水平同期信号及び垂直同期信号を生成し、該生成した水平同期信号及び垂直同期信号を出力する同期信号生成手段と、基準クロックに基づき、前記同期信号生成手段から出力された前記垂直同期信号及び前記水平同期信号の少なくとも一方のパルス幅を前記画素信号の読み出しに係る読出情報の内容に応じて異なるパルス幅とした複合同期信号を生成し、該生成した複合同期信号を、前記画素信号の出力タイミングに合わせて出力する複合同期信号生成手段と、を備える。
このような構成であれば、形態１に記載の撮像装置における撮像素子と同様の作用及び効果が得られる。
このような構成であれば、形態１に記載の撮像装置における撮像素子と同様の作用及び効果が得られる。
以下、本発明の実施の形態を図面に基づき説明する。図１〜図７は、本発明に係る撮像装置及び撮像素子の実施の形態を示す図である。
まず、本発明に係る撮像装置の構成を図１に基づき説明する。図１は、本発明に係る撮像装置１００の構成を示すブロック図である。
撮像装置１００は、各画素がフォトダイオード及びＣＭＯＳ素子から構成されるセンサ部を有し、ローリングシャッタ方式によって露光時間を制御する撮像素子を有する撮像装置であって、図１に示すように、被写体を撮像すると共に、該撮像によって得られた画素信号データを各種同期信号と共に出力する撮像部１０と、撮像部１０から出力された画素信号データに基づき撮像画像データを生成し、該生成した撮像画像データを付加情報及び同期信号と共に外部装置に出力する画像処理部２０とを含んで構成される。
まず、本発明に係る撮像装置の構成を図１に基づき説明する。図１は、本発明に係る撮像装置１００の構成を示すブロック図である。
撮像装置１００は、各画素がフォトダイオード及びＣＭＯＳ素子から構成されるセンサ部を有し、ローリングシャッタ方式によって露光時間を制御する撮像素子を有する撮像装置であって、図１に示すように、被写体を撮像すると共に、該撮像によって得られた画素信号データを各種同期信号と共に出力する撮像部１０と、撮像部１０から出力された画素信号データに基づき撮像画像データを生成し、該生成した撮像画像データを付加情報及び同期信号と共に外部装置に出力する画像処理部２０とを含んで構成される。
ここで、図２は、撮像部１０の内部構成を示すブロック図である。
撮像部１０は、図２に示すように、タイミングジェネレータ（ＴＧ）１１と、デコーダ１２と、イメージセンサ部１３と、出力タイミング制御部１４と、Data_Enable信号生成部１５と、複合同期信号生成部１６とを含んで構成される。
ＴＧ１１は、不図示のクロック発生器から発生する基準クロック信号（システムクロック）に基づき、基準パルス信号を生成すると共に、該基準パルス信号及び該基準パルス信号のカウント値に基づき各種信号を生成する。
撮像部１０は、図２に示すように、タイミングジェネレータ（ＴＧ）１１と、デコーダ１２と、イメージセンサ部１３と、出力タイミング制御部１４と、Data_Enable信号生成部１５と、複合同期信号生成部１６とを含んで構成される。
ＴＧ１１は、不図示のクロック発生器から発生する基準クロック信号（システムクロック）に基づき、基準パルス信号を生成すると共に、該基準パルス信号及び該基準パルス信号のカウント値に基づき各種信号を生成する。
具体的に、基準パルス信号及びカウント値に基づき、水平同期信号及び垂直同期信号を生成し、これら生成した同期信号を複合同期信号生成部１６に出力する。
更に、ＴＧ１１は、カウント値に基づき、読み出しライン選択信号などの画素信号の読み出しに係る制御信号、リセットライン選択信号などの蓄積電荷のリセット（画素に蓄積された電荷を空にする動作）に係る制御信号などのセンサ制御信号を生成し、これら生成したセンサ制御信号を、デコーダ１２、出力タイミング制御部１４、Data_Enable信号生成部１５及び複合同期信号生成部１６にそれぞれ出力する。
更に、ＴＧ１１は、カウント値に基づき、読み出しライン選択信号などの画素信号の読み出しに係る制御信号、リセットライン選択信号などの蓄積電荷のリセット（画素に蓄積された電荷を空にする動作）に係る制御信号などのセンサ制御信号を生成し、これら生成したセンサ制御信号を、デコーダ１２、出力タイミング制御部１４、Data_Enable信号生成部１５及び複合同期信号生成部１６にそれぞれ出力する。
更に、ＴＧ１１は、画素信号の走査方式などの画素信号の読み出しに係る情報を示す付加情報信号を生成し、該生成した付加情報信号を複合同期信号生成部１６に出力する。
デコーダ１２は、ＴＧ１１からの読み出しライン選択信号やリセットライン選択信号などのセンサ制御信号に基づき、イメージセンサ部１３における、読み出しライン選択信号又はリセットライン選択信号が示すアドレス値に対応したライン位置のセンサセル（画素）を有効（アクティブ）にする信号を生成し、該生成した信号及びリセットや読み出しなどの駆動内容に対応する駆動信号をイメージセンサ部１３に出力する。
デコーダ１２は、ＴＧ１１からの読み出しライン選択信号やリセットライン選択信号などのセンサ制御信号に基づき、イメージセンサ部１３における、読み出しライン選択信号又はリセットライン選択信号が示すアドレス値に対応したライン位置のセンサセル（画素）を有効（アクティブ）にする信号を生成し、該生成した信号及びリセットや読み出しなどの駆動内容に対応する駆動信号をイメージセンサ部１３に出力する。
イメージセンサ部１３は、センサセルアレイと、水平転送部とを含んで構成される。
センサセルアレイは、フォトダイオード及びＣＭＯＳ素子を用いて構成された複数のセンサセル（画素）を水平方向及び垂直方向に２次元マトリクス状に配列し、各水平方向のライン毎のセンサセルに対して、アドレス線、リセット線及び読出線が共通に接続され、前記３つの制御線を介して各種駆動パルス信号が各ラインを構成するセンサセルに送信される。そして、アドレス線及び読出線が有効になると、該読出線を介して蓄積電荷を水平転送部に転送する構成となっている。
センサセルアレイは、フォトダイオード及びＣＭＯＳ素子を用いて構成された複数のセンサセル（画素）を水平方向及び垂直方向に２次元マトリクス状に配列し、各水平方向のライン毎のセンサセルに対して、アドレス線、リセット線及び読出線が共通に接続され、前記３つの制御線を介して各種駆動パルス信号が各ラインを構成するセンサセルに送信される。そして、アドレス線及び読出線が有効になると、該読出線を介して蓄積電荷を水平転送部に転送する構成となっている。
水平転送部は、センサセルアレイの選択ラインの各画素から読み出される画素信号データを、各チャンネル（本実施の形態では、１つのチャンネル）に対応したラインメモリ（不図示）に記憶し、該記憶した画素信号データ（アナログデータ）をデジタルのデータ（以下、画素データと称す）にＡ／Ｄ変換し、該変換して得られた画素データ（ＤＡＴＡ）を、チャンネル毎に独立に出力タイミング制御部１４に出力する。
出力タイミング制御部１４は、ＴＧ１１からのセンサ制御信号をデコードし、イメージセンサ部１３からの画素信号の読み出しタイミングに合わせて、水平転送部から入力された画素データを画像処理部２０に出力する。
Data_Enable信号生成部１５は、ＴＧ１１からのセンサ制御信号をデコードし、イメージセンサ部１３からの画素信号の読み出しタイミングに合わせて、画素データの出力される期間（有効期間）を示すData_Enable信号（以下、Data_Enable信号と称す）を画像処理部２０に出力する。
Data_Enable信号生成部１５は、ＴＧ１１からのセンサ制御信号をデコードし、イメージセンサ部１３からの画素信号の読み出しタイミングに合わせて、画素データの出力される期間（有効期間）を示すData_Enable信号（以下、Data_Enable信号と称す）を画像処理部２０に出力する。
複合同期信号生成部１６は、ＴＧ１１からのセンサ制御信号、水平同期信号、垂直同期信号及び付加情報信号に基づき、水平同期信号と、水平同期信号及び垂直同期信号を混合した混合同期信号とに付加情報の識別情報を付加した複合同期信号（ＣＳＹＮＣ信号）を生成し、該生成した複合同期信号を画像処理部２０に出力する。
次に、図３に基づき、複合同期信号生成部１６の詳細な構成を説明する。ここで、図３は、複合同期信号生成部１６の内部構成を示すブロック図である。
次に、図３に基づき、複合同期信号生成部１６の詳細な構成を説明する。ここで、図３は、複合同期信号生成部１６の内部構成を示すブロック図である。
複合同期信号生成部１６は、図３に示すように、デコーダ１６ａと、パルス幅情報記憶部１６ｂと、複合同期信号出力部１６ｃとを含んで構成される。
デコーダ１６ａは、基準クロック信号（システムクロック）と、ＴＧ１１からの水平同期信号、垂直同期信号及び付加情報信号と、パルス幅情報記憶部１６ｂに記憶されたパルス幅情報とに基づき、同期信号の種類及び付加情報の内容に応じたパルス幅のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
デコーダ１６ａは、基準クロック信号（システムクロック）と、ＴＧ１１からの水平同期信号、垂直同期信号及び付加情報信号と、パルス幅情報記憶部１６ｂに記憶されたパルス幅情報とに基づき、同期信号の種類及び付加情報の内容に応じたパルス幅のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
パルス幅情報記憶部１６ｂは、不揮発性のメモリから構成されており、同期信号の種類及び付加情報の内容に対応するパルス幅の情報を含むパルス幅情報を記憶する。同期信号の種類としては、例えば、水平同期信号及び垂直同期信号などが該当する。付加情報としては、例えば、プログレッシブ方式、インターレース方式などの走査方式の情報や、インターレース方式における奇数フレーム、偶数フレームの情報などが該当する。
具体的に、パルス幅情報は、例えば、同期信号の種類が水平同期信号で、付加情報の内容がプログレッシブ方式であれば、これらの組み合わせに対してパルス幅「５」が対応する。また、パルス幅情報は、組み合わせ毎に異なるパルス幅が対応付けられたデータテーブルの形式で記憶される。
複合同期信号出力部１６ｃは、センサ制御信号をトリガとして、デコーダ１６ａからのパルス幅情報信号を、画素データの出力タイミングに合わせて複合同期信号として出力する。複合同期信号には、水平同期信号と付加情報の内容とに対応するパルス幅の水平同期信号であるＣＨＳＹＮＣ信号と、垂直同期信号と付加情報の内容とに対応するパルス幅のＣＭＳＹＮＣ信号とがある。本実施の形態において、ＣＨＳＹＮＣ信号及びＣＭＳＹＮＣ信号は共通の信号線を介して出力される。更に、本実施の形態において、ＣＭＳＹＮＣ信号は、水平同期信号及び垂直同期信号の機能を兼ね備えている。
なお、ＣＨＳＹＮＣ信号及びＣＭＳＹＮＣ信号は、両者を区別しない場合に、これらをまとめてＣＳＹＮＣ信号と呼ぶ。
複合同期信号出力部１６ｃは、センサ制御信号をトリガとして、デコーダ１６ａからのパルス幅情報信号を、画素データの出力タイミングに合わせて複合同期信号として出力する。複合同期信号には、水平同期信号と付加情報の内容とに対応するパルス幅の水平同期信号であるＣＨＳＹＮＣ信号と、垂直同期信号と付加情報の内容とに対応するパルス幅のＣＭＳＹＮＣ信号とがある。本実施の形態において、ＣＨＳＹＮＣ信号及びＣＭＳＹＮＣ信号は共通の信号線を介して出力される。更に、本実施の形態において、ＣＭＳＹＮＣ信号は、水平同期信号及び垂直同期信号の機能を兼ね備えている。
なお、ＣＨＳＹＮＣ信号及びＣＭＳＹＮＣ信号は、両者を区別しない場合に、これらをまとめてＣＳＹＮＣ信号と呼ぶ。
次に、図４に基づき、画像処理部２０の詳細な構成を説明する。ここで、図４は、画像処理部２０の内部構成を示すブロック図である。
画像処理部２０は、図４に示すように、パルス幅カウント部２０ａと、識別部２０ｂと、パルス幅情報記憶部２０ｃと、信号生成部２０ｄと、画像構成部２０ｅとを含んで構成される。
画像処理部２０は、図４に示すように、パルス幅カウント部２０ａと、識別部２０ｂと、パルス幅情報記憶部２０ｃと、信号生成部２０ｄと、画像構成部２０ｅとを含んで構成される。
パルス幅カウント部２０ａは、自己に供給される基準クロック信号をカウントするカウンタ回路を有し、撮像部１０からのＣＳＹＮＣ信号のパルス幅の期間における基準クロック数をカウントする。
具体的に、ＣＳＹＮＣ信号の立上がりエッジの検出後から立ち下がりエッジを検出するまでの期間における基準クロック信号の立上がりエッジ数をカウントし、該カウント値を示すカウント信号を識別部２０ｂに出力する。
具体的に、ＣＳＹＮＣ信号の立上がりエッジの検出後から立ち下がりエッジを検出するまでの期間における基準クロック信号の立上がりエッジ数をカウントし、該カウント値を示すカウント信号を識別部２０ｂに出力する。
識別部２０ｂは、パルス幅カウント部２０ａからのカウント信号の示すカウント値と、パルス幅情報記憶部２０ｃに記憶されたパルス幅情報とに基づき、撮像部１０から受信した複合同期信号に含まれる同期信号の種類や付加情報の内容などを識別する。そして、識別結果に基づき、垂直同期信号を含むか否か及び識別された付加情報の内容を示す出力制御信号を生成し、該生成した出力制御信号を信号生成部２０ｄ及び画像構成部２０ｅにそれぞれ出力する。
パルス幅情報記憶部２０ｃは、上記パルス幅情報記憶部１６ｂと同様に、不揮発性のメモリから構成されており、パルス幅の情報に対応する同期信号の種類及び付加情報の内容を含むパルス幅情報を記憶する。なお、本実施の形態においては、パルス幅情報記憶部１６ｂ及びパルス幅情報記憶部２０ｃは、両者が同じパルス幅情報を記憶する構成となっているので、いずれか一方を、撮像部１０と共用する構成としても良い。
信号生成部２０ｄは、識別部２０ｂからの出力制御信号に基づき、垂直同期信号、水平同期信号及び付加情報信号を生成し、これら生成した信号を、画像構成部２０ｅにおける画素データ信号（ＤＡＴＡ信号）の出力タイミングに合わせて外部の装置に出力する。
ここで、外部の装置は、例えば、ＣＲＴディスプレイ、液晶ディスプレイ、プラズマディスプレイなどの表示装置や、パーソナルコンピュータ（ＰＣ）などが該当する。
ここで、外部の装置は、例えば、ＣＲＴディスプレイ、液晶ディスプレイ、プラズマディスプレイなどの表示装置や、パーソナルコンピュータ（ＰＣ）などが該当する。
画像構成部２０ｅは、フレームメモリを含み、撮像部１０からの画素データ（ＤＡＴＡ）及びData_Enable信号を受信し、識別部２０ｂからの出力制御信号を受信すると、該出力制御信号から読み取れる付加情報の内容に基づき、受信した画素データをフレームメモリに記憶し、１フレームの撮像画像のデータである撮像画像データを構成する。
更に、画像構成部２０ｅは、Data_Enable信号を生成し、該生成したData_Enable信号と、フレームメモリに構成された撮像画像データ（ＤＡＴＡ）とを、外部の装置に出力する。
更に、画像構成部２０ｅは、Data_Enable信号を生成し、該生成したData_Enable信号と、フレームメモリに構成された撮像画像データ（ＤＡＴＡ）とを、外部の装置に出力する。
次に、図５〜図７に基づき、本実施の形態の動作を説明する。
ここで、図５は、パルス幅情報の一例を示す図である。また、図６（ａ）〜（ｄ）は、ＴＧ１１から出力される水平同期信号及び垂直同期信号と、複合同期信号生成部１６から出力されるＣＳＹＮＣ信号とのタイミングチャートの一例を示す図である。また、図７は、識別部２０ｂから出力される出力制御信号の示すデータの構造例を示す図である。
ここで、図５は、パルス幅情報の一例を示す図である。また、図６（ａ）〜（ｄ）は、ＴＧ１１から出力される水平同期信号及び垂直同期信号と、複合同期信号生成部１６から出力されるＣＳＹＮＣ信号とのタイミングチャートの一例を示す図である。また、図７は、識別部２０ｂから出力される出力制御信号の示すデータの構造例を示す図である。
撮像装置１００は、撮像部１０においてローリングシャッタ方式により、設定された露光時間による被写体の撮像が開始されると、ＴＧ１１において、基準クロック信号に基づき、基準パルス信号が生成され、内部のカウンタにおいて、該基準パルス信号のカウントが行われる。そして、基準パルス信号及びカウント値に基づき、センサ制御信号、水平同期信号、垂直同期信号及び付加情報信号が生成される。ここで、付加情報信号は、プログレッシブ方式又はインターレース方式のいずれかの走査方式の情報を示す信号であるとする。ここで、付加情報信号を生成するときの付加情報の内容は、撮像装置１００を制御するプロセッサから与えられるものとする。
センサ制御信号は、デコーダ１２、出力タイミング制御部１４、Data_Enable信号生成部１５及び複合同期信号生成部１６にそれぞれ出力される。水平同期信号、垂直同期信号及び付加情報信号は、複合同期信号生成部１６に出力される。
一方、デコーダ１２は、ＴＧ１１からの読み出しライン選択信号に基づき、該信号の示すアドレス値に対応するラインをアクティブにする制御信号を生成すると共に、画素信号の読み出しに対応する駆動信号を生成し、制御信号及び駆動信号を、イメージセンサ部１３に出力する。
一方、デコーダ１２は、ＴＧ１１からの読み出しライン選択信号に基づき、該信号の示すアドレス値に対応するラインをアクティブにする制御信号を生成すると共に、画素信号の読み出しに対応する駆動信号を生成し、制御信号及び駆動信号を、イメージセンサ部１３に出力する。
イメージセンサ部１３は、デコーダ１２からの制御信号及び駆動信号に基づき、選択ラインから画素信号を水平転送部に読み出し、該読み出した画素信号データをＡ／Ｄ変換して画素データを生成し、該生成した画素データを出力タイミング制御部１４に出力する。
出力タイミング制御部１４は、ＴＧ１１からのセンサ制御信号をデコードし、イメージセンサ部１３からの画素信号の読み出しタイミングに合わせて、水平転送部から入力された画素データを画像処理部２０に出力する。
出力タイミング制御部１４は、ＴＧ１１からのセンサ制御信号をデコードし、イメージセンサ部１３からの画素信号の読み出しタイミングに合わせて、水平転送部から入力された画素データを画像処理部２０に出力する。
また、Data_Enable信号生成部１５は、ＴＧ１１からのセンサ制御信号をデコードし、画素信号データの有効期間を示すData_Enable信号を生成し、該生成したData_Enable信号を、イメージセンサ部１３からの画素信号の読み出しタイミングに合わせて、画像処理部２０に出力する。
一方、複合同期信号生成部１６は、ＴＧ１１からの垂直同期信号、水平同期信号及び付加情報信号、又は水平同期信号及び付加情報信号と、パルス幅情報記憶部１６ｂに記憶されたパルス幅情報とに基づき、パルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
一方、複合同期信号生成部１６は、ＴＧ１１からの垂直同期信号、水平同期信号及び付加情報信号、又は水平同期信号及び付加情報信号と、パルス幅情報記憶部１６ｂに記憶されたパルス幅情報とに基づき、パルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
ここで、本実施の形態においては、ＣＳＹＮＣ信号のパルス幅と、垂直同期信号又は水平同期信号と、付加情報の内容との関係は、図５に示すように、パルス幅「５」と水平同期信号及びプログレッシブ方式が、パルス幅「９」と水平同期信号及びインターレース方式がそれぞれ対応している。更に、パルス幅「１３」と垂直同期信号及びプログレッシブ方式が、パルス幅「１７」と垂直同期信号及びインターレース方式がそれぞれ対応している。
従って、画素信号の走査方式がプログレッシブ方式の場合に、複合同期信号生成部１６には、最初に、プログレッシブ方式を示す付加情報信号と、水平同期信号及び垂直同期信号とが入力される。その後は、１フレームの期間において、プログレッシブ方式を示す付加情報信号と、水平同期信号とがイメージセンサ部１３のライン毎に入力される。
複合同期信号生成部１６は、プログレッシブ方式を示す付加情報信号と、水平同期信号及び垂直同期信号とが入力されると、まずデコーダ１６ａにおいて、パルス幅情報記憶部１６ｂに記憶されたパルス幅情報に基づき、これらの信号に対応するＣＳＹＮＣ信号のパルス幅を決定する。
複合同期信号生成部１６は、プログレッシブ方式を示す付加情報信号と、水平同期信号及び垂直同期信号とが入力されると、まずデコーダ１６ａにおいて、パルス幅情報記憶部１６ｂに記憶されたパルス幅情報に基づき、これらの信号に対応するＣＳＹＮＣ信号のパルス幅を決定する。
ここでは、図５に示すように、垂直同期信号及びプログレッシブ方式に対応するパルス幅は「１３」となっているので、パルス幅情報信号のパルス幅は「１３」と決定される。そして、パルス幅「１３」のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。なお、パルス幅の数値は、それぞれ基準クロック信号（１周期）の数を示す。つまり、パルス幅「１３」であれば、基準クロック信号１３個分（１３周期分）の期間を有するパルス幅のパルス幅情報信号が生成される。
複合同期信号出力部１６ｃは、ＴＧ１１から入力されるセンサ制御信号をトリガとして、デコーダ１６ａから入力されるパルス幅「１３」のパルス幅情報信号をＣＭＳＹＮＣ信号として、画像処理部２０に出力する。このＣＭＳＹＮＣ信号は、水平同期信号と垂直同期信号とが複合され、且つ付加情報の内容に応じたパルス幅を有する信号となる。
複合同期信号生成部１６は、デコーダ１６ａにおいて、引き続きＴＧ１１から入力される水平同期信号及び付加情報信号に対応するパルス幅を決定し、該決定したパルス幅のパルス幅情報信号を生成する。
複合同期信号生成部１６は、デコーダ１６ａにおいて、引き続きＴＧ１１から入力される水平同期信号及び付加情報信号に対応するパルス幅を決定し、該決定したパルス幅のパルス幅情報信号を生成する。
具体的に、水平同期信号とプログレッシブ方式を示す付加情報信号との組み合わせに対しては、図５に示すように、パルス幅は「５」となっているので、パルス幅「５」のパルス幅情報信号を生成する。そして、デコーダ１６ａは、生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
複合同期信号出力部１６ｃは、ＴＧ１１から入力されるセンサ制御信号をトリガとして、デコーダ１６ａから入力されるパルス幅「５」のパルス幅情報信号をＣＨＳＹＮＣ信号として、画像処理部２０に出力する。ＣＨＳＹＮＣ信号は、１フレームの期間が終了するまで、イメージセンサ部１３のライン数に応じた数が順次出力される。
複合同期信号出力部１６ｃは、ＴＧ１１から入力されるセンサ制御信号をトリガとして、デコーダ１６ａから入力されるパルス幅「５」のパルス幅情報信号をＣＨＳＹＮＣ信号として、画像処理部２０に出力する。ＣＨＳＹＮＣ信号は、１フレームの期間が終了するまで、イメージセンサ部１３のライン数に応じた数が順次出力される。
つまり、図６（ｃ）に示すように、まず、パルス幅「１３」のＣＭＳＹＮＣ信号が出力されると、これに続いて、現フレームが終了するまでパルス幅「５」のＣＨＳＹＮＣ信号が水平期間毎に出力さる。そして、次のフレームの最初において、再び、ＣＭＳＹＮＣ信号が出力され、これに続いて、ＣＨＳＹＮＣ信号が水平期間毎に出力される。
つまり、従来の垂直期間毎にＣＭＳＹＮＣ信号が出力され、従来の水平期間毎にＣＨＳＹＮＣ信号が出力される。
つまり、従来の垂直期間毎にＣＭＳＹＮＣ信号が出力され、従来の水平期間毎にＣＨＳＹＮＣ信号が出力される。
なお、図６（ａ）及び（ｂ）は、従来の水平同期信号（ＨＳＹＮＣ信号）と、垂直同期信号（ＶＳＹＮＣ信号）を示すもので、これらは別々の信号線を介して出力される。更に、付加情報信号を出力する場合は、更に別の信号線を介して出力する必要がある。つまり、同期信号と付加情報信号とで３本の信号線が必要となる。
これに対して、本実施の形態の撮像装置１００においては、図６（ｃ）に示すように、垂直同期信号及び水平同期信号と付加情報信号とが複合されたＣＭＳＹＮＣ信号と、水平同期信号及び付加情報信号とが複合されたＣＨＳＹＮＣ信号との２種類の信号を１本の信号線を介して出力している。
これに対して、本実施の形態の撮像装置１００においては、図６（ｃ）に示すように、垂直同期信号及び水平同期信号と付加情報信号とが複合されたＣＭＳＹＮＣ信号と、水平同期信号及び付加情報信号とが複合されたＣＨＳＹＮＣ信号との２種類の信号を１本の信号線を介して出力している。
一方、付加情報信号の示す付加情報の内容がインターレース方式である場合は、図５に示すように、垂直同期信号とインターレース方式の組み合わせに対して、パルス幅は「１７」となる。更に、図５に示すように、水平同期信号とインターレース方式の組み合わせに対して、パルス幅は「９」となる。
従って、複合同期信号生成部１６は、水平同期信号及び垂直同期信号とインターレース方式を示す付加情報信号とが入力されると、デコーダ１６ａにおいて、パルス幅「１７」のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
従って、複合同期信号生成部１６は、水平同期信号及び垂直同期信号とインターレース方式を示す付加情報信号とが入力されると、デコーダ１６ａにおいて、パルス幅「１７」のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
また、複合同期信号生成部１６は、水平同期信号と付加情報信号とが入力されると、デコーダ１６ａにおいて、パルス幅「９」のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
複合同期信号出力部１６ｃは、ＴＧ１１からのセンサ制御信号をトリガとして、パルス幅「１７」のパルス幅情報信号をＣＭＳＹＮＣ信号として画像処理部２０に出力し、パルス幅「９」のパルス幅情報信号をＣＨＳＹＮＣ信号として画像処理部２０に出力する。
複合同期信号出力部１６ｃは、ＴＧ１１からのセンサ制御信号をトリガとして、パルス幅「１７」のパルス幅情報信号をＣＭＳＹＮＣ信号として画像処理部２０に出力し、パルス幅「９」のパルス幅情報信号をＣＨＳＹＮＣ信号として画像処理部２０に出力する。
これにより、図６（ｄ）に示すように、まず、パルス幅「１７」のＣＭＳＹＮＣ信号が出力されると、これに続いて、パルス幅「９」のＣＨＳＹＮＣ信号が水平期間毎に出力さる。そして、次のフレームの最初において、再び、ＣＭＳＹＮＣ信号が出力され、これに続いて、ＣＨＳＹＮＣ信号が水平期間毎に出力される。
一方、画像処理部２０は、複合同期信号生成部１６からのＣＳＹＮＣ信号を受信すると、パルス幅カウント部２０ａにおいて、受信したＣＳＹＮＣ信号のパルス幅の期間における基準クロック信号をカウントし、該カウント値を示すカウント信号を、識別部２０ｂに出力する。
一方、画像処理部２０は、複合同期信号生成部１６からのＣＳＹＮＣ信号を受信すると、パルス幅カウント部２０ａにおいて、受信したＣＳＹＮＣ信号のパルス幅の期間における基準クロック信号をカウントし、該カウント値を示すカウント信号を、識別部２０ｂに出力する。
識別部２０ｂは、パルス幅カウント部２０ａからのカウント信号を受信すると、該カウント信号の示すカウント値と、パルス幅情報記憶部２０ｃに記憶されたパルス幅情報とに基づき、出力制御信号を生成する。
パルス幅情報記憶部２０ｃに記憶されたパルス幅情報は、パルス幅情報記憶部１６ｂに記憶されたものと同じものであるとする。
パルス幅情報記憶部２０ｃに記憶されたパルス幅情報は、パルス幅情報記憶部１６ｂに記憶されたものと同じものであるとする。
従って、識別部２０ｂは、カウント信号の示すカウント値が「１３」であれば、図５に示すように、同期信号の種類は「垂直同期信号」、付加情報の内容は「プログレッシブ方式」となるので、これらの情報を含む出力制御信号を生成する。
本実施の形態においては、１ビット目を垂直同期信号の有無を示すビットとし、２ビット目を付加情報の内容を示すビットとした２ビットの情報を示す出力制御信号を生成する。
本実施の形態においては、１ビット目を垂直同期信号の有無を示すビットとし、２ビット目を付加情報の内容を示すビットとした２ビットの情報を示す出力制御信号を生成する。
具体的に、図７に示すように、垂直同期信号有りを「１」無しを「０」とし、プログレッシブ方式を「１」、インターレース方式を「０」として、「１」に信号のハイレベルを対応させ、「０」に信号のＬＯＷレベルを対応させた出力制御信号を生成する。
従って、カウント信号の示すカウント値が「１３」であれば、２ビットの情報は「１１（２進数）」となり、識別部２０ｂは、この情報を示す出力制御信号を生成し、該生成した出力制御信号を信号生成部２０ｄ及び画像構成部２０ｅにそれぞれ出力する。
従って、カウント信号の示すカウント値が「１３」であれば、２ビットの情報は「１１（２進数）」となり、識別部２０ｂは、この情報を示す出力制御信号を生成し、該生成した出力制御信号を信号生成部２０ｄ及び画像構成部２０ｅにそれぞれ出力する。
同様に、カウント値が「５」であれば、２ビットの情報は「０１ｂ」となり、カウント値が「１７」、「９」であれば、「１０ｂ」、「００ｂ」となる。なお、数字の後のｂは２進数であることを示す。従って、識別部２０ｂは、これらの情報を示す出力制御信号を生成し、該生成した出力制御信号を信号生成部２０ｄ及び画像構成部２０ｅにそれぞれ出力する。
信号生成部２０ｄは、識別部２０ｂから出力制御信号を受信すると、受信した出力制御信号の示す情報に基づき、水平同期信号、垂直同期信号及び付加情報信号を生成し、これら生成した信号を画像構成部２０ｅから出力される画素データの出力タイミングに合わせて、外部の装置に出力する。
一方、画像構成部２０ｅは、撮像部１０から画素データ（ＤＡＴＡ）とData_Enable信号とを受信し、識別部２０ｂから出力制御信号を受信すると、該出力制御信号の示す情報に基づき、受信した画素データを、内部のフレームメモリに記憶して、撮像画像データを構成する。
一方、画像構成部２０ｅは、撮像部１０から画素データ（ＤＡＴＡ）とData_Enable信号とを受信し、識別部２０ｂから出力制御信号を受信すると、該出力制御信号の示す情報に基づき、受信した画素データを、内部のフレームメモリに記憶して、撮像画像データを構成する。
更に、画像構成部２０ｅは、フレームメモリに１フレーム分の撮像画像データが構成されると、Data_Enable信号を生成し、該生成したData_Enable信号と共に撮像画像データ（ＤＡＴＡ）を外部の装置に出力する。
以上、本実施の形態の撮像装置１００は、撮像部１０において、水平同期信号、垂直同期信号及び付加情報信号を複合した複合同期信号（ＣＨＳＹＮＣ信号及びＣＭＳＹＮＣ信号）を生成し、該生成した複合同期信号を共通の信号線を介してに出力することができる。
以上、本実施の形態の撮像装置１００は、撮像部１０において、水平同期信号、垂直同期信号及び付加情報信号を複合した複合同期信号（ＣＨＳＹＮＣ信号及びＣＭＳＹＮＣ信号）を生成し、該生成した複合同期信号を共通の信号線を介してに出力することができる。
更に、画像処理部２０において、該識別した情報に基づき、撮像部１０から受信した画素データから撮像画像データを構成し、該構成した撮像画像データを、外部の装置に出力することができる。
更に、画像処理部２０において、ＣＳＹＮＣ信号のパルス幅から同期信号の種類及び付加情報の内容を識別し、該識別した情報に基づき、垂直同期信号、水平同期信号及び付加情報信号を生成することができる。そして、これら生成した垂直同期信号、水平同期信号及び付加情報信号を撮像画像データの出力タイミングに合わせて出力することができる。
更に、画像処理部２０において、ＣＳＹＮＣ信号のパルス幅から同期信号の種類及び付加情報の内容を識別し、該識別した情報に基づき、垂直同期信号、水平同期信号及び付加情報信号を生成することができる。そして、これら生成した垂直同期信号、水平同期信号及び付加情報信号を撮像画像データの出力タイミングに合わせて出力することができる。
以上より、垂直同期信号、水平同期信号及び付加情報信号を出力する出力端子数を１つにすることができるので、出力端子数に制限がある場合などに有効であると共に、信号線の数や基板上のパターン数を低減できるので回路を小型化することができる。
また、ＣＳＹＮＣ信号のパルス幅から同期信号の種類や画素信号の走査方式などを簡易に識別することができる。
また、ＣＳＹＮＣ信号のパルス幅から同期信号の種類や画素信号の走査方式などを簡易に識別することができる。
上記実施の形態において、撮像部１０は、形態１又は１１に記載の撮像素子に対応し、ＴＧ１１及びデコーダ１２によるイメージセンサ部１３からの画素信号の読み出し処理は、形態１に記載の画素信号読出手段に対応し、ＴＧ１１及び出力タイミング制御部１４による画素信号データの出力処理は、形態１又は１１に記載の画素信号出力手段に対応し、付加情報は、形態１、２、６及び１１のいずれか１に記載の読出情報に対応し、複合同期信号生成部１６は、形態１、３及び１１のいずれか１に記載の複合同期信号生成手段に対応する。
また、上記実施の形態において、パルス幅カウント部２０ａは、形態１又は７に記載のパルス幅検出手段に対応し、識別部２０ｂは、形態１、２、５及び６のいずれか１に記載の識別手段に対応し、パルス幅情報は、形態６に記載の第２パルス幅情報に対応し、パルス幅情報記憶部２０ｃは、形態６に記載の第２パルス幅情報記憶手段に対応し、信号生成部２０ｄは、形態２に記載の出力信号生成手段に対応し、画像構成部２０ｅは、形態１に記載の撮像画像データ生成手段に対応する。
〔変形例１〕
次に、本発明に係る撮像装置及び撮像素子の上記実施の形態の変形例１を説明する。図８〜図１１は、本発明に係る撮像装置及び撮像素子の変形例１を示す図である。
上記実施の形態において、画像処理部２０の識別部２０ｂは、複合同期信号生成部１６で生成される複合同期信号のパルス幅と、パルス幅カウント部２０ａからのカウント信号の示すカウント値の示すパルス幅とが一致している場合に、各パルス幅に対応する同期信号の種類及び付加情報の内容を識別できる構成となっている。
次に、本発明に係る撮像装置及び撮像素子の上記実施の形態の変形例１を説明する。図８〜図１１は、本発明に係る撮像装置及び撮像素子の変形例１を示す図である。
上記実施の形態において、画像処理部２０の識別部２０ｂは、複合同期信号生成部１６で生成される複合同期信号のパルス幅と、パルス幅カウント部２０ａからのカウント信号の示すカウント値の示すパルス幅とが一致している場合に、各パルス幅に対応する同期信号の種類及び付加情報の内容を識別できる構成となっている。
これに対して、本変形例においては、各複合同期信号のパルス幅に対応するカウント値に対して、誤差の許容範囲を設定し、パルス幅カウント部２０ａのカウント値の誤差が許容範囲内にあれば、識別部２０ｂにおいて、誤差が無い場合と同じ識別結果を得られる構成とした。更に、複合同期信号生成部１６において生成する複合同期信号のパルス幅を、特定の演算規則に従って決定する構成とした。
本変形例の撮像装置１００は、複合同期信号生成部１６における処理内容の一部と、パルス幅情報記憶部１６ｂ、２０ｃに記憶されるパルス幅情報の内容と、識別部２０ｂにおける処理内容の一部とが異なるのみで、それ以外の構成部は、上記実施の形態の撮像装置１００と同様となる。
以下、上記第１の実施の形態と異なる部分を詳細に説明する。
以下、上記第１の実施の形態と異なる部分を詳細に説明する。
本変形例における複合同期信号生成部１６は、誤差の許容範囲をＸビット（Ｘは、２以上の自然数）とし、付加情報の内容、同期信号の種類及び出力チャンネルの種類に応じて異なる数値をｎ（ｎは、１以上の自然数）とした場合に、下式（１）に従って、複合同期信号のパルス幅を決定し、該決定されたパルス幅の複合同期信号を生成する。
「２X×ｎ＋１」〜「２X×ｎ＋２X−２」 ・・・（１）
「２X×ｎ＋１」〜「２X×ｎ＋２X−２」 ・・・（１）
具体的に、同期信号の種類が水平同期信号で、付加情報の内容がプログレッシブ方式の組み合わせに対して、Ｘ＝２、ｎ＝１を与えたとすると、上式（１）から、複合同期信号のパルス幅は「５〜６」の範囲内において決定される。つまり、複合同期信号生成部１６は、基準クロック数５つ分又は６つ分の期間のパルス幅を有する複合同期信号を生成する。
また、Ｘ＝３、ｎ＝１の場合は、複合同期信号のパルス幅は「９〜１４」の範囲内において決定される。本変形例において、複合同期信号生成部１６は、誤差の許容範囲が３ビット以上の場合に、上式（１）で算出された数値範囲の略中央値のパルス幅を有する複合同期信号を生成する。具体的に、「９〜１４」であればパルス幅「１１または１２」の複合同期信号を生成する。
更に、上記決定されたパルス幅に対して、Ｘビットの誤差の許容範囲が設定される。
具体的に、Ｘ＝２である場合は、パルス幅「５または６」の複合同期信号に対して、少なくともその前後１つずつのズレに対応した許容範囲が設定される。また、Ｘ＝３である場合は、パルス幅「１１または１２」の複合同期信号に対して、少なくともその前後３つずつのズレに対応した許容範囲が設定される。
具体的に、Ｘ＝２である場合は、パルス幅「５または６」の複合同期信号に対して、少なくともその前後１つずつのズレに対応した許容範囲が設定される。また、Ｘ＝３である場合は、パルス幅「１１または１２」の複合同期信号に対して、少なくともその前後３つずつのズレに対応した許容範囲が設定される。
本変形例における識別部２０ｂは、パルス幅カウント部２０ａから入力されるカウント信号の示すカウント値と、パルス幅情報記憶部２０ｃに記憶されたパルス幅情報とに基づき、パルス幅カウント部２０ａのカウント値に誤差が生じていた場合に、該カウント値の示すパルス幅が、Ｘビットの誤差の許容範囲の設定された数値範囲（以下、識別範囲と称す）内にあれば、その識別結果を、カウント値に誤差が無いときのパルス幅に対応する識別結果と同じものとする。
具体的に、本変形例のパルス幅情報は、複合同期信号のパルス幅の情報と、識別範囲と、識別範囲に対応するカウント値と、同期信号の種類と、付加情報の内容とが対応付けられた情報となっている。
従って、識別部２０ｂは、パルス幅カウント部２０ａのカウント値が示すパルス幅と、パルス幅情報に含まれる識別範囲とを比較し、カウント値の示すパルス幅が識別範囲内にあるときは、該識別範囲に対応する同期信号の種類と付加情報の内容とを識別結果とする。
従って、識別部２０ｂは、パルス幅カウント部２０ａのカウント値が示すパルス幅と、パルス幅情報に含まれる識別範囲とを比較し、カウント値の示すパルス幅が識別範囲内にあるときは、該識別範囲に対応する同期信号の種類と付加情報の内容とを識別結果とする。
例えば、複合同期信号生成部１６において生成されたＣＳＹＮＣ信号のパルス幅が「５」であり、パルス幅情報において、パルス幅「５」の複合同期信号に対して識別範囲が「４〜７」になっているとする。更に、パルス幅カウント部２０ａのカウント値に誤差が発生し、カウント値の示すパルス幅が「７」になったとする。この場合に、識別部２０ｂは、パルス幅「７」と識別範囲「４〜７」とを比較する。パルス幅「７」は識別範囲内となるので、識別部２０ｂは、パルス幅「７」に対して、識別範囲「４〜７」（パルス幅「５」）に対応する同期信号の種類及び付加情報の内容を識別結果とする。
次に、図８〜図１１に基づき、本変形例の実際の動作を説明する。
ここで、図８は、誤差の許容範囲を２ビットにした場合の本変形例のパルス幅情報の一例を示す図である。また、図９（ａ）〜（ｃ）は、それぞれ異なるタイミングの基準クロック信号をカウントした場合のカウント数の一例を示す図である。また、図１０は、誤差の許容範囲を３ビットにした場合の本変形例のパルス幅情報の一例を示す図である。また、図１１は、走査方式に加え、インターレース方式における奇数・偶数フレームの情報を付加情報とした場合のパルス幅情報の一例を示す図である。
ここで、図８は、誤差の許容範囲を２ビットにした場合の本変形例のパルス幅情報の一例を示す図である。また、図９（ａ）〜（ｃ）は、それぞれ異なるタイミングの基準クロック信号をカウントした場合のカウント数の一例を示す図である。また、図１０は、誤差の許容範囲を３ビットにした場合の本変形例のパルス幅情報の一例を示す図である。また、図１１は、走査方式に加え、インターレース方式における奇数・偶数フレームの情報を付加情報とした場合のパルス幅情報の一例を示す図である。
まず、誤差の許容範囲を２ビット（Ｘ＝２）とし、ｎを１〜４として、上式（１）に従って、ＣＳＹＮＣ信号の各パルス幅を算出する。
この算出処理は、条件の入力に応じて、撮像装置１００のプロセッサにおいて専用のプログラムを実行することで行ってもよいし、別の装置で事前に行っても良い。後者の場合は、算出結果に基づき決定したパルス幅を撮像装置１００に設定する。
この算出処理は、条件の入力に応じて、撮像装置１００のプロセッサにおいて専用のプログラムを実行することで行ってもよいし、別の装置で事前に行っても良い。後者の場合は、算出結果に基づき決定したパルス幅を撮像装置１００に設定する。
算出結果は、ｎが１のときは「５〜６」となり、ｎが２のときは「９〜１０」となり、ｎが３のときは「１３〜１４」となり、ｎが４のときは「１７〜１８」となる。
ここでは、複合同期信号生成部１６において生成されるＣＳＹＮＣ信号の各パルス幅を「５」、「９」、「１３」、「１７」とする。
この場合に、パルス幅情報記憶部１６ｂに記憶されるパルス幅情報は、図８に示すように、パルス幅「５」、「９」、「１３」、「１７」に対して、識別範囲、カウント値、同期信号の種類、付加情報の内容がそれぞれ対応付けられた情報となる。
ここでは、複合同期信号生成部１６において生成されるＣＳＹＮＣ信号の各パルス幅を「５」、「９」、「１３」、「１７」とする。
この場合に、パルス幅情報記憶部１６ｂに記憶されるパルス幅情報は、図８に示すように、パルス幅「５」、「９」、「１３」、「１７」に対して、識別範囲、カウント値、同期信号の種類、付加情報の内容がそれぞれ対応付けられた情報となる。
図８に示す例においては、パルス幅「５」、「９」、「１３」、「１７」に対して、識別範囲「４〜７」、「８〜１１」、「１２〜１５」、「１６〜１９」がそれぞれ対応している。
つまり、パルス幅カウント部２０ａのカウント値が、これら設定された識別範囲内にあれば、それぞれの識別範囲に対応する同期信号の種類及び付加情報の内容が、受信した複合同期信号に対応する識別結果となる。
つまり、パルス幅カウント部２０ａのカウント値が、これら設定された識別範囲内にあれば、それぞれの識別範囲に対応する同期信号の種類及び付加情報の内容が、受信した複合同期信号に対応する識別結果となる。
なお、パルス幅情報については、撮像装置１００において、複合同期信号のパルス幅を上式（１）に従って算出して決定する場合は、撮像装置１００において、プロセッサにより専用のプログラムを実行してパルス幅情報を設定する。
以下、撮像部１０の複合同期信号生成部１６の動作から説明する。
複合同期信号生成部１６は、同期信号の種類及び画素信号の走査方式に応じて、上記設定されたパルス幅「５」、「９」、「１３」、「１７」のいずれかのパルス幅のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
複合同期信号出力部１６ｃは、ＴＧ１１からの同期信号をトリガとして、デコーダ１６ａからのパルス幅情報信号を、ＣＭＳＹＮＣ信号又はＣＨＳＹＮＣ信号として画像処理部２０に出力する。
複合同期信号生成部１６は、同期信号の種類及び画素信号の走査方式に応じて、上記設定されたパルス幅「５」、「９」、「１３」、「１７」のいずれかのパルス幅のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
複合同期信号出力部１６ｃは、ＴＧ１１からの同期信号をトリガとして、デコーダ１６ａからのパルス幅情報信号を、ＣＭＳＹＮＣ信号又はＣＨＳＹＮＣ信号として画像処理部２０に出力する。
画像処理部２０は、撮像部１０から、画素データ、ＣＳＹＮＣ信号及びData_Enable信号を受信すると、まずパルス幅カウント部２０ａにおいて、受信したＣＳＹＮＣ信号の立上がりエッジを検出し、該検出後から立ち下がりエッジを検出するまでの期間における基準クロック信号の立上がりエッジ数をカウントする。そして、該カウントによるカウント値を示すカウント信号を生成して、これを識別部２０ｂに出力する。
ここで、パルス幅カウント部２０ａにおいては、基準クロック信号及びＣＳＹＮＣ信号の受信タイミングによって、パルス幅「５」のＣＳＹＮＣ信号に対して、図９（ａ）〜（ｃ）に示すような、カウント動作が行われる可能性がある。
ここで、パルス幅カウント部２０ａにおいては、基準クロック信号及びＣＳＹＮＣ信号の受信タイミングによって、パルス幅「５」のＣＳＹＮＣ信号に対して、図９（ａ）〜（ｃ）に示すような、カウント動作が行われる可能性がある。
図９（ａ）の例は、ＣＳＹＮＣ信号の立上がりエッジの検出後から立ち下がりエッジが検出されるまでの間に、クロック信号の立上がりエッジが５つ含まれており、カウント値が５となる理想的なカウント状態を示している。
これに対し、図９（ｂ）の例では、ＣＳＹＮＣ信号の立上がりエッジに対して、クロック信号の立上がりエッジが遅れているため、最初の１つ目がカウントされずに、カウント値が４になっている。
これに対し、図９（ｂ）の例では、ＣＳＹＮＣ信号の立上がりエッジに対して、クロック信号の立上がりエッジが遅れているため、最初の１つ目がカウントされずに、カウント値が４になっている。
また、図９（ｃ）の例では、図９（ａ）に示すＣＳＹＮＣ信号の立上がりエッジに対して、クロック信号の立上がりエッジがほんのわずかに遅れたものの、最初の１つ目がカウントされると共に、図９（ａ）のときにはカウントできなかったクロックが、わずかな遅れのためにカウントされるため、カウント値が６になっている。
識別部２０ｂは、パルス幅カウント部２０ａからのカウント信号の示すカウント値とパルス幅情報記憶部１６ｂに記憶されたパルス幅情報に基づき、受信したＣＳＹＮＣ信号に対する同期信号の種類及び付加情報の内容を識別する。
いま、識別部２０ｂに、パルス幅「５」のＣＳＹＮＣ信号に対するカウント信号が入力されたとする。更に、このカウント信号の示すカウント値が、図９（ｂ）や（ｃ）に示すように、「４」や「６」であったとする。
パルス幅「５」のＣＳＹＮＣ信号に対して、パルス幅情報は、図８に示すように、識別範囲「４〜７」、同期信号の種類「水平同期信号」及び付加情報の内容「プログレッシブ方式」が設定されている。従って、カウント信号の示すカウント値が、「４」や「６」になった場合でも、「４〜７」の範囲内にあるので、同期信号の種類及び付加情報の内容を、水平同期信号及びプログレッシブ方式と識別することができる。
具体的な処理としては、誤差の許容範囲として２ビットが設定されているので、５ビットで示されるカウント値のうち上位３ビットのみで識別処理を行う。つまり、下位２ビットが丁度許容範囲となる。
同様に、パルス幅「９」、「１３」、「１７」のＣＳＹＮＣ信号に対して、パルス幅情報は、図８に示すように、識別範囲「８〜１１」、「１２〜１５」、「１６〜１９」、同期信号の種類「垂直同期信号」、「水平同期信号」、「垂直同期信号」、付加情報の内容「インターレース方式」、「プログレッシブ方式」、「インターレース方式」がそれぞれ設定されている。
従って、パルス幅「９」、「１３」、「１７」のＣＳＹＮＣ信号に対して、カウント信号の示すカウント値が上記識別範囲内にあれば、同期信号の種類及び付加情報の内容を、パルス幅「９」、「１３」、「１７」にそれぞれ対応する内容で識別することができる。
これにより、基準クロック信号の受信タイミングとＣＳＹＮＣ信号の受信タイミングとが多少ずれた場合においても、同期信号の種類や付加情報の内容などの複合同期信号に含まれる情報を正確に識別することができる。
以降の、出力制御信号の生成処理と、信号生成部２０ｄ及び画像構成部２０ｅの処理とは、上記実施の形態と同様となるので記載を省略する。
これにより、基準クロック信号の受信タイミングとＣＳＹＮＣ信号の受信タイミングとが多少ずれた場合においても、同期信号の種類や付加情報の内容などの複合同期信号に含まれる情報を正確に識別することができる。
以降の、出力制御信号の生成処理と、信号生成部２０ｄ及び画像構成部２０ｅの処理とは、上記実施の形態と同様となるので記載を省略する。
また、図９の例に示すように、本来のパルス幅に対して前後１クロック程度のズレであれば誤差の許容範囲を２ビットにすることで対応できるが、動作環境などに応じてズレがもっと大きくなることが予測される場合には、誤差の許容範囲を３ビット以上に設定することもできる。
本変形例において、例えば、誤差の許容範囲を３ビットに設定する場合は、Ｘ＝３、ｎ＝１〜４として上式（１）を用い、まず複合同期信号のパルス幅を決定する。
誤差の許容範囲を３ビットとした場合（Ｘ＝３）の算出結果は、ｎ＝１〜４に対して、それぞれ「９〜１４」、「１７〜２２」、「２５〜３０」、「３３〜３８」となる。
本変形例では、更に、誤差の許容範囲が３ビット以上の場合に、上記算出した数値範囲における中央値付近の数値を各複合同期信号のパルス幅として決定する。
誤差の許容範囲を３ビットとした場合（Ｘ＝３）の算出結果は、ｎ＝１〜４に対して、それぞれ「９〜１４」、「１７〜２２」、「２５〜３０」、「３３〜３８」となる。
本変形例では、更に、誤差の許容範囲が３ビット以上の場合に、上記算出した数値範囲における中央値付近の数値を各複合同期信号のパルス幅として決定する。
具体的に、上記算出した「９〜１４」に対しては「１１または１２」を、「１７〜２２」対しては「１９または２０」を、「２５〜３０」に対しては「２７または２８」を、「３３〜３８」に対しては「３５または３６」を、各複合同期信号のパルス幅として決定する。
このようにして決定されたパルス幅に対して、３ビットの誤差の許容範囲が設定された識別範囲は、パルス幅「１１または１２」に対して「８〜１５」、パルス幅「１９または２０」に対して「１６〜２３」、パルス幅「２７または２８」に対して「２４〜３１」、パルス幅「３５または３６」に対して「３２〜３９」となる。
このようにして決定されたパルス幅に対して、３ビットの誤差の許容範囲が設定された識別範囲は、パルス幅「１１または１２」に対して「８〜１５」、パルス幅「１９または２０」に対して「１６〜２３」、パルス幅「２７または２８」に対して「２４〜３１」、パルス幅「３５または３６」に対して「３２〜３９」となる。
また、パルス幅情報記憶部２０ｃにそれぞれ記憶されるパルス幅情報は、例えば、図１０に示すようになる。なお、パルス幅情報記憶部１６ｂには、図１０に示すパルス幅情報を記憶してもよいが、識別範囲及びカウント値は不要となるのでこれらを除いた情報を記憶するようにしてもよい。
図１０の例に示すように、誤差の許容範囲を３ビットとした場合に、識別部２０ｂは、６ビットのカウント値の上位３ビットのみで識別処理を行い、下位３ビットの値を無視する。
図１０の例に示すように、誤差の許容範囲を３ビットとした場合に、識別部２０ｂは、６ビットのカウント値の上位３ビットのみで識別処理を行い、下位３ビットの値を無視する。
これまでは、付加情報として、画素信号の走査方式（プログレッシブ方式またはインターレース方式）を識別する情報を付加する例を説明したが、これに限らず、図１１のパルス幅情報の例に示すように、更に別の情報を付加する構成としてもよい。
図１１の例では、画素信号の走査方式がインターレース方式の場合に、更に、奇数フレームか偶数フレームかを識別する情報を付加している。
図１１の例では、画素信号の走査方式がインターレース方式の場合に、更に、奇数フレームか偶数フレームかを識別する情報を付加している。
具体的に、誤差の許容範囲が２ビットで、同期信号の種類が水平同期信号で走査方式がインターレース方式の場合に、複合同期信号生成部１６において、奇数フレームで読み出された画素信号に対してはパルス幅が「９または１０」の複合同期信号を生成し、偶数フレームで読み出された画素信号に対してはパルス幅が「１３または１４」の複合同期信号を生成する。
更に、誤差の許容範囲が２ビットで、同期信号の種類が垂直同期信号で走査方式がインターレース方式の場合に、複合同期信号生成部１６において、奇数フレームで読み出された画素信号に対してはパルス幅が「２１または２２」の複合同期信号を生成し、偶数フレームで読み出された画素信号に対してはパルス幅が「２５または２６」の複合同期信号を生成する。
これらに加えて、プログレッシブ方式で読み出された画素信号に対して、水平同期信号及び垂直同期信号に対して、パルス幅が「５または６」及び「１７または１８」の複合同期信号を生成する。
この場合に、識別部２０ｂにおいて生成される出力制御信号は上記実施の形態とは異なり、２ビットでは足りないため、３ビットの信号となる。
この場合に、識別部２０ｂにおいて生成される出力制御信号は上記実施の形態とは異なり、２ビットでは足りないため、３ビットの信号となる。
例えば、垂直同期信号ありで、プログレッシブ方式の場合は「０００ｂ」、垂直同期信号なしで、プログレッシブ方式の場合は「００１ｂ」として、それぞれに対応する出力制御信号を生成する。更に、垂直同期信号ありで、インターレース方式で、奇数フレームの場合は「０１０ｂ」、垂直同期信号なしで、インターレース方式で、奇数フレームの場合は「０１１ｂ」として、それぞれに対応する出力制御信号を生成する。更に、垂直同期信号ありで、インターレース方式で、偶数フレームの場合は「１００ｂ」、垂直同期信号なしで、インターレース方式で、偶数フレームの場合は「１０１ｂ」として、それぞれに対応する出力制御信号を生成する。
このように、同期信号の種類及び付加情報の内容に応じて、それぞれ異なるパルス幅の複合同期信号を生成し、これらパルス幅に対応するパルス幅情報を生成することで、複合同期信号に画素信号の読み出しに係る情報を付加することができる。これにより、水平同期信号、垂直同期信号及び付加情報信号（複数種類の情報に対応）の３種類の信号を、複合同期信号として１本の信号線で出力することができる。
更に、上式（１）を用いて、複合同期信号のパルス幅を決定するようにしたので、誤差の許容範囲のビット数に適したパルス幅の複合同期信号を生成することができる。
更に、誤差の許容範囲が３ビット以上のときに、上式（１）で求めたパルス幅の数値範囲のうち中央値付近の値のパルス幅を選択し、該選択したパルス幅の複合同期信号を生成するようにした。
更に、誤差の許容範囲が３ビット以上のときに、上式（１）で求めたパルス幅の数値範囲のうち中央値付近の値のパルス幅を選択し、該選択したパルス幅の複合同期信号を生成するようにした。
これにより、前後３クロック以上のズレ（誤差）に対応するパルス幅の複合同期信号を生成することができる。例えば、複合同期信号のパルス幅が「１１」のときに、パルス幅カウント部２０ａのカウント値に誤差が発生しても、その値が「８〜１５」の範囲内であれば、パルス幅「１１」に対する識別結果を得ることができる。
上記変形例１において、付加情報は、形態９、１０及び１１のいずれか１に記載の読出情報に対応し、パルス幅カウント部２０ａは、形態８に記載のパルス幅検出手段に対応し、識別部２０ｂは、形態８に記載の識別手段に対応する。
上記変形例１において、付加情報は、形態９、１０及び１１のいずれか１に記載の読出情報に対応し、パルス幅カウント部２０ａは、形態８に記載のパルス幅検出手段に対応し、識別部２０ｂは、形態８に記載の識別手段に対応する。
〔変形例２〕
次に、本発明に係る撮像装置及び撮像素子の上記実施の形態の変形例２を説明する。図１２〜図１３は、本発明に係る撮像装置及び撮像素子の変形例２を示す図である。
次に、本発明に係る撮像装置及び撮像素子の上記実施の形態の変形例２を説明する。図１２〜図１３は、本発明に係る撮像装置及び撮像素子の変形例２を示す図である。
上記実施の形態及び上記変形例１において、水平同期信号と、混合同期信号（水平同期信号＋垂直同期信号）との両方に付加情報を付加した複合同期信号を生成していたのに対し、本変形例では、混合同期信号にのみ付加情報を付加する点が異なる。
本変形例の撮像装置１００は、撮像部１０の複合同期信号生成部１６の動作が一部異なるのみで、それ以外の構成部は、上記変形例１の撮像装置１００と同様となる。
本変形例の撮像装置１００は、撮像部１０の複合同期信号生成部１６の動作が一部異なるのみで、それ以外の構成部は、上記変形例１の撮像装置１００と同様となる。
以下、上記変形例１と異なる部分を詳細に説明する。
本変形例における複合同期信号生成部１６は、ＴＧ１１からのセンサ制御信号に基づき、選択ラインのアドレス値が、１ライン目（フレームの先頭ライン）のアドレス値である場合に、水平同期信号及び垂直同期信号を混合した混合同期信号のパルス幅を付加情報の内容に応じたパルス幅とした複合同期信号を生成し、該生成した複合同期信号を画像処理部２０に出力する。
本変形例における複合同期信号生成部１６は、ＴＧ１１からのセンサ制御信号に基づき、選択ラインのアドレス値が、１ライン目（フレームの先頭ライン）のアドレス値である場合に、水平同期信号及び垂直同期信号を混合した混合同期信号のパルス幅を付加情報の内容に応じたパルス幅とした複合同期信号を生成し、該生成した複合同期信号を画像処理部２０に出力する。
一方、選択ラインのアドレス値が２ライン目以降のアドレス値であれば、水平同期信号に共通のパルス幅の複合同期信号を生成し、該生成した複合同期信号を画像処理部２０に出力する。付加情報が無いので、ＴＧ１１から入力された水平同期信号と同じパルス幅の信号を出力してもよいが、ここでは、画像処理部２０におけるパルス幅カウント部２０ａのカウント値の誤差に対応するために、上式（１）を用いて決めたパルス幅の信号を生成する。
次に、図１２〜図１３に基づき、本変形例の実際の動作を説明する。
ここで、図１２は、混合同期信号にのみ情報を付加した場合のパルス幅情報の一例を示す図である。また、図１３（ａ）〜（ｅ）は、混合同期信号にのみ情報を付加した場合のＴＧ１１から出力される水平同期信号及び垂直同期信号と、複合同期信号生成部１６から出力されるＣＳＹＮＣ信号とのタイミングチャートの一例を示す図である。
ここで、図１２は、混合同期信号にのみ情報を付加した場合のパルス幅情報の一例を示す図である。また、図１３（ａ）〜（ｅ）は、混合同期信号にのみ情報を付加した場合のＴＧ１１から出力される水平同期信号及び垂直同期信号と、複合同期信号生成部１６から出力されるＣＳＹＮＣ信号とのタイミングチャートの一例を示す図である。
撮像装置１００は、まず、誤差の許容範囲を２ビットにし（Ｘ＝２）、付加情報を走査方式（プログレッシブ方式、インターレース方式）として（ｎ＝１〜４）、上式（１）に基づき、パルス幅の範囲を算出する。
算出結果は、ｎが１のときは「５〜６」となり、ｎが２のときは「９〜１０」となり、ｎが３のときは「１３〜１４」となり、ｎが４のときは「１７〜１８」となる。
算出結果は、ｎが１のときは「５〜６」となり、ｎが２のときは「９〜１０」となり、ｎが３のときは「１３〜１４」となり、ｎが４のときは「１７〜１８」となる。
ここでは、水平同期信号に対して、パルス幅「５〜６」を設定し、混合同期信号に対して、付加情報の内容に応じてパルス幅「９〜１０」、「１３〜１４」及び「１７〜１８」を設定する。
以下、撮像部１０の複合同期信号生成部１６の動作から説明する。
複合同期信号生成部１６は、ＴＧ１１から入力されるセンサ制御信号及び付加情報信号とパルス幅情報記憶部１６ｂに記憶されたパルス幅情報とに基づき、複合同期信号を生成し、該生成した複合同期信号を画像処理部２０に出力する。
以下、撮像部１０の複合同期信号生成部１６の動作から説明する。
複合同期信号生成部１６は、ＴＧ１１から入力されるセンサ制御信号及び付加情報信号とパルス幅情報記憶部１６ｂに記憶されたパルス幅情報とに基づき、複合同期信号を生成し、該生成した複合同期信号を画像処理部２０に出力する。
ここで、本変形例のパルス幅情報記憶部１６ｂ及び２０ｃに記憶されたパルス幅情報は、図１２に示すようになっている。
具体的に、パルス幅「５または６」の複合同期信号に対して、識別範囲として「４〜７」が、同期信号の種類として「水平同期信号」が設定されている。更に、パルス幅「９または１０」、「１３または１４」、「１７または１８」の複合同期信号に対して、識別範囲として「８〜１１」、「１２〜１５」、「１６〜１９」が、同期信号の種類としていずれも「垂直同期信号」が、付加情報の内容（走査方式）として、「プログレッシブ方式」、「インターレース方式且つ奇数フレーム」、「インターレース方式且つ偶数フレーム」がそれぞれ設定されている。
具体的に、パルス幅「５または６」の複合同期信号に対して、識別範囲として「４〜７」が、同期信号の種類として「水平同期信号」が設定されている。更に、パルス幅「９または１０」、「１３または１４」、「１７または１８」の複合同期信号に対して、識別範囲として「８〜１１」、「１２〜１５」、「１６〜１９」が、同期信号の種類としていずれも「垂直同期信号」が、付加情報の内容（走査方式）として、「プログレッシブ方式」、「インターレース方式且つ奇数フレーム」、「インターレース方式且つ偶数フレーム」がそれぞれ設定されている。
従って、複合同期信号生成部１６は、デコーダ１６ａにおいて、選択ラインのアドレスが１ライン目のアドレスである場合に、付加情報信号の示す走査方式及びインターレース方式の場合の奇数、偶数フレームなどの情報に応じて、ここでは、パルス幅「９」、「１３」、「１７」のいずれかパルス幅のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
複合同期信号出力部１６ｃは、ＴＧ１１から入力されるセンサ制御信号をトリガとして、デコーダ１６ａから入力されるパルス幅「９」、「１３」、「１７」のいずれかのパルス幅情報信号をＣＭＳＹＮＣ信号として、画像処理部２０に出力する。ＣＭＳＹＮＣ信号は、１フレームの期間の先頭のみに出力される。
一方、選択ラインのアドレスが２ライン目以降から最終ラインのアドレスである場合に、デコーダ１６ａは、ここではパルス幅「５」のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
一方、選択ラインのアドレスが２ライン目以降から最終ラインのアドレスである場合に、デコーダ１６ａは、ここではパルス幅「５」のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。
複合同期信号出力部１６ｃは、ＴＧ１１から入力されるセンサ制御信号をトリガとして、デコーダ１６ａから入力されるパルス幅「５」のパルス幅情報信号をＣＨＳＹＮＣ信号として、画像処理部２０に出力する。ＣＨＳＹＮＣ信号は、１フレームの期間が終了するまで、イメージセンサ部１３のライン数に応じた数が順次出力される。
つまり、図１３（ｃ）〜（ｅ）に示すように、まず、付加情報の内容に応じて、パルス幅「９」、「１３」、「１７」のいずれかのＣＭＳＹＮＣ信号が出力される。そして、ＣＭＳＹＮＣ信号に続いて、現フレームが終了するまでパルス幅「５」のＣＨＳＹＮＣ信号が水平期間毎に出力さる。そして、次のフレームの最初において、再び、ＣＭＳＹＮＣ信号が出力され、これに続いて、ＣＨＳＹＮＣ信号が水平期間毎に出力される。
つまり、図１３（ａ）〜（ｂ）に示す、従来の垂直期間毎にＣＭＳＹＮＣ信号が出力され、従来の水平期間毎にＣＨＳＹＮＣ信号が出力される。
一方、画像処理部２０は、撮像部１０から、画素データ、ＣＳＹＮＣ信号及びData_Enable信号を受信すると、まずパルス幅カウント部２０ａにおいて、受信したＣＳＹＮＣ信号の立上がりエッジを検出し、該検出後から立ち下がりエッジを検出するまでの期間における基準クロック信号の立上がりエッジ数をカウントする。そして、該カウントによるカウント値を示すカウント信号を生成して、これを識別部２０ｂに出力する。
一方、画像処理部２０は、撮像部１０から、画素データ、ＣＳＹＮＣ信号及びData_Enable信号を受信すると、まずパルス幅カウント部２０ａにおいて、受信したＣＳＹＮＣ信号の立上がりエッジを検出し、該検出後から立ち下がりエッジを検出するまでの期間における基準クロック信号の立上がりエッジ数をカウントする。そして、該カウントによるカウント値を示すカウント信号を生成して、これを識別部２０ｂに出力する。
パルス幅情報記憶部２０ｃに記憶されたパルス幅情報は、図１２に示すものとなっているので、識別部２０ｂにおいては、パルス幅「９」、「１３」、「１７」のＣＳＹＮＣ信号に対して、カウント値がそれぞれ「８〜１１」、「１２〜１５」、「１６〜１９」の範囲内にあれば、各パルス幅に対応する付加情報の内容が識別される。
一方、パルス幅「５」のＣＳＹＮＣ信号に対して、カウント値が「４〜７」の範囲内にあれば、付加情報のない水平同期信号と識別される。
一方、パルス幅「５」のＣＳＹＮＣ信号に対して、カウント値が「４〜７」の範囲内にあれば、付加情報のない水平同期信号と識別される。
この場合の出力制御信号は、垂直同期信号なし（水平同期信号のみ）、垂直同期信号ありの場合の３種類の走査方式の内容（奇数・偶数フレームを含む）を示せれば良いので、２ビットの情報に対応する出力制御信号を生成することになる。例えば、「００ｂ」を垂直同期信号なしに対応させて、この情報に応じた出力制御信号を生成する。更に、垂直同期信号ありの場合は、「０１ｂ」をプログレッシブ方式に対応させ、「１０ｂ」をインターレース方式で且つ奇数フレームに対応させ、「１１ｂ」をインターレース方式で且つ偶数フレームに対応させて、これらの情報に応じた出力制御信号をそれぞれ生成する。
識別部２０ｂは、上記生成した出力制御信号を信号生成部２０ｄ及び画像構成部２０ｅにそれぞれ出力する。
以降の、信号生成部２０ｄ及び画像構成部２０ｅの処理は、上記実施の形態と同様となるので記載を省略する。
このようにして、本変形例の撮像装置１００は、ＶＳＹＮＣ信号及びＨＳＹＮＣ信号を混合した混合同期信号にのみ付加情報の内容を識別するための情報を付加することができる。
以降の、信号生成部２０ｄ及び画像構成部２０ｅの処理は、上記実施の形態と同様となるので記載を省略する。
このようにして、本変形例の撮像装置１００は、ＶＳＹＮＣ信号及びＨＳＹＮＣ信号を混合した混合同期信号にのみ付加情報の内容を識別するための情報を付加することができる。
上記変形例２において、撮像部１０は、形態１又は１１に記載の撮像素子に対応し、ＴＧ１１及びデコーダ１２によるイメージセンサ部１３からの画素信号の読み出し処理は、形態１に記載の画素信号読出手段に対応し、ＴＧ１１及び出力タイミング制御部１４による画素信号データの出力処理は、形態１又は１１に記載の画素信号出力手段に対応し、付加情報は、形態１、２、３、６、９、１０及び１１のいずれか１に記載の読出情報に対応し、複合同期信号生成部１６は、形態１、３、８、９、１０及び１１のいずれか１に記載の複合同期信号生成手段に対応する。
また、上記変形例２において、パルス幅カウント部２０ａは、形態１、７及び８のいずれか１に記載のパルス幅検出手段に対応し、識別部２０ｂは、形態１、２、５及び６のいずれか１に記載の識別手段に対応し、パルス幅情報は、形態６に記載の第２パルス幅情報に対応し、パルス幅情報記憶部２０ｃは、形態６に記載の第２パルス幅情報記憶手段に対応し、信号生成部２０ｄは、形態２に記載の出力信号生成手段に対応し、画像構成部２０ｅは、形態１に記載の撮像画像データ生成手段に対応する。
なお、上記実施の形態、変形例１及び変形例２において、水平同期信号及び垂直同期信号の少なくとも一方に対して付加情報の識別情報を複合した複合同期信号を生成する構成を説明したが、これに限らず、撮像装置１００を、１水平期間（区間）において、時分割に複数回の画素信号をそれぞれ異なる出力チャンネルを介して非破壊で読み出し、該読み出した画素信号の画素データを１本の信号線を介して画像処理部２０に出力する構成とした場合に、画素信号の読み出しに係る付加情報に加えて、各出力チャンネルを識別するための情報を付加した複合同期信号を生成する構成としてもよい。
具体的に、ＴＧ１１、複合同期信号生成部１６、画像処理部２０の動作内容が一部異なるのみで、それ以外は上記変形例１の撮像装置１００と同じ構成となる。
例えば、撮像装置１００を、１水平期間において、時分割で２回、露光時間Ｔ１、Ｔ２（Ｔ１＜Ｔ２）に対応する画素信号を、それぞれ第１出力チャンネル、第２出力チャンネルを介して非破壊に読み出す構成とする。
例えば、撮像装置１００を、１水平期間において、時分割で２回、露光時間Ｔ１、Ｔ２（Ｔ１＜Ｔ２）に対応する画素信号を、それぞれ第１出力チャンネル、第２出力チャンネルを介して非破壊に読み出す構成とする。
この場合、ＴＧ１１は、付加情報信号として、出力チャンネルの情報（チャンネル番号）も含むものを複合同期信号生成部１６に出力する。
また、例えば、誤差の許容範囲を２ビット又は３ビット（Ｘ＝２又は３）とし、付加情報の内容及び２つの出力チャンネル情報（チャンネル番号）に対応させるために、ｎを１〜８として、上式（１）を用いて、パルス幅の範囲を算出する。そして、Ｘが２の場合は、算出値のいずれか一方を、Ｘが３の場合は、算出した数値範囲のうち中央付近の値を複合同期信号のパルス幅として決定する。
また、例えば、誤差の許容範囲を２ビット又は３ビット（Ｘ＝２又は３）とし、付加情報の内容及び２つの出力チャンネル情報（チャンネル番号）に対応させるために、ｎを１〜８として、上式（１）を用いて、パルス幅の範囲を算出する。そして、Ｘが２の場合は、算出値のいずれか一方を、Ｘが３の場合は、算出した数値範囲のうち中央付近の値を複合同期信号のパルス幅として決定する。
更に、２つの出力チャンネル情報に対応させた場合に、パルス幅情報は、例えば、図１４（ａ）及び（ｂ）に示すような内容となる。ここで、図１４（ａ）は、誤差の許容範囲が２ビットのときの出力チャンネル情報に対応するパルス幅情報の一例を示す図であり、（ｂ）は、誤差の許容範囲が３ビットのときの出力チャンネル情報に対応するパルス幅情報の一例を示す図である。
複合同期信号生成部１６は、デコーダ１６ａにおいて、付加情報信号及び図１４（ａ）又は（ｂ）に示すパルス幅情報に基づき、出力チャンネル情報にも対応したパルス幅のパルス幅情報信号を生成し、該生成したパルス幅情報信号を複合同期信号出力部１６ｃに出力する。複合同期信号出力部１６ｃは、ＴＧ１１から入力されるセンサ制御信号をトリガとして、デコーダ１６ａから入力されたパルス幅情報信号をＣＳＹＮＣ信号として画像処理部２０に出力する。
一方、画像処理部２０は、撮像部１０から、画素データ、ＣＳＹＮＣ信号及びData_Enable信号を受信すると、パルス幅カウント部２０ａでＣＳＹＮＣ信号のパルス幅をカウントし、識別部２０ｂで該カウント値とパルス幅情報とから付加情報の内容及び出力チャンネル番号を識別し、該識別結果に基づき出力制御信号を生成する。ここで、出力制御信号には、付加情報の内容に加え出力チャンネル情報も含まれる。
更に、画像構成部２０ｅにおいて、Data_Enable信号を生成すると共に、各チャンネル番号に対応する撮像画像データを構成し、Data_Enable信号及び撮像画像データを出力する。
また、信号生成部２０ｄにおいて、出力制御信号に基づき、水平同期信号、垂直同期信号及び付加情報信号を生成し、これら生成した信号を、画像構成部２０ｅのデータ出力タイミングに合わせて出力する。
また、信号生成部２０ｄにおいて、出力制御信号に基づき、水平同期信号、垂直同期信号及び付加情報信号を生成し、これら生成した信号を、画像構成部２０ｅのデータ出力タイミングに合わせて出力する。
ここでは、露光時間Ｔ１〜Ｔ２の２種類の露光時間に対応する画素データを時分割で且つＣＨ１〜ＣＨ２を介して読み出し、このＣＨ１〜ＣＨ２を介して読み出される２つのデータ信号を１つの信号線で出力する構成を説明したが、これに限らず、時分割で読み出し可能な範囲内において、３種類以上の露光時間で読み出した３種類以上のデータ信号を共通の信号線で出力する構成など他の構成としても良い。
この場合において、撮像部１０は、形態１又は１１に記載の撮像素子に対応し、ＴＧ１１及びデコーダ１２によるイメージセンサ部１３からの画素信号の読み出し処理は、形態４に記載の画素信号読出手段に対応し、ＴＧ１１及び出力タイミング制御部１４による画素信号データの出力処理は、形態４に記載の画素信号出力手段に対応し、付加情報は、形態４、６、９、１０及び１１のいずれか１に記載の読出情報に対応し、複合同期信号生成部１６は、形態４、８、９、１０及び１１のいずれか１に記載の複合同期信号生成手段に対応する。
また、パルス幅カウント部２０ａは、形態４、７及び８のいずれか１に記載のパルス幅検出手段に対応し、識別部２０ｂは、形態４、５及び６のいずれか１に記載の識別手段に対応し、パルス幅情報は、形態５に記載の第１パルス幅情報及び形態６に記載の第２パルス幅情報に対応し、パルス幅情報記憶部２０ｃは、形態５に記載の第１パルス幅情報記憶手段及び形態６に記載の第２パルス幅情報記憶手段に対応し、信号生成部２０ｄは、形態２に記載の出力信号生成手段に対応し、画像構成部２０ｅは、形態１に記載の撮像画像データ生成手段に対応する。
また、上記実施の形態及び各変形例においては、ＣＳＹＮＣ信号のパルス幅を、図５、８、１０、１１、１２、１４に示す幅に設定したが、これに限らず、画素信号データの読出処理や後段の画像処理において支障をきたさない範囲内で自由な幅に設定しても良い。
また、上記各変形例においては、カウント値の誤差の許容範囲を図８、１０、１１、１２、１４に示す範囲に設定したが、これに限らず、誤差の許容範囲をもっと大きくしても良い。
また、上記各変形例においては、カウント値の誤差の許容範囲を図８、１０、１１、１２、１４に示す範囲に設定したが、これに限らず、誤差の許容範囲をもっと大きくしても良い。
また、上記実施の形態及び各変形例においては、画像構成部２０ｅにおいて、Data_Enable信号の生成及び撮像画像データの構成処理を行う構成としたが、これらの処理だけに限らず、例えば、色補間、色変換、ノイズ除去、ディテール処理、γ補正などの画像処理を行う構成としてもよい。
１００…撮像装置、１０…撮像部、１１…タイミングジェネレータ（ＴＧ）、１２…デコーダ、１３…イメージセンサ部、１４…出力タイミング制御部、１５…Data_Enable信号生成部、１６…複合同期信号生成部、１６ａ…デコード部、１６ｂ，２０ｃ…パルス幅情報記憶部、１６ｃ…複合同期信号出力部、２０…画像処理部、２０ａ…パルス幅カウント部、２０ｂ…識別部、２０ｄ…信号生成部、２０ｅ…画像構成部
Claims (11)
- 受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向に２次元配列された構成のイメージセンサ部を有する撮像素子を備えた撮像装置であって、
前記撮像素子は、
前記イメージセンサ部を構成する各画素を、該イメージセンサ部の水平方向に配列された複数の前記画素が形成するライン単位に順次走査する走査手段と、
前記走査手段で走査したラインを構成する各画素から蓄積電荷量に応じた電気信号である画素信号を順次読み出す画素信号読出手段と、
前記画素信号読出手段で読み出された画素信号を、共通の信号線を介して順次出力する画素信号出力手段と、
水平同期信号及び垂直同期信号を生成し、該生成した水平同期信号及び垂直同期信号を出力する同期信号生成手段と、
基準クロックに基づき、前記同期信号生成手段から出力された前記垂直同期信号及び前記水平同期信号の少なくとも一方のパルス幅を前記画素信号の読み出しに係る読出情報の内容に応じて異なるパルス幅とした複合同期信号を生成し、該生成した複合同期信号を、前記画素信号の出力タイミングに合わせて出力する複合同期信号生成手段と、を備え、
前記撮像素子から出力された前記複合同期信号のパルス幅を検出するパルス幅検出手段と、
前記パルス幅検出手段で検出したパルス幅に基づき、各前記複合同期信号に対応する前記読出情報の内容を識別する識別手段と、
前記撮像素子から出力された画素信号と前記識別手段の識別結果とに基づき、撮像画像データを生成する撮像画像データ生成手段と、を備えることを特徴とする撮像装置。 - 前記撮像画像データを外部装置に出力する撮像画像データ出力手段と、
前記識別手段の識別結果に基づき、外部出力用の、水平同期信号、垂直同期信号及び前記読出情報を示す読出情報信号を生成し、これら生成した信号を、前記撮像画像データの出力タイミングに合わせて出力する出力信号生成手段を備えることを特徴とする請求項１に記載の撮像装置。 - 前記同期信号生成手段は、前記垂直同期信号に代えて、該垂直同期信号及び前記水平同期信号の役割を兼ね備えた混合同期信号を生成し、該生成した混合同期信号を出力するようになっており、前記複合同期信号生成手段は、前記混合同期信号及び前記水平同期信号の少なくとも一方のパルス幅を、前記読出情報の内容に応じて異なるパルス幅とした複合同期信号を生成し、該生成した複合同期信号を出力するようになっていることを特徴とする請求項１又は請求項２に記載の撮像装置。
- 前記画素信号読出手段は、各水平期間において、前記イメージセンサ部の水平方向に配列された複数の前記画素が形成する１又はＮ（Ｎは、２以上の自然数）本のラインから、第１〜第Ｎチャンネルを介してそれぞれ独立に画素信号を時分割で順次読み出すようになっており、
前記画素信号出力手段は、前記画素信号読出手段で読み出された各チャンネルに対応する画素信号を、共通の信号線を介して前記チャンネル毎に順次出力するようになっており、
前記複合同期信号生成手段は、前記画素信号出力手段で順次出力される、前記各チャンネルに対応する画素信号の出力タイミングに合わせて、前記読出情報の内容に応じて異なると共に前記チャンネル毎に異なるパルス幅の前記複合同期信号を生成し、該生成した複合同期信号を出力するようになっており、
前記識別手段は、前記パルス幅検出手段で検出したパルス幅に基づき、前記各複合同期信号に対応する画素信号のチャンネルの情報及び前記読出情報の内容を識別するようになっていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の撮像装置。 - 前記チャンネル情報と前記パルス幅との関係を示す第１パルス幅情報を記憶する第１パルス幅情報記憶手段を備え、
前記識別手段は、前記第１パルス幅情報に基づき、前記チャンネル情報を識別するようになっていることを特徴とする請求項４に記載の撮像装置。 - 前記読出情報と前記パルス幅との関係を示す第２パルス幅情報を記憶する第２パルス幅情報記憶手段を備え、
前記識別手段は、前記第２パルス幅情報に基づき、前記読出情報の内容を識別するようになっていることを特徴とする請求項１乃至請求項５のいずれか１項に記載の撮像装置。 - 前記パルス幅検出手段は、前記複合同期信号のパルス幅の期間における、前記基準クロックと同じ周期のクロックの数をカウントし、該カウントした値を前記複合同期信号のパルス幅として検出することを特徴とする請求項１乃至請求項６のいずれか１項に記載の撮像装置。
- 前記複合同期信号生成手段は、パルス幅が前記基準クロック２つ分以上の幅を有する複合同期信号を生成するようになっており、
前記複合同期信号のパルス幅に対する前記パルス幅検出手段のカウント値に対して、２ビット以上の誤差の許容範囲を設定し、
前記識別手段は、前記複合同期信号のパルス幅に対するカウント値の誤差が前記許容範囲内であれば、誤差が無いときと同じ識別結果を得るようになっていることを特徴とする請求項１乃至請求項７のいずれか１項に記載の撮像装置。 - 前記複合同期信号生成手段は、前記読出情報の内容毎に且つ前記画素信号の出力チャネル毎に異なる数値をｎ（ｎは１以上の自然数）とし、前記許容範囲をＸビットとしたときに、「２X×ｎ＋１」〜「２X×ｎ＋２X−２」のクロック数の範囲内のパルス幅を有する前記複合同期信号を生成するようになっていることを特徴とする請求項８に記載の撮像装置。
- 前記許容誤差範囲が３ビット以上のときに、
前記複合同期信号生成手段は、前記「２X×ｎ＋１」〜「２X×ｎ＋２X−２」のクロック数の数値範囲における中央値又はその近傍となるクロック数のパルス幅を有する複合同期信号を生成するようになっていることを特徴とする請求項９に記載の撮像装置。 - 受光した光を電荷に変換して蓄積する光電変換素子を含んで構成される複数の画素が水平方向及び垂直方向に２次元配列された構成のイメージセンサ部を有する撮像素子であって、
前記イメージセンサ部を構成する各画素を、該イメージセンサ部の水平方向に配列された複数の前記画素が形成するライン単位に順次走査する走査手段と、
前記走査手段で走査したラインを構成する各画素から蓄積電荷量に応じた電気信号である画素信号を順次読み出す画素信号読出手段と、
前記画素信号読出手段で読み出された画素信号を、共通の信号線を介して順次出力する画素信号出力手段と、
水平同期信号及び垂直同期信号を生成し、該生成した水平同期信号及び垂直同期信号を出力する同期信号生成手段と、
基準クロックに基づき、前記同期信号生成手段から出力された前記垂直同期信号及び前記水平同期信号の少なくとも一方のパルス幅を前記画素信号の読み出しに係る読出情報の内容に応じて異なるパルス幅とした複合同期信号を生成し、該生成した複合同期信号を、前記画素信号の出力タイミングに合わせて出力する複合同期信号生成手段と、を備えることを特徴とする撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007339522A JP2009164705A (ja) | 2007-12-28 | 2007-12-28 | 撮像装置及び撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007339522A JP2009164705A (ja) | 2007-12-28 | 2007-12-28 | 撮像装置及び撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009164705A true JP2009164705A (ja) | 2009-07-23 |
Family
ID=40966848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007339522A Withdrawn JP2009164705A (ja) | 2007-12-28 | 2007-12-28 | 撮像装置及び撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009164705A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108012092A (zh) * | 2016-10-31 | 2018-05-08 | 成都观界创宇科技有限公司 | 一种数据自动同步电路、数据同步设备及数据同步方法 |
| US10334144B2 (en) | 2015-10-20 | 2019-06-25 | Olympus Corporation | Imaging device, endoscope, and endoscope system |
| CN111866295A (zh) * | 2019-04-24 | 2020-10-30 | 富士施乐株式会社 | 图像读取装置 |
-
2007
- 2007-12-28 JP JP2007339522A patent/JP2009164705A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10334144B2 (en) | 2015-10-20 | 2019-06-25 | Olympus Corporation | Imaging device, endoscope, and endoscope system |
| CN108012092A (zh) * | 2016-10-31 | 2018-05-08 | 成都观界创宇科技有限公司 | 一种数据自动同步电路、数据同步设备及数据同步方法 |
| CN111866295A (zh) * | 2019-04-24 | 2020-10-30 | 富士施乐株式会社 | 图像读取装置 |
| CN111866295B (zh) * | 2019-04-24 | 2023-11-28 | 富士胶片商业创新有限公司 | 图像读取装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9699429B2 (en) | Image processing apparatus, imaging device, image processing method, and program for reducing noise or false colors in an image | |
| US10009563B2 (en) | Image sensor, control method of image sensor, and imaging apparatus | |
| JP2005223920A (ja) | 固体撮像素子及びその駆動方法 | |
| US8830369B2 (en) | Image sensor, data output method, image pickup device, and camera | |
| JP2006261789A (ja) | 撮像装置、撮像素子、及び撮像処理方法 | |
| US20110242383A1 (en) | Solid-state image pickup device and method of driving the same | |
| CN102342091A (zh) | 校正闪光的影响的摄像装置 | |
| US9686450B2 (en) | Image capturing apparatus, control method thereof, and storage medium | |
| US20090021622A1 (en) | Solid-state imaging apparatus | |
| CN100391239C (zh) | 降低图像处理对图像传感器的影响的设备和方法 | |
| JP2009164705A (ja) | 撮像装置及び撮像素子 | |
| US8339476B2 (en) | Image sensing apparatus and control method for same, and image sensing system | |
| CN100394775C (zh) | 固体摄影装置及其驱动方法和照相机 | |
| JP2010057097A (ja) | 固体撮像素子およびカメラシステム | |
| JP6491797B2 (ja) | 固体電子撮像装置およびその制御方法 | |
| EP2520080B1 (en) | Method for reading out high dynamic range image frame in image sensor and device using the same | |
| JP2004165912A (ja) | エリア撮像素子の駆動方法及び装置 | |
| US20170214903A1 (en) | Imaging apparatus, imaging system, and control method for imaging apparatus | |
| KR101578997B1 (ko) | 고체 촬상 장치 | |
| JP4764905B2 (ja) | 撮像システム | |
| JP2009021750A (ja) | 撮像装置、撮像装置の駆動方法、撮像素子及び撮像素子の駆動方法 | |
| CN101277384B (zh) | 摄像装置和摄像方法 | |
| JP2010252390A (ja) | 撮像装置 | |
| JP2011199646A (ja) | 固体電子撮像装置およびその動作制御方法 | |
| JP2007274174A (ja) | 固体撮像装置および駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110301 |