JP5927371B1 - 内視鏡 - Google Patents

Abstract

オプティカルブラック画素領域として垂直ＯＢ画素領域のみを備えるＣＭＯＳイメージセンサ（１１）と、ＣＭＯＳイメージセンサ（１１）における有効画素領域において生成される光電変換信号、および、垂直ＯＢ画素領域において生成されるＯＢ信号を、行ごとに読み出して読み出された、前記有効画素領域において生成される光電変換信号に対して、各行の先頭または末尾に、前記垂直ＯＢ画素領域において生成される前記ＯＢ信号を付加して出力する水平ＯＢ画素領域生成処理部（２４）と、を具備する。

Description

本発明は、垂直オプティカルブラック画素領域のみを有する撮像素子を採用する内視鏡に関する。

従来、医療用分野及び工業用分野において撮像素子を備えた内視鏡が広く用いられている。また、内視鏡に着脱自在に接続され、内視鏡に係る各種信号処理をプロセッサと称する信号処理装置により担い、内視鏡システムを構成する技術も知られるところにある。

また、この種の内視鏡に搭載される、たとえばＣＣＤイメージセンサ等の撮像素子は、既知のように実際に光を受け光電効果によって電荷を得る有効画素領域と、暗電流を含む電荷のオフセット検出を行うため、当該有効画素領域の周囲に設けられたオプティカルブラック画素領域（ＯＢ領域）とを有する。

一般に、撮像素子における各画素は熱を帯びると、光が当たっていなくとも電荷を貯める性質を有し、いわゆる暗電流ノイズを生じる。

一方で上述したオプティカルブラック画素領域は、撮像素子における周辺部に光学的にマスクされて配置されていることから光が当たらないようになっている。したがって、オプティカルブラック画素領域における黒レベルを検出することで、暗電流ノイズ等を含む電荷のオフセット情報のみを検出することができ、この黒レベルを前記有効画素領域の画素情報から減算することによって、ＯＢ画素の信号レベルを基準として撮像信号を生成することができる。

ここで、上述した黒レベルは、いわゆるＯＢクランプ処理において、オプティカルブラック画素領域からの出力信号（オプティカルブラック信号）を所定の目標レベルにクランプし、そのクランプレベルを基準として、得られた全てのオプティカルブラック信号の平均値を黒レベルとする（日本国特開２０１１−５５３３６号公報参照）。

一方、近年、撮像素子としてＣＭＯＳイメージセンサを採用する内視鏡も提案されている。このＣＭＯＳイメージセンサは、近年の撮像素子チップ小型化の影響もあり、その種類によってはサイズの制約から、オプティカルブラック画素領域が画素配列領域における垂直方向にのみ（垂直ＯＢ画素領域のみ）設けられたタイプも存在する。

さらに一方では、撮像素子としてＣＣＤイメージセンサを搭載する内視鏡に対応するプロセッサ（以下、ＣＣＤ対応プロセッサと称す）においては、通常、ＣＣＤイメージセンサにおける水平オプティカルブラック画素領域（水平ＯＢ画素領域）に対応したＯＢクランプ処理を行っている。

しかしながら、上述した、垂直ＯＢ画素領域のみを有するＣＭＯＳイメージセンサを採用する内視鏡を、係るＣＭＯＳイメージセンサに対応するプロセッサ（以下、本明細書においてはＣＭＯＳ対応プロセッサと称する）に接続する場合は特に問題は生じないが、従来のＣＣＤイメージセンサを採用する内視鏡に対応したプロセッサであって、上述した如く、水平ＯＢ画素領域のみに対応したＯＢクランプ処理を行うプロセッサ（ＣＣＤ対応プロセッサ）に接続する場合は、以下に示す不都合を生じる虞がある。

すなわち、システム構成要素の互換性の観点から、オプティカルブラック画素として水平オプティカルブラック画素領域(水平ＯＢ領域)を有する撮像素子を採用した内視鏡と、垂直オプティカルブラック画素領域(垂直ＯＢ領域)のみを有する撮像素子を採用した内視鏡との双方が共通のプロセッサに接続可能であることが望ましいが、上述したようにＣＣＤ対応プロセッサは、水平オプティカルブラック画素領域（水平ＯＢ画素領域）に対応したＯＢクランプ処理を行っているため、垂直ＯＢ画素領域のみを有するＣＭＯＳイメージセンサを採用する内視鏡がＣＣＤ対応プロセッサに接続された場合は、適切なＯＢクランプ処理が行えないため、互換性が損なわれるという問題がある。

本発明は上述した点に鑑みてなされたもので、水平ＯＢ画素領域に対応したＯＢクランプ処理回路のみを備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、垂直ＯＢ画素領域のみを有する撮像素子を採用する内視鏡を提供することを目的とする。

本発明の一態様の内視鏡は、光を光電変換して光電変換信号を生成可能な複数の画素が行列状に設けられた有効画素領域と、前記有効画素領域の走査方向に対して上部または下部の少なくとも一方に設けられた垂直オプティカルブラック画素領域と、を備える撮像素子と、前記撮像素子における前記有効画素領域において生成される前記光電変換信号、および、前記垂直オプティカルブラック画素領域において生成されるオプティカルブラック信号を読み出す読み出し部と、前記読み出し部によって行ごとに読み出された、前記有効画素領域において生成される光電変換信号に対して、各行ごとに、前記垂直オプティカルブラック画素領域において生成される前記オプティカルブラック信号を付加して出力する出力部と、を具備する。

図１は、本発明の第１の実施形態の内視鏡の構成を示す図。 図２は、第１の実施形態の内視鏡における水平オプティカルブラック画素領域を生成する水平オプティカルブラック画素領域生成処理部の構成を示した図。 図３は、第１の実施形態の内視鏡における水平オプティカルブラック画素領域を生成する水平オプティカルブラック画素領域生成処理部の他の構成例を示した図。 図４は、第１の実施形態の内視鏡のＣＭＯＳイメージセンサにおける垂直オプティカルブラック画素領域を示した図。 図５は、第１の実施形態の内視鏡における新たに生成された水平オプティカルブラック画素領域を示した図。 図６は、第１の実施形態の内視鏡、従来の内視鏡およびＣＣＤ対応プロセッサの接続関係を示した図。 図７は、第１の実施形態の内視鏡、ＣＣＤ対応プロセッサおよびＣＭＯＳ対応プロセッサとの接続関係を示した図。 図８は、第１の実施形態の内視鏡がＣＣＤ対応プロセッサに接続された際の構成を示す図。 図９は、第１の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続せれた際の構成を示す図。 図１０は、第１の実施形態の内視鏡における水平オプティカルブラック画素領域生成処理の作用を示したフローチャート。 図１１は、本発明の第２の実施形態の内視鏡がＣＣＤ対応プロセッサに接続された際の構成を示す図。 図１２は、第２の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続された際の構成を示す図。 図１３は、第２の実施形態の内視鏡における水平オプティカルブラック画素領域生成処理の作用を示したフローチャート。

以下、図面を参照して本発明の実施形態を説明する。

図１に示すように本発明の第１の実施形態である内視鏡１は、被検体に挿入される挿入部の先端に設けられ、被検体の光学像を撮像して所定のデジタル撮像信号を出力するＣＭＯＳイメージセンサ１１と、前記ＣＭＯＳイメージセンサ１１に接続され前記デジタル撮像信号を伝送するケーブル４０と、所定の信号処理を行う信号処理装置としてのプロセッサ（詳しくは後述する）に接続されるコネクタ部２０と、を備える。

前記ＣＭＯＳイメージセンサ１１は、プロセッサ３のクロック同期信号生成回路３１（図８参照）から送信される所定のクロック信号および同期信号ＨＤ，ＶＤに基づいて当該ＣＭＯＳイメージセンサ１１の動作仕様に合わせたクロック信号、水平同期信号ＨＤおよび垂直同期信号ＶＤ並びに各種信号処理のためのパルスを生成するタイミングジェネレータ（ＴＧ）１５と、当該タイミングジェネレータ１５において生成された前記クロック信号、水平同期信号ＨＤおよび垂直同期信号ＶＤにより、被検体の光学像を撮像して所定のアナログ撮像信号を生成する撮像部１２（ＰＤ１２）と、当該撮像部１２に対して所定の信号処理を施すと共にデジタル撮像信号に変換して出力するＡ／Ｄ変換部を備えるＡＦＥ回路１３と、当該ＡＦＥ回路１３からのデジタル撮像信号をパラレル／シリアル変換して後段に出力するＰ／Ｓ回路１４と、を有して構成される。

なお、ＡＦＥ回路１３は、撮像部１２からのアナログ撮像信号に対して所定の相関２重サンプリング処理を施すＣＤＳ回路と、この相関２重サンプリング処理が施されたアナログ撮像信号をＡ／Ｄ変換して出力するＡ／Ｄ変換回路とを備えて構成される。

前記ケーブル４０は、プロセッサ３から送信される所定のクロック信号および同期信号ＨＤ，ＶＤをＣＭＯＳイメージセンサ１１に伝送すると共に、Ｐ／Ｓ回路１４においてパラレル／シリアル変換されたシリアル信号の前記デジタル撮像信号をコネクタ２０の内部に設けられたＳ／Ｐ変換回路２３に伝送する。

本実施形態においては、前記コネクタ部２０の内部に、前記デジタル撮像信号に対して所定の信号処理を施すための回路をＦＰＧＡ（以下、ＦＰＧＡ２１）にて構成する。

前記ＦＰＧＡ２１は、プロセッサ３において生成された前記クロック信号および同期信号ＨＤ，ＶＤを受けてＣＭＯＳイメージセンサ１１に向けて出力する。

一方、前記ＦＰＧＡ２１は、プロセッサ３において生成された前記クロック信号に基づいて各種信号処理のためのパルスを生成するタイミングジェネレータ（ＴＧ）２２と、ＣＭＯＳイメージセンサ１１から出力された前記シリアル信号のデジタル撮像信号をシリアル／パラレル変換するＳ／Ｐ変換回路２３と、Ｓ／Ｐ変換回路２３に接続された水平オプティカルブラック画素領域生成処理部２４（以下、水平ＯＢ画素領域生成処理部２４と称す）と、同じくＳ／Ｐ変換回路２３に接続されたＣＭＯＳプロセッサ用信号処理部２５（ＣＭＯＳ用信号処理部２５）を具備する。

なお、本実施形態においては、前記ＣＭＯＳイメージセンサ１１は、オプティカルブラック画素領域が画素配列領域における垂直方向にのみ（垂直ＯＢ画素領域のみ）設けられたタイプを想定する。

図１に戻って前記ＦＰＧＡ２１は、さらに、前記水平ＯＢ画素領域生成処理部２４と、ＣＭＯＳプロセッサ用信号処理部２５との出力信号経路を切り替える信号経路切替部２６と、当該信号経路切替部２６からの出力信号をパラレル／シリアル変換してプロセッサに向けて出力するＰ／Ｓ回路２７と、当該内視鏡１に接続されたプロセッサの種別に応じて前記信号経路切替部２６における信号経路を切り替えるプロセッサ検知回路２８と、を備える。

ここで、前記水平ＯＢ画素領域生成処理部２４およびＣＭＯＳプロセッサ用信号処理部２５について説明する。

上述したように、本実施形態においては、前記ＣＭＯＳイメージセンサ１１として、オプティカルブラック画素領域が画素配列領域における垂直方向にのみ（垂直ＯＢ画素領域のみ）設けられたタイプを想定する（図４参照）。

すなわち、図４に示すように、本実施形態におけるＣＭＯＳイメージセンサ１１は、光を光電変換して光電変換信号を生成可能な複数の画素が行列状に設けられた有効画素領域Ｒａと、当該有効画素領域Ｒａの走査方向に対して上部に設けられ、暗電流を含む電荷のオフセット検出を行うための垂直オプティカルブラック画素領域Ｒｖｏｂと、を備える。

なお、本実施形態においては、ＣＭＯＳイメージセンサ１１における前記垂直オプティカルブラック画素領域Ｒｖｏｂは、有効画素領域Ｒａの走査方向に対して上部に設けられるとしたが、これに限らず、本願発明は、有効画素領域Ｒａの走査方向に対して下部または双方に設けられるＣＭＯＳイメージセンサにも適用できる。

一方で、上述したように、従来の、撮像素子としてＣＣＤイメージセンサを搭載する内視鏡に対応するプロセッサ（以下、ＣＣＤ対応プロセッサと称す）においては、通常、ＣＣＤイメージセンサにおける水平オプティカルブラック画素領域（水平ＯＢ画素領域）に対応したＯＢクランプ処理を行っている。

本願発明に係る内視鏡は、係る従来のＣＣＤ対応プロセッサに接続された場合でも当該プロセッサにおいて適正な画像信号処理を行い得るよう前記水平ＯＢ画素領域生成処理部２４を備えることを特徴とする。

図２は、本実施形態の内視鏡における、水平オプティカルブラック画素領域Ｒｈｏｂを生成する水平ＯＢ画素領域生成処理部２４の構成を示した図である。

図２に示すように、水平ＯＢ画素領域生成処理部２４は、ＣＭＯＳイメージセンサ１１における前記Ｐ／Ｓ回路１４においてパラレル／シリアル変換されたシリアル信号のデジタル撮像信号は、垂直ＯＢ画素の高輝度検出部５１およびセレクタ５４に入力される。

前記垂直ＯＢ画素の高輝度検出部５１は、前記ＣＭＯＳイメージセンサ１１における前記有効画素領域Ｒａ（図４参照）において生成される光電変換信号、および、前記垂直オプティカルブラック画素領域Ｒｖｏｂ（図４参照）において生成されるオプティカルブラック信号を行ごとに読み出す読み出し部である。

また垂直ＯＢ画素の高輝度検出部５１は、入力した撮像信号から白キズまたは光漏れを検出することにより行ごとに適正なオプティカルブラック信号を読み出すようになっている。

そして垂直ＯＢ画素の高輝度検出部５１は、設定された所定の閾値以上の画素を除外して、白キズまたは光漏れの影響がない画素に係る信号部分のみを後段の垂直ＯＢ画素領域用メモリ５２に出力する。

一方、垂直ＯＢ画素の高輝度検出部５１は、白キズまたは光漏れの影響がない画素の数を加算画素数として、加算平均回路５３に送出する。

前記垂直ＯＢ画素領域用メモリ５２は、垂直ＯＢ画素の高輝度検出部５１から入力した前記白キズまたは光漏れの影響がない画素信号を一旦保持した後、加算平均回路５３に送出する。

前記加算平均回路５３においては、垂直オプティカルブラック画素領域における加算平均値を演算し、後段のセレクタ５４に送出する。

前記セレクタ５４には、上述したように、ＣＭＯＳイメージセンサ１１からのデジタル撮像信号が入力される一方で、前記ＦＰＧＡ２１におけるタイミングジェネレータ２２から所定のパルス信号が入力される。

そしてセレクタ５４は、タイミングジェネレータ２２からのパルスに応じて、前記読み出し部である垂直ＯＢ画素の高輝度検出部５１によって行ごとに読み出された、前記有効画素領域において生成される光電変換信号に対して、画素配列領域における各行先頭の所定領域に、前記垂直オプティカルブラック画素領域において生成される前記オプティカルブラック信号を付加して出力する。

ここで、本実施形態においては、画素配列領域における各行先頭の所定領域を新たに生成する水平オプティカルブラック画素領域として設定する。

そしてセレクタ５４は、タイミングジェネレータ２２からのパルスに応じて画素配列領域における各行ごとに以下の選択処理を行う。すなわち、セレクタ５４は各行ごとに、前記水平オプティカルブラック画素領域に、前記加算平均回路５３において演算された前記加算平均値を埋め込むか、または、前記水平オプティカルブラック画素領域以外の領域（すなわち有効画素領域）に、当該セレクタ５４にスルーで入力した前記デジタル撮像信号を埋め込むかを選択する。

前記セレクタ５４の選択処理により図５に示す如き、新たに水平オプティカルブラック画素領域Ｒｈｏｂが生成された撮像信号が生成される。

なお、本実施形態においては、水平オプティカルブラック画素領域Ｒｈｏｂは、画素配列領域における各行先頭の所定領域に新たに生成されるものとしたが、これに限らず、画素配列領域における各行末尾等、内視鏡が接続されることが想定されるプロセッサに適合するよう任意の所定領域に新たに生成するようにしてもよい。

さらに、本実施形態においては、上述したように前記垂直ＯＢ画素の高輝度検出部５１において検出された垂直ＯＢ画素に係る信号を一旦、前記垂直ＯＢ画素領域用メモリ５２に保持した後、前記加算平均回路５３に送出し、当該加算平均回路５３においては、垂直オプティカルブラック画素領域における加算平均値を演算してからセレクタ５４に送出したが、これに限らない。

例えば、図３に示すように、前記垂直ＯＢ画素領域用メモリ５２に保持した垂直ＯＢ画素に係る信号を直接セレクタ５４に送出し、当該セレクタ５４において各行ごとに、前記水平オプティカルブラック画素領域に、当該垂直ＯＢ画素に係る信号を埋め込む処理をしてもよい。

一方、前記ＣＭＯＳプロセッサ用信号処理部２５は、前記水平ＯＢ画素領域生成処理部２４とは異なり、当該ＣＭＯＳイメージセンサ１１（すなわち垂直オプティカルブラック画素領域のみを有するＣＭＯＳイメージセンサ）に対応した処理を行うＣＭＯＳ対応プロセッサ３Ａに当該内視鏡１が接続された際に有効に働くようになっている。

すなわち、ＣＭＯＳプロセッサ用信号処理部２５は、本実施形態においては、撮像信号をそのままスルーして後段の信号経路切替部２６に送出するようになっている。

次に、内視鏡１が接続され得る前記プロセッサ３およびプロセッサ３Ａについて詳しく説明する。

図６は本実施形態の内視鏡、従来の内視鏡およびＣＣＤ対応プロセッサとの接続関係を示した図である。

図６に示すように、プロセッサ３は、従来の、撮像素子としてＣＣＤイメージセンサを備えた内視鏡に対して接続可能なＣＣＤ対応プロセッサである。一方でプロセッサ３は、ＣＭＯＳイメージセンサ（垂直オプティカルブラック画素領域のみを有するＣＭＯＳイメージセンサ）を採用した内視鏡であっても、上述した本実施形態の如き構成をなす内視鏡１であれば、接続された際に当該プロセッサにおいて適正な画像信号処理を行い得る。

図８に示すように当該ＣＣＤ対応プロセッサ３は、所定のクロック信号および同期信号ＨＤ，ＶＤを生成する前記クロック同期信号生成回路３１と、接続された内視鏡から出力されるシリアル信号のデジタル撮像信号をシリアル／パラレル変換するＳ／Ｐ変換回路３２と、Ｓ／Ｐ変換回路３２に接続された水平オプティカルブラッククランプ処理回路３３と、プロセッサ３内の各種回路を制御するＣＰＵ３４と、を備える。

また、当該プロセッサ３におけるＣＰＵ３４は、図示しないメモリに格納された当該プロセッサ３固有のＩＤ情報（特に、当該プロセッサ３がＣＣＤ対応プロセッサであるとの情報）を接続された内視鏡１に伝送する役目を果たす。

一方、本実施形態の内視鏡１における前記プロセッサ検知回路２８は、接続されたプロセッサ３における前記ＣＰＵ３４からの情報に基づいて当該接続されたプロセッサがＣＣＤ対応プロセッサであるか否かを判別するようになっている。

なお、上述したプロセッサ３としては、当該プロセッサ３固有のＩＤ情報（ＣＣＤ対応プロセッサであるとの情報）を内視鏡１に対して送出する機能を有するものを想定し、前記プロセッサ検知回路２８は当該ＩＤ情報を入手して接続されたプロセッサの種別を判別するものとしたが、プロセッサの判別方法はこれに限られない。

たとえば、接続されたプロセッサから所定のＩＤ情報を受信しないことをもって当該プロセッサ３の種別を判別するようにしてもよい。

より具体的には、後述するように「ＣＭＯＳ対応プロセッサ」からは自身の固有のＩＤ情報、すなわちＣＭＯＳ対応プロセッサであるとの情報を必ず送出することを前提とし、当該プロセッサ３の如きＣＣＤ対応プロセッサからはプロセッサ判別用のＩＤ情報を何ら送出しない仕様にすれば、ＩＤ情報を受信しないことをもって当該プロセッサ３がＣＣＤ対応プロセッサであるとの判断をすることができる。

図８に戻って、前記水平オプティカルブラッククランプ処理回路３３における水平オプティカルブラッククランプ処理は、既知のＯＢクランプ処理であり、オプティカルブラック画素領域からの出力信号（オプティカルブラック信号）を所定の目標レベルにクランプし、そのクランプレベルを基準として、得られた全てのオプティカルブラック信号の平均値を黒レベルとする処理であり、当該ＣＣＤ対応プロセッサ３では、これをＣＣＤイメージセンサにおける水平オプティカルブラッククに対して行うものである。

一方、本実施形態の内視鏡１は、上述した従来のＣＣＤ対応プロセッサの他に、前記プロセッサ３Ａに接続可能である。

図７は本実施形態の内視鏡、ＣＣＤ対応プロセッサおよびＣＭＯＳ対応プロセッサとの接続関係を示した図である。

このプロセッサ３Ａは、ＣＭＯＳイメージセンサ１１（垂直オプティカルブラック画素領域のみを有するＣＭＯＳイメージセンサ）を搭載する内視鏡１が接続されることを想定した信号処理回路を備える。

次に、本実施形態の内視鏡１がＣＣＤ対応プロセッサ３またはＣＭＯＳ対応のプロセッサ３Ａに接続された際の作用についてそれぞれ説明する。

図８は、本実施形態の内視鏡がＣＣＤ対応プロセッサ３に接続された際の構成を示す図であり、図９は、本実施形態の内視鏡がＣＭＯＳ対応プロセッサ３Ａに接続された際の構成を示す図である。さらに、図１０は、本実施形態の内視鏡における水平オプティカルブラック画素領域生成処理を示したフローチャートである。

図１０示すように、まず内視鏡１におけるプロセッサ検知回路２８が所定のプロセッサに接続されたことを検知すると、プロセッサ検知回路２８は接続されたプロセッサのＣＰＵ３４（図８，図９参照）から所定のＩＤ情報を入手する（ステップＳ１）。

この後、プロセッサ検知回路２８は、接続されたプロセッサが、ステップＳ１で入手したＩＤ情報に基づいて、当該内視鏡１が接続されたプロセッサがＣＣＤ対応プロセッサ３であるか、またはＣＭＯＳ対応のプロセッサ３Ａであるかを判定する（ステップＳ２）。

なお、上述したようにプロセッサ検知回路２８は、ＩＤ情報を受信しないことをもって当該プロセッサ３がＣＣＤ対応プロセッサであるか否かの判別をしてもよい。

その後、ステップＳ２において接続されたプロセッサがＣＣＤ対応プロセッサ３であると判定された場合は、プロセッサ検知回路２８は、ステップＳ３の処理を行う。

すなわち、ステップＳ３においてプロセッサ検知回路２８は、前記信号経路切替部２６を制御して前記Ｐ／Ｓ回路２７から出力される撮像信号が、前記水平オプティカルブラック画素領域生成処理部２４を経由するように信号経路を切り替える（図８参照）。

ここで、上述したように、水平オプティカルブラック画素領域生成処理部２４を経由するように選択された場合は、Ｐ／Ｓ回路２７からは、新たな水平オプティカルブラック画素領域Ｒｈｏｂが生成された撮像信号がプロセッサ３に対して送出される。

これにより、この撮像信号を入力したＣＣＤ対応プロセッサ３においては、水平オプティカルブラッククランプ処理回路３３において、（接続されたのがＣＭＯＳイメージセンサ１１を搭載する内視鏡１であっても）通常の水平ＯＢクランプ処理を行うことができる。

一方、ステップＳ２において接続されたプロセッサがＣＭＯＳ対応のプロセッサ３Ａであると判定された場合は、プロセッサ検知回路２８は、ステップＳ４の処理を行う。

すなわち、ステップＳ４においてプロセッサ検知回路２８は、前記信号経路切替部２６を制御して前記Ｐ／Ｓ回路２７から出力される撮像信号が、前記ＣＭＯＳ対応プロセッサ用信号処理部２５を経由するように信号経路を切り替える（図９参照）。

ここで、上述したように、ＣＭＯＳプロセッサ用信号処理部２５は、本実施形態においては、撮像信号をそのままスルーして後段の信号経路切替部２６に送出するようになっているため、ＣＭＯＳ対応プロセッサ３Ａにおいても、適正な信号処理を行うことができる。

以上説明したように本実施形態によると、水平オプティカルブラック画素領域に対応したＯＢクランプ処理回路のみを備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、垂直ＯＢ画素領域のみを有するＣＭＯＳイメージセンサを採用する内視鏡を提供することができる。

なお、本実施形態においては、前記ＦＰＧＡ２１はコネクタ部２０に配設するものとしたが、これに限らず、内視鏡１における操作部等に配設されてもよい。

また、上述したように、本実施形態においては、ＣＭＯＳイメージセンサ１１における前記垂直オプティカルブラック画素領域Ｒｖｏｂは、有効画素領域Ｒａの走査方向に対して上部に設けられるとしたが、これに限らず、本願発明は、有効画素領域Ｒａの走査方向に対して下部に設けられるＣＭＯＳイメージセンサにも適用できる。

さらに、本実施形態においては、前記水平オプティカルブラック画素領域Ｒｈｏｂは、画素配列領域における各行先頭の所定領域に新たに生成されるものとしたが、これに限らず、画素配列領域における各行末尾の所定領域に新たに生成するようにしてもよい。

また、本実施形態においては、内視鏡１の撮像素子としてＣＭＯＳイメージセンサを想定したが、ＣＭＯＳイメージセンサに限らず、本願発明は、垂直オプティカルブラック画素領域のみを有する撮像素子を採用する内視鏡に適用することができる。

次に本発明の第２の実施形態について説明する。

図１１は、本発明の第２の実施形態の内視鏡がＣＣＤ対応プロセッサに接続された際の構成を示す図であり、図１２は、第２の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続された際の構成を示す図である。また、図１３は、第２の実施形態の内視鏡における水平オプティカルブラック画素領域生成処理の作用を示したフローチャートである。

本第２の実施形態の内視鏡システムは、その基本的な構成は第１の実施形態と同様であり、前記コネクタ部２０におけるＦＰＧＡ２１内の一部の構成のみを異にするものである。したがって、ここでは第１の実施形態との差異のみの説明にとどめ、共通する部分の説明については省略する。

上述した第１の実施形態においては、前記ＦＰＧＡ２１は、内視鏡１に接続されたプロセッサの種別に応じて信号経路切替部２６における信号経路を切り替えるプロセッサ検知回路２８を備えるが（図１参照）、第２の実施形態においては、図１１、図１２に示すように、当該プロセッサ検知回路２８に代えて、信号経路切替部２６における信号経路を切り替える切替指示信号を送出する切替指示部２８ａを備えることを特徴とする。

この切替指示部２８ａは、図示しない操作等（例えばユーザーによる設定）により前記切替指示信号を信号経路切替部２６に送出する。この切替指示信号は、前記デジタル撮像信号が前記水平オプティカルブラック画素領域生成処理部２４を通過する第１の信号経路と、前記ＣＭＯＳプロセッサ用信号処理部２５を通過する第２の信号経路（すなわち、前記デジタル撮像信号が前記水平オプティカルブラック画素領域生成処理部を通過しない信号経路）とを切り替えるための指示信号である。

また、本第２の実施形態において信号経路切替部２６は、切替指示部２８ａからの切替指示信号に応じて、前記第１の信号経路を前記第２の信号経路とを切り替えるようになっている。

このように本第２の実施形態においては、内視鏡１に接続されるプロセッサの種別（ＣＣＤ対応プロセッサ３Ｂ（図１１参照）またはＣＭＯＳ対応プロセッサ３Ｃ（図１２参照））を内視鏡１においては検知することなく、上述した信号経路の切替を行うことができる。

次に、本実施形態の内視鏡１がＣＣＤ対応プロセッサまたはＣＭＯＳ対応プロセッサに接続された際の作用についてそれぞれ説明する。

図１３に示すように、内視鏡１における切替指示部２８ａから前記切替指示信号が送出されると（ステップＳ１１）、当該切替指示部２８ａにおける切替指示がＣＣＤ対応のプロセッサ３Ｂであるか、またはＣＭＯＳ対応のプロセッサ３Ｃであるかに基づいて（ステップＳ１２）、信号経路切替部２６は前記第１の信号経路と前記第２の信号経路とを切り替える。

すなわち、前記切替指示信号がＣＣＤ対応プロセッサ３Ｂを示す場合（すなわち、撮像信号に対して前記水平オプティカルブラッククランプ処理回路３３が働くプロセッサを示す場合）は、前記水平オプティカルブラック画素領域生成処理部２４を通過する第１の信号経路を選択する（ステップＳ１３）。

一方、前記切替指示信号がＣＭＯＳ対応のプロセッサ３Ｃを示す場合は、ＣＭＯＳプロセッサ用信号処理部２５を通過する第２の信号経路を選択する（ステップＳ１４）。

以上説明したように本実施形態によると、接続されるプロセッサの種別検知をすることなく、水平オプティカルブラッククランプ処理回路を備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、ＣＭＯＳイメージセンサを搭載する内視鏡を提供することができる。

以上説明したように本実施形態によると、接続されるプロセッサの種別検知をすることなく、撮像信号に対して高域周波数成分を強調する信号処理回路を備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、ＣＭＯＳイメージセンサを搭載する内視鏡を提供することができる。

なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明の態様を形成することができる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに異なる実施形態にわたる構成要素を適宜組み合わせても良い。

このように、発明の趣旨を逸脱しない範囲内において種々の変更または応用が可能であることは勿論である。

本出願は、２０１４年１２月４日に日本国に出願された特願２０１４−２４６１３７号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

Claims (7)

1. 光を光電変換して光電変換信号を生成可能な複数の画素が行列状に設けられた有効画素領域と、前記有効画素領域の走査方向に対して上部または下部の少なくとも一方に設けられた垂直オプティカルブラック画素領域と、を備える撮像素子と、
   前記撮像素子における前記有効画素領域において生成される前記光電変換信号、および、前記垂直オプティカルブラック画素領域において生成されるオプティカルブラック信号を読み出す読み出し部と、
   前記読み出し部によって行ごとに読み出された、前記有効画素領域において生成される光電変換信号に対して、各行ごとに、前記垂直オプティカルブラック画素領域において生成される前記オプティカルブラック信号を付加して出力する出力部と、
   を具備することを特徴とする内視鏡。
2. 前記垂直オプティカルブラック画素領域から読み出される前記オプティカルブラック信号の値と所定の閾値とを比較する比較部と、
   前記比較部における比較結果に基づいて、前記所定の閾値より小さい値を有する前記オプティカルブラック信号を抽出する抽出部と、
   を具備し、
   前記出力部は、前記抽出部により抽出された、所定の閾値よりも小さい値を有する前記オプティカルブラック信号を、前記光電変換信号の行ごとに付加する
   ことを特徴とする請求項１に記載の内視鏡。
3. 前記抽出部により抽出された、前記所定の閾値よりも小さい値を有する前記オプティカルブラック信号を加算平均する加算平均部をさらに具備し、
   前記出力部は、前記加算平均部において生成される前記オプティカルブラック信号の加算平均値を、前記光電変換信号の行ごとに付加する
   ことを特徴とする請求項２に記載の内視鏡。
4. 水平オプティカルブラック画素領域に対応したクランプ処理を行うクランプ回路を設けた第１のプロセッサに接続可能であることを特徴とする請求項１に記載の内視鏡。
5. さらに、前記クランプ回路が設けられていない、前記第１のプロセッサとは異なる第２のプロセッサに接続可能であって、
   当該内視鏡が前記第１のプロセッサに接続されているか、または、前記第２のプロセッサに接続されているかを識別可能な識別部と、
   前記識別部の識別結果に応じて、前記撮像素子からの撮像信号が、少なくとも前記読み出し部および前記出力部を通過する第１の信号経路と、前記読み出し部および前記出力部を通過しない第２の信号経路とを切り替える信号経路切替部と、
   をさらに具備することを特徴とする請求項４に記載の内視鏡。
6. 前記信号経路切替部は、前記識別部の識別結果により前記内視鏡が前記第１のプロセッサに接続されている場合には前記撮像信号の信号経路を前記第１の信号経路に切り替え、一方、前記内視鏡が前記第２のプロセッサに接続されている場合には、前記撮像信号の信号経路を前記第２の信号経路に切り替える
   ことを特徴とする請求項５に記載の内視鏡。
7. さらに、前記クランプ回路が設けられていない、前記第１のプロセッサとは異なる第２のプロセッサに接続可能であって、
   前記撮像素子からの撮像信号が、少なくとも前記読み出し部および前記出力部を通過する第１の信号経路と、前記読み出し部および前記出力部を通過しない第２の信号経路とを切り替えるための切替指示信号を出力する切替指示部と、
   前記切替指示部からの前記切替指示信号に応じて、前記第１の信号経路と前記第２の信号経路とを切り替える信号経路切替部と、
   をさらに具備することを特徴とする請求項４に記載の内視鏡。

Images