JP5220964B1 - 内視鏡システム - Google Patents

Abstract

撮像部１０は、被写体を撮像するセンサ部１５と、センサ部１５を制御する制御レジスタ部１２と、制御レジスタ部１２へ設定される設定データを記憶する不揮発性メモリ１３と、不揮発性メモリ１３に記憶されている設定データを、制御レジスタ部１２へ設定する制御信号インターフェース部１１と、制御レジスタ部１２の異常を検知する初期化確認レジスタ２４とを有する。制御信号インターフェース部１１は、初期化確認レジスタ２４により異常が検知されたとき、不揮発性メモリ１３から設定データを読み出し、制御レジスタ部１２へ再設定するように制御する。

Description

本発明は、内視鏡システムに関し、特に、異常を検知して設定データを再設定する内視鏡システムに関する。

従来、ＣＣＤセンサあるいはＣＭＯＳセンサ等が設けられた撮像装置としては、内視鏡あるいはデジタルカメラ等が周知である。例えば、このような撮像装置として、特開２０１０−４１４６号公報には、ＣＭＯＳセンサが設けられたカメラシステムが開示されている。

このカメラシステムは、外部からのシャッタ設定データ等を保持するインターフェース部と、設定データに応じて画素部のシャッタ動作及び読み出しを行うための駆動パルスを生成する画素駆動部とを有している。

また、ＣＭＯＳセンサを備える内視鏡は、挿入部の先端部にＣＭＯＳセンサが配置される。このような内視鏡は、例えば、数十ｃｍから数ｍのケーブル長を有するケーブルに接続されたプロセッサから駆動パルスを生成するための設定データが入力される。この設定データは、挿入部の先端部に配置されたＣＭＯＳセンサ内に設けられた外部からアクセス可能なレジスタに保持される。

しかしながら、内視鏡は、その使用状況によって、例えば、高出力の電気メス等に近接して使用されることがある。このような、高出力の電気メス等に近接して内視鏡を使用した場合、ＣＭＯＳセンサを駆動する駆動パルスが電気メスからのノイズの影響を受ける。このようなノイズの影響としては、プロセッサ側から設定データを伝送する際に設定データが不正な値に書き換えられる、あるいは、レジスタを含む撮像部の電源が落ちることによりレジスタに保持された設定データが消失する等がある。

特に、ＣＭＯＳセンサは、駆動パルス（周期、シャッタを含む）等をセンサ自体が発生させ、その発生するタイミングをセンサ内部に設けられている外部からアクセス可能なレジスタに保持した設定データで決定する。そのため、そのレジスタの値がプロセッサから設定された所望の値と相違が発生した場合、正常な出画を確保できない出画不良が発生する。即ち、ＣＭＯＳセンサを備える内視鏡は、プロセッサから伝送される設定データ、あるいは、ＣＭＯＳセンサ内に設けられたレジスタに保持された設定データが電気メス等のノイズの影響を受けた場合、正常な出画を確保できない虞がある。

そこで、本発明は、ノイズの影響を受けた場合にも正常な出画を確保することができる内視鏡システムを提供することを目的とする。

本発明の一態様の内視鏡システムは、被写体を撮像する撮像素子を備える撮像装置と、前記撮像装置と接続されるプロセッサとを備える内視鏡システムであって、前記撮像装置は、前記撮像素子を制御する撮像素子制御部と、前記撮像素子制御部へ設定される第１の撮像素子制御情報を記憶する記憶部と、前記記憶部に記憶されている前記第１の撮像素子制御情報を、前記撮像素子制御部へ設定する撮像素子制御情報設定部と、前記撮像素子制御部の異常を検知する異常検知部と、前記異常検知部により異常が検知されたとき、前記記憶部から前記第１の撮像素子制御情報を読み出し、前記撮像素子制御部へ再設定するように前記撮像素子制御情報設定部を制御する撮像素子制御情報再設定部と、前記撮像素子制御情報再設定部による前記再設定が発生したとき、再設定発生情報を記憶する再設定発生情報記憶部と、前記プロセッサとの間で情報を送受信する第１の通信部と、を備え、前記プロセッサは、前記撮像装置との間で情報を送受信する第２の通信部と、前記第２の通信部と前記第１の通信部とを介して、前記再設定発生情報記憶部から前記再設定発生情報を読み出し、再設定が検出されたとき、前記第２の通信部と前記第１の通信部とを介して、前記プロセッサが持つ第２の撮像素子制御情報を前記撮像装置へ送信する撮像素子制御情報再送信部と、を備える。

本発明の第１の実施の形態に係る撮像装置を含む内視鏡システムの構成を示す図である。 第１の実施の形態に係る撮像部の構成を示す図である。 制御レジスタ部の詳細な構成を説明するための図である。 制御レジスタ部の他の構成を説明するための図である。 制御レジスタの構成を説明するための図である。 第２の実施の形態に係る撮像部の構成を示す図である。 ＴＧ部１４のパルスと周期カウンタ４１のパルスとが同時に発生している例を説明するための図である。 ＴＧ部１４のパルスが周期カウンタ４１のパルスより後に発生している例を説明するための図である。 ＴＧ部１４のパルスが周期カウンタ４１のパルスより前に発生している例を説明するための図である。 第３の実施の形態に係る撮像部の構成を示す図である。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

（第１の実施の形態）
まず、図１に基づき、本発明の第１の実施の形態に係る撮像装置を含む内視鏡システムの構成について説明する。

図１は、本発明の第１の実施の形態に係る撮像装置を含む内視鏡システムの構成を示す図である。

図１に示すように、内視鏡システム１は、生体の内部の被写体を撮像して撮像信号を出力する内視鏡２と、内視鏡２から出力される撮像信号を映像信号に変換して出力するプロセッサ３と、プロセッサ３から出力される映像信号に応じた画像を表示するモニタ４と、内視鏡２とプロセッサ３とを接続するケーブル５とを有して構成されている。このケーブル５は、例えば、数十ｃｍから数ｍのケーブル長を有する。

内視鏡２は、生体の内部に挿入可能な細長の可撓性を有する挿入部６を備えている。挿入部６の先端には、先端部７が設けられている。この先端部７には、被写体を撮像する、例えばＣＭＯＳセンサにより構成される撮像部１０が設けられている。

本実施の形態の撮像装置としての撮像部１０は、駆動パルス、撮像周期、シャッタ（露光時間）等の設定データに応じた被写体の撮像及び撮像した撮像信号の読み出しを行い、プロセッサ３にケーブル５を介して出力する。ここで、図２及び図３を用いて、先端部７に設けられている撮像部１０の詳細な構成について説明する。

図２は、第１の実施の形態に係る撮像部の構成を示す図であり、図３は、制御レジスタ部の詳細な構成を説明するための図である。

撮像部１０は、制御信号インターフェース部１１と、制御レジスタ部１２と、不揮発性メモリ１３と、タイミングジェネレータ（以下、ＴＧという）部１４と、センサ部１５と、信号処理部１６と、出力処理部１７とを有して構成される。また、プロセッサ３は、信号処理部１８と、制御部１９とを有して構成される。

記憶部としての不揮発性メモリ１３には、電源投入時に設定される駆動パルス、撮像周期、シャッタ（露光時間）等の設定データ（撮像素子制御情報）が記憶されている。不揮発性メモリを使用することにより、設定データの消失の可能性を低減できる。ただし、ＴＧ部１４や信号処理部１６等とは半導体のプロセス工程が異なるため２チップ構成になるなど、高価になったり、小型化が難しいなどの点がある。なお、不揮発性メモリ１３に代わり、制御レジスタ部１２より電源電圧が高い揮発性メモリ等を用いてもよい。このような電源電圧が高い揮発性メモリを用いることによりノイズ耐性を向上させることができ、ノイズ／電源の振幅比の関係で分母が大きくなるため、不揮発性メモリ程ではないが、ノイズの影響を軽減できる。また、揮発性メモリは、ＴＧ部１４や信号処理部１６等の半導体のプロセス工程と同一のプロセス工程で作ることができるため、１チップで作ることが可能となり、低価格化や小型化が容易となる。

撮像素子制御情報設定部としての制御信号インターフェース部１１は、電源投入時に不揮発性メモリ１３に記憶されている設定データを読み出し、読み出した設定データを制御レジスタ部１２に出力する。また、制御信号インターフェース部１１には、プロセッサ３の制御部１９からユーザが設定する所望の設定データが制御シリアルデータとして供給される。制御信号インターフェース部１１は、制御シリアルクロックに基づき、制御部１９から供給される所望の設定データを取り込み、制御レジスタ部１２に出力する。

図３に示すように、撮像素子制御部としての制御レジスタ部１２は、複数、ここでは、３つの制御レジスタ２１、２２及び２３と、初期化確認レジスタ２４とを有している。なお、制御レジスタ部１２は、３つの制御レジスタ２１〜２３を有する構成であるが、３つに限定されるものではない。

制御レジスタ２１〜２３は、制御信号インターフェース部１１から出力された設定データを保持する。そして、制御レジスタ２１〜２３は、保持した設定データを撮像部１０の各部、ここではＴＧ部１４、信号処理部１６及び出力処理部１７に供給する。

初期化確認レジスタ２４は、制御レジスタ２１〜２３に保持されている設定データが電気メス等のノイズにより書き換えられる異常を検出する異常検出部を構成する。初期化確認レジスタ２４は、制御レジスタ２１〜２３の設定データが書き換えられる異常が発生したか否かを示す制御レジスタ異常検出信号を制御信号インターフェース部１１に出力する。

撮像素子制御情報再設定部としての制御信号インターフェース部１１は、初期化確認レジスタ２４から制御レジスタ２１〜２３に異常があったことを示す制御レジスタ異常検出信号が入力されると、不揮発性メモリ１３に記憶されている設定データを読み出し、再度、制御レジスタ部１２に出力して設定データを設定する。

ＴＧ部１４は、制御レジスタ部１２からの設定データに基づき、センサ部１５を駆動する駆動パルスを生成し、センサ部１５に出力する。

撮像素子としてのセンサ部１５は、ＴＧ部１４からの駆動パルスに基づき被写体の光学像を光電変換して撮像信号を生成する。センサ部１５は、生成した撮像信号を信号処理部１６に出力する。

信号処理部１６は、センサ部１５から出力された撮像信号に所定の信号処理を施し、出力処理部１７に出力する。

出力処理部１７は、信号処理部１６で所定の信号処理が施された撮像信号を所定の伝送方式でプロセッサ３の信号処理部１８に出力する処理を行う。

プロセッサ３の信号処理部１８は、出力処理部からの撮像信号を映像信号に変換する信号処理を行い、モニタ４に出力する。

ここで、図３を用いて制御レジスタ部１２の設定データに異常が発生した際の動作について説明する。

初期化確認レジスタ２４は、制御信号インターフェース部１１から設定データが書き込まれていない初期状態には０を保持しており、制御レジスタ２１〜２３に設定データが保持されると、制御信号インターフェース部１１からの制御により１に書き換えられ、この値を保持する。初期化確認レジスタ２４は、保持している値を制御レジスタ異常検出信号として制御信号インターフェース部１１に供給する。初期化確認レジスタ２４では、電気メス等のノイズにより設定データに異常が発生して１から０に値が書き換えられると、異常が発生したと判定する。なお、初期化確認レジスタ２４は、１ビットのデータを保持しているが、多ビットのデータを保持するようにしてもよい。例えば、初期化確認レジスタ２４は、８ビットのデータを保持する構成とし、設定データが設定されると全て１に書き換えられる。そして、初期化確認レジスタ２４の４ビット以上のデータが０となった場合、異常が発生したと判定する。このように、初期化確認レジスタ２４のデータに冗長性を持たせることにより、データの読み出し時等に発生したノイズによる誤判定を回避することができる。

制御信号インターフェース部１１は、初期化確認レジスタ２４から供給される制御レジスタ異常検出信号が１から０に変更されると、制御レジスタ２１〜２３の保持されている設定データに異常が発生したと判定し、不揮発性メモリ１３から設定データを読み出し、制御レジスタ部１２に出力する。これにより、制御レジスタ２１〜２３には、再度、設定データが保持される。この結果、撮像部１０は、設定された設定データに応じた撮像を行うことができる。

次に、制御レジスタ部１２の他の構成について説明する。

図４は、制御レジスタ部の他の構成を説明するための図である。

図３の例では、制御信号インターフェース部１１により設定データが設定されると、制御信号インターフェース部１１の制御で初期化確認レジスタ２４の値を０から１に書き換えていたが、図４の例では、制御信号インターフェース部１１により設定データが設定されると自動的に初期化確認レジスタ２４を０から１に書き換える構成になっている。

制御レジスタ部１２は、図３の構成からＡＮＤ回路３１を追加して構成されている。このＡＮＤ回路３１には、制御レジスタ２１〜２３から初期状態信号Ａ１〜Ａ３が入力される。制御レジスタ２１〜２３は、それぞれ制御信号インターフェース部１１から設定データが書き込まれていない初期状態では、初期状態信号Ａ１〜Ａ３として０をＡＮＤ回路３１に出力し、制御信号インターフェース部１１から設定データが書き込まれた状態では、初期状態信号Ａ１〜Ａ３として１をＡＮＤ回路３１に出力する。

ＡＮＤ回路３１は、初期状態信号Ａ１〜Ａ３が全て１の場合、初期化確認レジスタ２４に１を出力する。これにより、初期化確認レジスタ２４は、制御レジスタ２１〜２３にプロセッサ３から設定データが書き込まれると、初期状態の０から設定完了の１に書き換えられる。

ここで、初期状態信号Ａ１〜Ａ３を出力する制御レジスタ２１〜２３の構成について説明する。

図５は、制御レジスタの構成を説明するための図である。なお、制御レジスタ２１〜２３は、同様の構成のため、代表して制御レジスタ２１の構成について説明する。

制御レジスタ２１は、制御レジスタ３２及び３３と、インバータ回路３４及び３５と、比較部３６とを有して構成される。

制御レジスタ３２及び３３は、初期値として００が保持されている。制御レジスタ３２の初期値は、比較部３６に供給される。制御レジスタ３３の初期値は、インバータ回路３５により反転され、比較部３６に供給される。即ち、制御信号インターフェース部１１から設定データが書き込まれていない初期状態では、比較部３６に制御レジスタ３２から００が入力され、インバータ回路３５から１１が入力されることになる。このように、初期状態では、制御レジスタ３２とインバータ回路３５とから比較部３６に異なる値が入力される。

一方、制御信号インターフェース部１１から設定データが制御レジスタ２１に供給されると、制御レジスタ３２にその設定データが保持される。制御レジスタ３２に保持された設定データは、撮像部１０の各部に供給されるとともに、比較部３６に供給される。例えば、設定データが１１の場合、比較部３６に制御レジスタ３２から１１が入力される。

また、制御信号インターフェース部１１からの設定データは、インバータ回路３４により反転され、制御レジスタ３３に保持される。制御レジスタ３３に保持された設定データは、インバータ回路３５で反転され、比較部３６に出力される。即ち、設定データが１１の場合、インバータ回路３４で反転され、制御レジスタ３３に００が保持された後、インバータ回路３５で反転され１１が比較部３６に供給される。このように、制御信号インターフェース部１１から設定データが書き込まれると、制御レジスタ３２とインバータ回路３５とから比較部３６に同じ値が入力される。

比較部３６は、制御レジスタ３２からの値とインバータ回路３５からの値を比較し、不一致の場合、初期状態信号Ａ１として０を出力し、一致した場合、初期状態信号Ａ１として１を出力する。即ち、比較部３６は、初期状態では０をＡＮＤ回路３１に出力し、設定データが書き込まれると１をＡＮＤ回路３１に出力する。

制御レジスタ２２及び２３も同様の構成であり、それぞれ初期状態では０をＡＮＤ回路３１に出力し、設定データが書き込まれると１をＡＮＤ回路３１に出力する。制御レジスタ２１〜２３の全てに設定データが書き込まれると、初期状態信号Ａ１〜Ａ３が全て１となり、ＡＮＤ回路３１から１が初期化確認レジスタ２４に出力される。これにより、初期化確認レジスタ２４は、初期状態の０から設定完了の１に書き換えられる。

その他の動作は、図３と同様である。即ち、初期化確認レジスタ２４は、電気メス等のノイズにより設定データに異常が発生して１から０に値が書き換えられると、異常が発生したと判定する。制御信号インターフェース部１１は、初期化確認レジスタ２４から供給される制御レジスタ異常検出信号が１から０に変更されると、制御レジスタ２１〜２３の保持されている設定データに異常が発生したと判定し、不揮発性メモリ１３から設定データを読み出し、制御レジスタ部１２に出力する。これにより、制御レジスタ部１２の制御レジスタ２１〜２３には、再度、設定データが保持される。この結果、撮像部１０は、設定された設定データに応じた撮像を行うことができる。

以上のように、本実施の形態の撮像装置としての撮像部１０は、ノイズ等により制御レジスタ部１２に設定された設定データに異常が発生したことを検出すると、不揮発性メモリ１３に記憶された設定データを読み出し、再度、制御レジスタ部１２に設定するようにした。この結果、撮像部１０は、ノイズの影響で出画不良が発生した場合でも、再度、不揮発性メモリ１３に記憶されている設定データを制御レジスタ部１２に設定し、設定された設定データに応じた撮像を行うことができる。

よって、本実施の形態の撮像装置によれば、ノイズの影響を受けた場合にも正常な出画を確保することができる。

（第２の実施の形態）
次に、第２の実施の形態について説明する。

図６は、第２の実施の形態に係る撮像部の構成を示す図である。なお、図６において図２と同様の構成については、同一の符号を付して説明を省略する。

図６に示すように、撮像部１０ａは、図２の撮像部１０に加え、周期カウンタ４１と、比較部４２とを有して構成されている。

ＴＧ部１４からのパルスは、周期カウンタ４１及び比較部４２に供給される。また、不揮発性メモリ１３に記憶されているパルスの情報が周期カウンタ４１に供給される。

周期カウンタ４１は、不揮発性メモリ１３に記憶されているパルスの情報に応じたパルスをＴＧ部１４からのパルスでリセットし、ＴＧ部１４からのパルスと同一周期でパルスを発生する。周期カウンタ４１は、ＴＧ部１４のパルスと同一周期で発生したパルスを比較部４２に出力する。なお、周期カウンタ４１は、複数のパルスに応じて複数設けるようにしてもよい。例えば、ＴＧ部１４からのパルスは、フレーム周期や水平ライン周期等があり、これらのパルス数に応じて、周期カウンタ４１を複数設けるようにする。

比較部４２は、ＴＧ部１４からのパルスと周期カウンタ４１からのパルスとの周期を比較し、パルスが同時に発生した場合、制御レジスタ２１〜２３の設定データに異常がないと判定する。一方、比較部４２は、ＴＧ部１４のパルスが周期カウンタ４１のパルスより後に発生した（ＴＧ部１４の周期が長い）場合、あるいは、ＴＧ部１４のパルスが周期カウンタ４１のパルスより前に発生した（ＴＧ部１４の周期が短い）場合、制御レジスタ２１〜２３の設定データに異常があると判定する。比較部４２は、制御レジスタ２１〜２３の設定データに異常があると判定した場合、制御信号インターフェース部１１に異常判定信号を出力する。

制御信号インターフェース部１１は、比較部４２から異常判定信号が入力されると、不揮発性メモリ１３に記憶されている設定データを読み出し、再度、制御レジスタ部１２の制御レジスタ２１〜２３に設定データの設定を行い、撮像部１０ａの動作を保持する。

次に、このように構成された撮像部１０ａの動作について説明する。

図７は、ＴＧ部及び周期カウンタで発生するパルスの例を説明するための図である。

図７Ａは、ＴＧ部１４のパルスと周期カウンタ４１のパルスとが同時に発生している例であり、図７Ｂは、ＴＧ部１４のパルスが周期カウンタ４１のパルスより後に発生している例であり、 図７Ｃは、ＴＧ部１４のパルスが周期カウンタ４１のパルスより前に発生している例である。

図７Ａに示すように、ＴＧ部１４のパルスと周期カウンタ４１のパルスとが同時に発生した場合、制御レジスタ２１〜２３の設定データに異常がないと比較部４２により判定される。一方、図７Ｂに示すように、ＴＧ部１４のパルスが周期カウンタ４１のパルスより後に発生した、即ち、ＴＧ部１４のパルスの周期が周期カウンタ４１のパルスの周期より長い場合、制御レジスタ２１〜２３の設定データに異常があると比較部４２により判定される。同様に、図７Ｃに示すように、ＴＧ部１４のパルスが周期カウンタ４１のパルスより前に発生した、即ち、ＴＧ部１４のパルスの周期が周期カウンタ４１のパルスの周期より短い場合、制御レジスタ２１〜２３の設定データに異常があると比較部４２により判定される。

比較部４２により制御レジスタ部１２の設定データに異常ありと判定された場合、比較部４２から異常判定信号が制御信号インターフェース部１１に出力される。比較部４２から異常判定信号が制御信号インターフェース部１１に入力されると、不揮発性メモリ１３の記憶されている設定データが読み出され、制御レジスタ部１２に出力される。これにより、再度、制御レジスタ部１２に設定データが設定され、撮像部１０ａの動作を保持する。

以上のように、本実施の形態の撮像部１０ａによれば、第１の実施の形態の撮像部１０と同様に、ノイズの影響を受けた場合にも正常な出画を確保することができる。

（第３の実施の形態）
次に、第３の実施の形態について説明する。

図８は、第３の実施の形態に係る撮像部の構成を示す図である。なお、図８において図６と同様の構成については、同一の符号を付して説明を省略する。

図８に示すように、撮像部１０ｂは、図６の制御信号インターフェース部１１に代わり、制御信号インターフェース部１１ａを用いて構成されている。

制御信号インターフェース部１１ａは、メモリ５１を有している。再設定発生情報記憶部としてのメモリ５１には、制御信号インターフェース部１１ａによって制御レジスタ部１２に設定データが再度設定された場合に、再設定発生情報が記憶される。この再設定発生情報は、第１の通信部を構成する制御信号インターフェース部１１ａを介してプロセッサ３の制御部１９に読み出される。

プロセッサ３の制御部１９は、メモリ５１に記憶されている再設定発生情報を読み出し、撮像部１０ｂで異常が発生して、設定データの再設定が行われたと判定した場合、異常が発生する前にプロセッサ３から伝送された設定データ、ここでは、プロセッサ３を用いてユーザが任意に設定した設定データを撮像部１０ｂの制御信号インターフェース部１１ａに送信する。このように、制御部１９は、再設定が行われた場合にユーザが任意に設定した設定データを撮像部１０ｂの制御信号インターフェース部１１ａに送信する第２の通信部及び撮像素子制御情報再送信部を構成する。

このように、撮像部１０ｂは、制御レジスタ部１２に異常が発生した場合、不揮発性メモリ１３から電源投入時に設定される設定データを読み出し、制御レジスタ部１２に再度設定する。これにより、撮像部１０ｂは、出画不良の状態から素早く正常な撮像状態に復帰することができる。そして、撮像部１０ｂは、設定データを再度設定したことを示す再設定発生情報をメモリ５１に記憶する。プロセッサ３の制御部１９は、この再設定発生情報を読み出し、撮像部１０ｂで再設定が行われことを検知すると、プロセッサ３からユーザが設定した任意の設定データを制御信号インターフェース部１１ａに出力し、制御レジスタ部１２に設定する。

以上のように、本実施の形態の撮像部１０ｂによれば、ノイズの影響を受けた場合にも正常な出画を確保することができるとともに、ノイズの影響を受ける前のユーザが任意に設定した設定データに応じた撮像を行うことができる。

なお、上述した各実施の形態で説明した撮像部は、挿入部６の先端部７に設ける構成となっているが、例えば、硬性鏡等のカメラヘッドに設けられていてもよい。

本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本出願は、２０１１年７月５日に日本国に出願された特願２０１１−１４９４６３号公報を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

Claims (4)

1. 被写体を撮像する撮像素子を備える撮像装置と、前記撮像装置と接続されるプロセッサとを備える内視鏡システムであって、
   前記撮像装置は、
   前記撮像素子を制御する撮像素子制御部と、
   前記撮像素子制御部へ設定される第１の撮像素子制御情報を記憶する記憶部と、
   前記記憶部に記憶されている前記第１の撮像素子制御情報を、前記撮像素子制御部へ設定する撮像素子制御情報設定部と、
   前記撮像素子制御部の異常を検知する異常検知部と、
   前記異常検知部により異常が検知されたとき、前記記憶部から前記第１の撮像素子制御情報を読み出し、前記撮像素子制御部へ再設定するように前記撮像素子制御情報設定部を制御する撮像素子制御情報再設定部と、
   前記撮像素子制御情報再設定部による前記再設定が発生したとき、再設定発生情報を記憶する再設定発生情報記憶部と、
   前記プロセッサとの間で情報を送受信する第１の通信部と、を備え、
   前記プロセッサは、
   前記撮像装置との間で情報を送受信する第２の通信部と、
   前記第２の通信部と前記第１の通信部とを介して、前記再設定発生情報記憶部から前記再設定発生情報を読み出し、再設定が検出されたとき、前記第２の通信部と前記第１の通信部とを介して、前記プロセッサが持つ第２の撮像素子制御情報を前記撮像装置へ送信する撮像素子制御情報再送信部と、
   を備えたことを特徴とする内視鏡システム。
2. 前記記憶部は、不揮発性メモリであることを特徴とする請求項１に記載の内視鏡システム。
3. 前記記憶部は、前記撮像素子制御部より高い電源で動作することを特徴とする請求項１に記載の内視鏡システム。
4. 前記撮像装置と前記プロセッサは、ケーブルを介して接続されることを特徴とする請求項１から３のいずれか１つに記載の内視鏡システム。

Images