JP2005342147A

JP2005342147A - 電子内視鏡装置

Info

Publication number: JP2005342147A
Application number: JP2004164236A
Authority: JP
Inventors: Satoshi Yanagisawa; 聡志柳沢
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2004-06-02
Filing date: 2004-06-02
Publication date: 2005-12-15

Abstract

【課題】電子内視鏡装置を制御するための回路に不具合が発生した場合であっても、その制御機能を保持することを可能とする電子内視鏡装置を提供する。
【解決手段】本発明に係る電子内視鏡装置は、画像データに対して所定のデジタル処理を行なうための信号処理回路６と、電子内視鏡装置２や信号処理回路６等を制御する制御用ＣＰＵ回路８と、回路データやプログラム等を格納する信号処理回路用メモリ９及びＣＰＵ回路用メモリ１１と、互いに独立した電源回路である信号処理用電源供給回路１０及び制御用ＣＰＵ電源供給回路１２と、制御用ＣＰＵ回路８の不具合を検出する不具合検出回路１３とを少なくとも備えている。
【選択図】図１

Description

本発明は、電子内視鏡で撮像される画像を表示する機能を備えた電子内視鏡装置に関する。

近年では、医療用、工業用を問わず肉眼では直接観察できない部位を観察するために、電子内視鏡装置が広く用いられている。
一般的に、電子内視鏡装置は、電子内視鏡の先端部に備わる撮像手段によって撮像した画像を、画像処理手段によってＡ／Ｄ変換（デジタル化）し、その後必要に応じたデジタル処理し、更にＤ／Ａ変換してモニタ等の表示手段に表示している。また、上述の表示処理と同時に、電子内視鏡装置に接続される外部記録装置等に画像データを記録してデータベース化する場合もある。
特開平０５−２７７０６５号公報特開平０８−１２２６６０号公報特開平１０−０２７００９号公報

上述のように、電子内視鏡装置は、電子内視鏡の先端部に備わる撮像手段、例えばＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅｓ）で撮像された画像（アナログ信号）をデジタル化すると同時に、様々なデジタル処理を行なうための画像処理回路を備え、さらに、電子内視鏡装置及びその周辺機器を制御するためのＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）を備えている。

これら画像処理回路やＣＰＵは、それぞれひとつのＩＣチップで構成されているため、例えば、電子内視鏡装置のＣＰＵに何らかの不具合が発生すると、ＣＣＤからの画像が出画しない、周辺機器の制御が不能となる等、電子内視鏡装置が正常に動作しなくなる可能性があり、こうした場合の対処が問題となる。

特許文献１には、撮像手段であるＣＣＤのタイプに応じて画像処理回路を動的に構成する電子内視鏡装置について開示されている。また、特許文献２には、外部周辺装置に異常が生じた場合でも内視鏡画像を観察できる状態に設定できる電子内視鏡装置について開示されている。そして、特許文献３には、複数のマイクロコンピュータのうちの１つが暴走した時に、自動的に暴走を検出して解消する制御装置の暴走対策装置について開示されている。

上述のように、従来は、映像処理回路等にプログラミング可能な論理素子（以下、プログラマブル素子という）を使用して、映像処理を行ない、ＣＰＵに何らかの不具合が発生した場合には、例えばＷＤＴ（ＷａｔｃｈＤｏｇＴｉｍｅｒ）などによって検出し、ＣＰＵに割り込みをかけて再起動させている。また、特許文献３のように、複数のＣＰＵを備え、互いに監視することによって、一のＣＰＵが不具合を検出した場合には、不具合の発生したＣＰＵを初期化させている場合もある。

しかし、例えば、何らかの原因でＣＰＵに電源が供給されなくなった場合には、ＣＰＵの初期化自体が不可能となるので、ＣＰＵに生じた不具合は解消できないこととなる。ＣＰＵを複数備えることによる解決策もあるが、回路構成が複雑となり、装置の大型化にもつながるという欠点がある。

本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、電子内視鏡装置を制御するための回路に不具合が発生した場合であっても、その制御機能を保持することを可能とする電子内視鏡装置を提供することである。

請求項１に記載の発明は、撮像手段を備える電子内視鏡で撮像した画像信号に対して信号処理を行なう電子内視鏡装置であって、プログラミング可能な論理素子によって、前記画像信号の信号処理を行なう回路を構成するための第１の回路情報と、前記電子内視鏡装置を制御する回路を構成するための第２の回路情報と、を記憶する記憶手段と、プログラミング可能な論理素子によって構成され、前記記憶手段に記憶された前記第１の回路情報に基づいて、前記画像信号の信号処理を行なう回路を構成する第１の処理手段と、プログラミング可能な論理素子によって構成され、前記記憶手段に記憶された前記第２の回路情報に基づいて、前記電子内視鏡装置を制御する回路を構成する第２の処理手段と、該第２の処理手段の不具合を検出する不具合検出手段と、を少なくとも備え、前記第１の処理手段は、前記不具合検出手段により前記第２の処理手段の不具合を検出した状態において、前記記憶手段に記憶された前記第１の回路情報と前記第２の回路情報とに基づいて、前記画像信号の信号処理を行なう回路と、前記電子内視鏡装置を制御する回路と、を構成することを特徴とする電子内視鏡装置である。

請求項１に記載の発明によると、前記第２の処理手段に不具合が発生すると、前記不具合検出手段によって検出される。不具合が検出されると前記第１の処理手段は、前記記憶手段に記憶されている前記第１の回路情報と前記第２の回路情報とに基づいて、前記画像信号の信号処理を行なう回路と前記電子内視鏡装置を制御する回路とを構成するので、電子内視鏡装置を制御するための回路に不具合が発生した場合であっても、その制御機能を速やかに回復させて保持することが可能となる効果を奏する。

請求項２に記載の発明は、前記記憶手段には、前記第１の処理手段の信号経路と前記第２の処理手段の信号経路とを決定する回路を構成するための第３の回路情報を複数記憶し、プログラミング可能な論理素子によって構成され、前記記憶手段に記憶された一の前記第３の回路情報に基づいて、前記第１の処理手段の信号経路と前記第２の処理手段の信号経路とを決定する回路を構成する第３の処理手段を更に備え、前記不具合検出手段により前記第２の処理手段の不具合を検出した状態において、前記記憶手段に記憶された他の前記第３の回路情報に基づいて、前記第１の処理手段の信号経路と前記第２の処理手段の信号経路とを決定する回路を構成することを特徴とする請求項１に記載の電子内視鏡装置である。

請求項２に記載の発明によると、前記第２の処理手段に不具合が発生すると、前記不具合検出手段によって検出される。不具合が検出されると、前記第３の処理手段は、前記記憶手段に記憶されている前記第３の回路情報に基づいて、前記第１の処理手段の信号経路と前記第２の処理手段の信号経路とを決定する回路を構成するので、任意の信号経路を容易に切替えることが可能となり、不具合発生前に使用していた信号経路を容易に確保することが可能となる効果を奏する。

請求項３に記載の発明は、前記記憶手段は、互いに独立した、前記第１の回路情報を記憶するための第１の記憶手段と、前記第２の回路情報を記憶するための第２の記憶手段と、で構成され、前記第１の処理手段及び前記第１の記憶手段と、前記第２の処理手段及び前記第２の記憶手段と、に互いに独立して電力を供給する電力供給手段を備えることを特徴とする請求項１または２に記載の電子内視鏡装置である。

請求項３に記載の発明によると、前記第２の処理手段に不具合が発生して電力の供給が不能となった場合であっても、前記第１の処理手段及び前記第１の記憶手段と、前記第２の処理手段及び前記第２の記憶手段と、が互いに独立して電力供給されるので、前記第２の処理手段における不具合に関係なく前記第１の処理手段が機能する効果を奏する。

請求項４に記載の発明は、撮像手段を備える電子内視鏡で撮像した画像信号に対して信号処理を行なう電子内視鏡装置であって、プログラミング可能な論理素子によって、前記電子内視鏡装置を制御する回路を構成するための回路情報を複数記憶し、該複数の回路情報のそれぞれに応じたプログラムを記憶する記憶手段と、前記記憶手段に記憶された、複数の前記回路情報及び前記プログラムから、所望の回路情報及びプログラムを選択する選択手段と、プログラミング可能な論理素子によって構成され、前記選択手段によって選択された前記回路情報に基づいて、前記電子内視鏡装置を制御する回路を構成する処理手段と、を少なくとも備えることを特徴とする電子内視鏡装置である。

請求項４に記載の発明によると、選択手段によって、前記記憶手段に記憶されている複数の前記回路情報や前記プログラムから、所望の回路情報及びプログラムを選択して処理手段を実現できるので、要求される機能や負荷などに応じて前記電子内視鏡装置の機能を容易に変更することが可能となる効果を奏する。

以上のように、本発明によると、電子内視鏡装置を制御するための回路に不具合が発生した場合であっても、その制御機能を保持することを可能とする電子内視鏡装置を提供することが可能となる。

以下、本発明の実施形態について図１から図３に基づいて説明する。
図１は、本発明の第一の実施例に係る構成例を示している。
同図に示す本実施例に係る構成は、主として、図示しない撮像素子（例えば、ＣＣＤ）を備える電子内視鏡１と、電子内視鏡装置２とから構成されている。

電子内視鏡装置２は、電子内視鏡１が備える撮像素子によって撮像した画像の信号を増幅するためのプリアンプ３と、プリアンプ３から出力されたアナログ信号をデジタル信号に変換するＡ／Ｄコンバータ４と、Ａ／Ｄコンバータ４から出力された画像データ（画像信号）を一時的に記憶するための映像メモリ５と、映像メモリ５に記憶されている画像データに対して所定のデジタル処理を行なうための信号処理回路６と、映像メモリ５に記憶されている画像データを読み出してＤ／Ａ変換するためのＤ／Ａコンバータ７と、電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等を制御するための制御用ＣＰＵ回路８と、を少なくとも備えている。

さらに、本実施例に係る電子内視鏡装置２には、信号処理回路６の回路データやプログラム等を格納するための信号処理回路用メモリ９と、信号処理回路６と信号処理回路用メモリ９とに電力を供給するための信号処理用電源供給回路１０と、制御用ＣＰＵ回路８の回路データやプログラム等を格納するためのＣＰＵ回路用メモリ１１と、制御用ＣＰＵ回路８とＣＰＵ回路用メモリ１１とに電力を供給するための制御用ＣＰＵ電源供給回路１２と、制御用ＣＰＵ回路８の不具合を検出する不具合検出回路１３とを備えている。

本実施例において、映像メモリ５には、例えば揮発性メモリのＲＡＭを使用し、信号処理回路用メモリ９及びＣＰＵ回路用メモリ１１には、例えば不揮発性メモリのＥＥＰＲＯＭを使用している。
また、電子内視鏡装置２には、電子内視鏡１の撮像素子によって得た画像を表示するためのＴＶモニタ１４と、他の情報処理装置（例えば、パーソナルコンピュータ等）やネットワークに接続し、信号処理回路６や制御用ＣＰＵ回路８の回路データやＯＳ等のプログラムを信号処理回路用メモリ９やＣＰＵ回路用メモリ１１に書き込むための外部コネクタ１５と、電子内視鏡１の撮像素子によって得た画像データを記録するための外部記録装置等の周辺機器１６とが接続されている。

電子内視鏡１に備わる撮像素子（例えば、ＣＣＤ）によって得た画像は、電子内視鏡装置２内のプリアンプ３に出力される。撮像素子からの出力信号は、プリアンプ３で所定のレベルまで増幅され、Ａ／Ｄコンバータ４でアナログ信号からデジタル信号に変換される。Ａ／Ｄコンバータ４によってデジタル化された画像データ（画像信号）は、一時的に映像メモリ５に記憶され、信号処理回路６によって所定のデジタル処理が施される。

信号処理回路６は、映像メモリ５に記憶されている画像データに対してデジタル処理を施すために、例えば、ホワイトバランス処理を行なう回路、γ補正処理を行なう回路、エンハンス処理を行なうための回路等で構成されている。
すなわち、信号処理回路６は、映像メモリ５に記憶された画像データを所定のアドレスから順次読出して、読み出した画像データに対して、各ＲＧＢの画像信号のレベルが等しくなるようにゲインを調整（ホワイトバランスを調整）し、ＴＶモニタ１４に表示した場合に正確な階調特性となるように階調を変換（γ補正）し、さらに、垂直成分、水平成分の強調処理（エンハンス処理）を行なう。

映像メモリ５に記憶されている画像データに対して、所定のデジタル処理が施されると、画像データは、Ｄ／Ａコンバータ８に出力されてアナログ信号に変換され、ＴＶモニタ１４に出力される。操作者は、電子内視鏡１の撮像素子によって得た画像をＴＶモニタ１４を介して観測することが可能となる。

ここで、同図に示した信号処理回路６と制御用ＣＰＵ回路８は、プログラマブル素子によって構成されている。プログラマブル素子は、例えばＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）や、ＰＬＤ（ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）やＣＰＬＤ（ＣｏｍｐｌｅｘＰＬＤ）、ダイナミック・リコンフィグ・プロセッサなどのプログラミング可能な論理素子を使用している。

また、信号処理回路６と制御用ＣＰＵ回路８とは、プログラマブル素子によって構成される独立したＩＣ回路となっているので、信号処理回路６と制御用ＣＰＵ回路８とを１つのＩＣ回路で構成した場合のように、一の回路に何らかの不具合が生じた時に他の回路にもその不具合の影響が及ぶリスクを分散している。

本実施例では、さらに、信号処理回路６及び信号処理回路用メモリ９に供給する電源回路（信号処理用電源供給回路１０）と、制御用ＣＰＵ回路８及びＣＰＵ回路用メモリ１１とに供給する電源回路（制御用ＣＰＵ電源供給回路１２）とは独立した電源回路となっている。

信号処理回路用メモリ９には、信号処理回路６を構成するための回路データと、信号処理回路６を動作させるためのプログラムと、信号処理回路６及び制御用ＣＰＵ回路８を構成するための回路データと、信号処理回路６及び制御用ＣＰＵ回路８を動作させるためのプログラムとが格納されている。

電子内視鏡装置２が図示しないスイッチによって電源投入されると、信号処理用電源供給回路１０から信号処理回路６に、電源が入力される。電源が入力されると、信号処理回路６は、信号処理回路用メモリ９の所定のアドレスから信号処理回路６を構成するための回路データを読み込むことによって回路が構成される。

回路が構成されると、信号処理回路６は、信号処理回路用メモリ９の所定のアドレスからプログラムを読出し、そのプログラムに従って映像メモリ５に記憶されている画像データに対して所定のデジタル処理を行なうこととなる。
また、不具合検出回路１３からの指示があった場合、例えば不具合検出回路１３からの割り込み信号が信号処理回路６に入力された場合には、信号処理回路６は、信号処理回路用メモリ９の所定のアドレスから信号処理回路６及び制御用ＣＰＵ回路８を構成するための回路データを読み込むことによって回路が構成される。

回路が構成されると、信号処理回路６は、信号処理回路用メモリ９の所定のアドレスからプログラムを読出し、そのプログラムに従って、映像メモリ５に記憶されている画像データに対する所定のデジタル処理と電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等の制御とを行なう。

同様に、電子内視鏡装置２が図示しないスイッチによって電源投入されると、制御用ＣＰＵ電源供給回路１２から制御用ＣＰＵ回路８に、電源が入力される。電源が入力されると、制御用ＣＰＵ回路８は、ＣＰＵ回路用メモリ１１の所定のアドレスから制御用ＣＰＵ回路８を構成するための回路データを読み込むことによって回路が構成される。

回路が構成されると、制御用ＣＰＵ回路８は、ＣＰＵ回路用メモリ１１の所定のアドレスからプログラムを読出し、そのプログラムに従って電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等の制御を行なう。
不具合検出回路１３は、例えばサーミスタを使用して制御用ＣＰＵ回路８またはその近傍の温度の監視を行なう温度センサや、一般的なＷＤＴ、電源監視回路などのいずれか１つまたは複数用いて構成することができる。

すなわち、不具合検出回路１３に温度センサを使用する場合には、制御用ＣＰＵ回路８またはその近傍の温度が高温になることによって制御用ＣＰＵ回路８が誤作動を起こすと思われる温度を検出すると、信号処理回路６に割り込み処理を行なうようにすればよい。
この場合、制御用ＣＰＵ回路８として使用するＩＣの規格等に基づいて制御用ＣＰＵ回路８が誤作動を起こすと思われる温度を決定すればよい。

また、不具合検出回路１３にＷＤＴを使用する場合には、例えば制御用ＣＰＵ回路８の暴走状態を検出するために、制御用ＣＰＵ回路８には所定の周期（例えば１ｋＨｚ）で繰り返しハイレベル信号とローレベル信号とが切り替わる暴走監視用信号を生成させる一方、不具合検出回路１３には所定の周期で暴走監視用信号を読み出してハイレベル信号とローレベル信号とが切り替わっているかをチェックすればよい。そして、例えば、ハイレベル信号の次にまたハイレベル信号であった場合には、制御用ＣＰＵ回路８が暴走状態と判断して信号処理回路６に割り込み処理を行なえばよい。

また、不具合検出回路１３に電源監視回路を使用する場合には、例えば制御用ＣＰＵ電源供給回路１２の電源断状態を検出するために、制御用ＣＰＵ電源供給回路１２から制御用ＣＰＵ回路８に対して正常に電源供給されている状態では、制御用ＣＰＵ電源供給回路１２が、常にハイレベル信号（電源監視用信号）を生成し、電源断状態ではローレベル信号を生成するようにする一方、不具合検出回路１３には所定の周期で電源監視用信号を読み出すことによって制御用ＣＰＵ電源供給回路１２の電源断状態を検出することが可能となる。ローレベル信号を検出した場合には、制御用ＣＰＵ電源供給回路１２に不具合が生じた（すなわち、制御用ＣＰＵ電源供給回路１２に不具合が生じた）と判断し、信号処理回路６に割り込み処理を行なえばよい。

例えば、本実施例に係る電子内視鏡装置２を用いている時に、電子内視鏡装置２を使用している部屋の温度調整装置に何らかの異常が発生し、温度調整機能が機能しない状態となった場合や、何らかの不具合により制御用ＣＰＵ電源供給回路１２から電源が供給されない場合には、制御用ＣＰＵ回路８が正常に機能できなくなるので、装置全体を制御することが不可能となる。

この時、不具合検出回路１３は、制御用ＣＰＵ回路８またはその近傍の温度異常や制御用ＣＰＵ電源供給回路１２の異常（電源断）を検出し、信号処理回路６に対して割り込み信号を出力して制御用ＣＰＵ回路８が異常状態であることを通知する。また、必要がある場合には、制御用ＣＰＵ回路８を停止する。

信号処理回路６は、不具合検出回路１３からの通知に応じて、信号処理回路用メモリ９の所定のアドレスから信号処理回路６及び制御用ＣＰＵ回路８を構成するための回路データを読み込んで回路を構成し、さらに、信号処理回路用メモリ９の所定のアドレスからプログラムを読出し、そのプログラムに従って、映像メモリ５に記憶されている画像データに対する所定のデジタル処理と電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等の制御とを行なう。

ここで、信号処理回路６には、制御用ＣＰＵ回路８に不具合が発生する場合を考慮して、周辺機器１６に接続可能な図示しない配線が備えられている。したがって、制御用ＣＰＵ回路８に不具合が発生した場合には、信号処理回路６は、この図示しない配線を介して周辺機器１６を制御することとなる。

以上に説明した処理によって、制御用ＣＰＵ回路８に不具合が発生した場合であっても、その制御機能を確保（回復）することが可能となり、瞬時に電子内視鏡１の撮像素子によって得る画像をＴＶモニタ１４に出力させることができる。
また、制御用ＣＰＵ回路８をプログラマブル素子で構成することにより、ＣＰＵを特定のデバイスとして固定する必要がなくなり、さらに、不具合に応じて機器内のプログラマブル素子のどれでもＣＰＵとなりうる手段で構成されるので、緊急時でも電子内視鏡装置２の制御を復帰させることが可能となる。

以上の説明において、不具合検出回路１３は、制御用ＣＰＵ回路８の不具合を監視しているが、信号処理回路６の不具合を監視してもよく、信号処理回路６と制御用ＣＰＵ回路８とを同時に監視してもよい。
この場合、信号処理回路用メモリ９及びＣＰＵ回路用メモリ１１には、信号処理回路６を構成するための回路データと、制御用ＣＰＵ回路８を構成するための回路データと、映像メモリ５に記憶されている画像データに対して所定のデジタル処理を行なうためのプログラムと、電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等を制御するためのプログラムを格納する。

そして、不具合検出回路１３によって制御用ＣＰＵ回路８に不具合を検出した場合には、信号処理回路６は、上述と同様に、不具合検出回路１３からの通知に応じて、信号処理回路用メモリ９の所定のアドレスから信号処理回路６及び制御用ＣＰＵ回路８を構成するための回路データを読み込んで回路を構成し、さらに、信号処理回路用メモリ９の所定のアドレスからプログラムを読出し、そのプログラムに従って、映像メモリ５に記憶されている画像データに対する所定のデジタル処理と電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等の制御とを行なう。

また、不具合検出回路１３によって信号処理回路６に不具合を検出した場合には、制御用ＣＰＵ回路８は、不具合検出回路１３からの通知に応じて、ＣＰＵ回路用メモリ１１の所定のアドレスから信号処理回路６及び制御用ＣＰＵ回路８を構成するための回路データを読み込んで回路を構成し、さらに、ＣＰＵ回路用メモリ１１の所定のアドレスからプログラムを読出し、そのプログラムに従って、映像メモリ５に記憶されている画像データに対する所定のデジタル処理と電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等の制御とを行なう。

更に、本実施形態では、不具合検出回路１３の不具合検知に基づいて自動的に信号処理回路６及び制御用ＣＰＵ８を構成しているが、不具合検出回路１３によって検出した不具合を操作者に対して通知して認識させ、操作者が電子内視鏡装置２の図示しないフロントパネルのスイッチを操作することによって、手動で信号処理回路６及び制御用ＣＰＵ８を構成してもよい。

例えば、不具合検出回路１３が、制御用ＣＰＵ回路８の不具合を検出すると、信号処理回路６に対して割り込み信号等で制御用ＣＰＵ回路８に不具合が発生したことを通知し、信号処理回路６はこの割り込み信号に応じて、制御用ＣＰＵ回路８に不具合が発生した旨のメッセージを生成して、映像メモリ５に格納されている画像データと合成してＴＶモニタ１４に表示し、操作者に認識させる。そして、操作者が、図示しないフロントパネルに備わるスイッチを押下することによって、フロントパネルのスイッチから信号処理回路６に割り込み信号が入り、信号処理回路６は、この割り込み信号に応じて、信号処理回路用メモリ９の所定のアドレスから信号処理回路６及び制御用ＣＰＵ回路８を構成するための回路データを読み込んで回路を構成し、さらに、信号処理回路用メモリ９の所定のアドレスからプログラムを読出し、そのプログラムに従って、映像メモリ５に記憶されている画像データに対する所定のデジタル処理と電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等の制御とを行なうようにしてもよい。

図２は、本発明の第二の実施例に係る構成例を示している。
同図に示す本実施例に係る構成は、図１に示した第一の実施例に係る電子内視鏡装置２内に、信号経路の切替え回路を備えた信号処理回路１７を追加した構成である。
すなわち、同図に示す本実施例に係る構成は、主として、図示しない撮像素子（例えば、ＣＣＤ）を備える電子内視鏡１と、電子内視鏡装置２とから構成され、電子内視鏡装置２は、電子内視鏡１が備える撮像素子によって撮像した画像の信号を増幅するためのプリアンプ３と、プリアンプ３から出力されたアナログ信号をデジタル信号に変換するＡ／Ｄコンバータ４と、Ａ／Ｄコンバータ４から出力された画像データ（画像信号）を一時的に記憶するための映像メモリ５と、映像メモリ５に記憶されている画像データに対して所定のデジタル処理を行なうための信号処理回路６と、映像メモリ５に記憶されている画像データを読み出してＤ／Ａ変換するためのＤ／Ａコンバータ７と、電子内視鏡装置２を構成する各要素や周辺機器９、信号処理回路６等を制御するための制御用ＣＰＵ回路８と、を少なくとも備えている。

また、本実施例に係る電子内視鏡装置２には、信号処理回路６の回路データやプログラム等を格納するための信号処理回路用メモリ９と、信号処理回路６と信号処理回路用メモリ９とに電力を供給するための信号処理用電源供給回路１０と、制御用ＣＰＵ回路８の回路データやプログラム等を格納するためのＣＰＵ回路用メモリ１１と、制御用ＣＰＵ回路８とＣＰＵ回路用メモリ１１とに電力を供給するための制御用ＣＰＵ電源供給回路１２と、制御用ＣＰＵ回路８の不具合を検出する不具合検出回路１３と、信号処理回路６及び制御用ＣＰＵ回路８の入出力信号の経路を切替えるための信号処理回路１７とを備えている。

信号処理回路１７は、信号処理回路６や制御用ＣＰＵ回路８と同様にプログラマブル素子によって構成される回路であり、信号処理回路１７を構成するための回路データが、信号処理回路用メモリ９に記憶されている。
電子内視鏡装置２の電源が投入されると、信号処理回路１７は、信号処理回路用メモリ９の所定のアドレスから信号処理回路１７を構成するための回路データを読み込むことによって回路が構成され、信号処理回路６と周辺機器１６とのデータ信号の通信経路、または制御用ＣＰＵ回路８と周辺機器１６とのデータ通信の通信経路を選択的に確保する。通常時には、周辺機器１６と制御用ＣＰＵ回路８とのデータ通信経路を確保し、制御用ＣＰＵ回路８に不具合が発生した時には、信号処理回路６と周辺機器１６とのデータ通信経路を確保する。

したがって、信号処理回路６と周辺機器１６とのデータ通信、または制御用ＣＰＵ回路８と周辺機器１６とのデータ通信は、信号処理回路１７を介して行なわれる。
例えば、本実施例に係る電子内視鏡装置２を用いている時に、電子内視鏡装置２を使用している部屋の温度調整装置に何らかの異常が発生し、温度調整機能が機能しない状態となった場合や、何らかの不具合により制御用ＣＰＵ電源供給回路１２から電源が供給されない場合には、第一の実施例と同様に、制御用ＣＰＵ回路８が正常に機能できなくなるので、装置全体を制御することが不可能となる。

また、信号処理回路１７は、不具合検出回路１３からの通知に応じて、信号処理回路６の所定のアドレスから、信号処理回路６と周辺機器１６とのデータ通信経路を確保するための回路データを読み込んで回路を構成する。
以上に説明した処理によって、制御用ＣＰＵ回路８に不具合が発生した場合であっても、その制御機能を確保（回復）することが可能となり、瞬時に電子内視鏡１の撮像素子によって得る画像をＴＶモニタ１４に出力させることができると同時に、周辺機器１６とのデータ通信も柔軟かつ容易に復旧が可能となる。

以上の説明において、信号処理回路用メモリ９及びＣＰＵ回路用メモリ１１は独立したメモリとして説明したが、これに限定されない。例えば、信号処理回路用メモリ９とＣＰＵ回路用メモリ１１とは１つのメモリであっても良い。
また、第一の実施例及び第二の実施例に示した制御用ＣＰＵ回路８を構成するための回路データは、同一の回路データでなくてもよい。例えば、制御用ＣＰＵ回路８にかかる負荷に応じて、回路データや制御用ＣＰＵ回路８を動作させるためのＯＳ等のプログラムを選択的に使用してもよい。

また、第二の実施例において、信号処理回路６と信号処理回路１７とは独立した２つのプログラマブル素子としているが、信号処理回路６と信号処理回路７を１つのプログラマブル素子で構成してもよい。例えば、信号処理回路６に信号処理回路６及び制御用ＣＰＵ回路８の入出力信号の経路を構成してもよい。

図３は、負荷に応じて回路データやＯＳ等のプログラムを切替えるための構成の概念図を示している。
同図（ａ）は、電源投入前の制御用ＣＰＵ回路８とＣＰＵ回路用メモリ１１のメモリ空間の概略を示している。同図（ａ）に示すＣＰＵ回路用メモリ１１には、制御用ＣＰＵ回路８を構成するための２つの異なる回路データ（ＣＰＵコア１とＣＰＵコア２）が所定のアドレスに格納され、さらに、各回路データで動作する２つの異なるプログラム（ＯＳ１とＯＳ２）が所定のアドレスに格納されている。

ここで、ＣＰＵコア１は、多機能かつ高性能な処理が可能な回路を構成するための回路データであり、ＣＰＵコア２は、単機能かつ簡単な処理を実現する回路を構成するための回路データである。また、ＯＳ１は、ＣＰＵコア１に対応するＯＳであり、ＯＳ２は、ＣＰＵコア２に対応するＯＳである。

例えば、電子内視鏡装置２に備わる図示しないスイッチの切替え手段を切替えると、スイッチによる割り込み信号が制御用ＣＰＵ回路８に入力され、制御用ＣＰＵ回路８は、スイッチの信号に応じて（例えば、ハイレベル信号の場合にはＣＰＵコア１を選択し、ローレベル信号の場合にはＣＰＵコア２を選択する）、ＣＰＵ回路用メモリ１１から回路データとＯＳ等のプログラムを読み込む処理を行なう。

制御用ＣＰＵ回路８は、多機能かつ高性能な処理が必要な場合には、同図（ｂ）に示すように、ＣＰＵ回路用メモリ１１からＣＰＵコア１の回路データ及びＯＳ２を読出し、単機能かつ簡単な処理の場合には、同図（ｃ）に示すように、ＣＰＵ回路用メモリ１１からＣＰＵコア２の回路データ及びＯＳ２を読み出す。

ここで、同図（ａ）から（ｃ）には、回路データ（ＣＰＵコア１、ＣＰＵコア２）及びＯＳ（ＯＳ１、ＯＳ２）をＣＰＵ回路用メモリ１１に記憶しているが、これに限定されない。
例えば、外部コネクタ１５とネットワークを介して接続された他の情報処理装置から回路データ及びＯＳを読み込んでも良く、周辺機器１６に接続された例えば外部記録装置等の周辺機器から読み込んでも良い。

また、図３（ａ）から（ｃ）に示した構成は、通常時と制御用ＣＰＵ回路８の異常時とで回路データ及びＯＳ等のプログラムを使い分け、異常時には必要最小限の制御機能を持たせる場合や、製造コストの制約に応じて、安価に電子内視鏡装置２を構成するために、制御用ＣＰＵ回路８の機能の一部を制限し、容量の少ないプログラマブル素子を使用する場合に適用してもよい。

また、図３（ａ）から（ｃ）で示した構成例では、２つの回路データ及びＯＳを使用した例を示したが、２以上の異なる回路データ及びＯＳを選択的に使用してもよい。

本発明の第一の実施例に係る構成例を示す図である。本発明の第二の実施例に係る構成例を示す図である。負荷に応じて回路データやＯＳ等のプログラム切替えるための構成の概念図を示す図である。

符号の説明

１・・・電子内視鏡
２・・・電子内視鏡装置
３・・・プリアンプ
４・・・Ａ／Ｄコンバータ
５・・・映像メモリ
６・・・信号処理回路
７・・・Ｄ／Ａコンバータ
８・・・制御用ＣＰＵ回路
９・・・信号処理回路用メモリ
１０・・・信号処理用電源供給回路
１１・・・ＣＰＵ回路用メモリ
１２・・・制御用ＣＰＵ電源供給回路
１３・・・不具合検出回路
１４・・・ＴＶモニタ
１５・・・外部コネクタ
１６・・・周辺機器
１７・・・信号処理回路

Claims

撮像手段を備える電子内視鏡で撮像した画像信号に対して信号処理を行なう電子内視鏡装置であって、
プログラミング可能な論理素子によって、前記画像信号の信号処理を行なう回路を構成するための第１の回路情報と、前記電子内視鏡装置を制御する回路を構成するための第２の回路情報と、を記憶する記憶手段と、
プログラミング可能な論理素子によって構成され、前記記憶手段に記憶された前記第１の回路情報に基づいて、前記画像信号の信号処理を行なう回路を構成する第１の処理手段と、
プログラミング可能な論理素子によって構成され、前記記憶手段に記憶された前記第２の回路情報に基づいて、前記電子内視鏡装置を制御する回路を構成する第２の処理手段と、
該第２の処理手段の不具合を検出する不具合検出手段と、
を少なくとも備え、
前記第１の処理手段は、前記不具合検出手段により前記第２の処理手段の不具合を検出した状態において、前記記憶手段に記憶された前記第１の回路情報と前記第２の回路情報とに基づいて、前記画像信号の信号処理を行なう回路と、前記電子内視鏡装置を制御する回路と、を構成することを特徴とする電子内視鏡装置。
前記記憶手段には、前記第１の処理手段の信号経路と前記第２の処理手段の信号経路とを決定する回路を構成するための第３の回路情報を複数記憶し、
プログラミング可能な論理素子によって構成され、前記記憶手段に記憶された一の前記第３の回路情報に基づいて、前記第１の処理手段の信号経路と前記第２の処理手段の信号経路とを決定する回路を構成する第３の処理手段を更に備え、
前記不具合検出手段により前記第２の処理手段の不具合を検出した状態において、前記記憶手段に記憶された他の前記第３の回路情報に基づいて、前記第１の処理手段の信号経路と前記第２の処理手段の信号経路とを決定する回路を構成することを特徴とする請求項１に記載の電子内視鏡装置。
前記記憶手段は、互いに独立した、前記第１の回路情報を記憶するための第１の記憶手段と、前記第２の回路情報を記憶するための第２の記憶手段と、で構成され、
前記第１の処理手段及び前記第１の記憶手段と、前記第２の処理手段及び前記第２の記憶手段と、に互いに独立して電力を供給する電力供給手段を備えることを特徴とする請求項１または２に記載の電子内視鏡装置。
撮像手段を備える電子内視鏡で撮像した画像信号に対して信号処理を行なう電子内視鏡装置であって、
プログラミング可能な論理素子によって、前記電子内視鏡装置を制御する回路を構成するための回路情報を複数記憶し、該複数の回路情報のそれぞれに応じたプログラムを記憶する記憶手段と、
前記記憶手段に記憶された、複数の前記回路情報及び前記プログラムから、所望の回路情報及びプログラムを選択する選択手段と、
プログラミング可能な論理素子によって構成され、前記選択手段によって選択された前記回路情報に基づいて、前記電子内視鏡装置を制御する回路を構成する処理手段と、
を少なくとも備えることを特徴とする電子内視鏡装置。