KR100650989B1 - 반도체 소자 및 메모리 시스템과, 자동 리프레시 방법. - Google Patents

반도체 소자 및 메모리 시스템과, 자동 리프레시 방법. Download PDF

Info

Publication number
KR100650989B1
KR100650989B1 KR1020050080033A KR20050080033A KR100650989B1 KR 100650989 B1 KR100650989 B1 KR 100650989B1 KR 1020050080033 A KR1020050080033 A KR 1020050080033A KR 20050080033 A KR20050080033 A KR 20050080033A KR 100650989 B1 KR100650989 B1 KR 100650989B1
Authority
KR
South Korea
Prior art keywords
detection signal
temperature detection
semiconductor memory
memory device
internal temperature
Prior art date
Application number
KR1020050080033A
Other languages
English (en)
Inventor
이동우
최중용
최종현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050080033A priority Critical patent/KR100650989B1/ko
Application granted granted Critical
Publication of KR100650989B1 publication Critical patent/KR100650989B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리 시스템을 개시한다. 본 발명의 시스템은 내부 온도 변화에 따라 검출된 제1온도검출신호를 출력하는 제1반도체 메모리 소자와, 제1반도체 메모리 소자로부터 제공된 상기 제1온도검출신호와, 내부 온도 변화에 따라 검출된 제2온도검출신호를 스위칭하여 온도검출신호를 출력하는 제2반도체 메모리 소자와, 제2반도체 메모리 소자로부터 제공된 온도검출신호에 응답하여 리프레시 주기가 달라지는 자동 리프레시 명령신호를 제1 및 제2반도체 메모리 소자들에게 동시에 제공하는 메모리 콘트롤러를 포함한다. 따라서, 메모리 콘트롤러는 복수의 반도체 메모리 소자들의 온도검출신호를 하나의 연결핀을 통하여 입력받고 각 반도체 메모리 소자들의 온도조건에 맞는 리프레시 제어를 할 수 있다.

Description

반도체 소자 및 메모리 시스템과, 자동 리프레시 방법.{SEMICONDUCTOR DEVICE AND MEMORY SYSTEM, AND AUTO REFRESH METHOD}
도 1은 종래의 온도에 따른 자동 리프레시 제어를 위한 메모리 시스템의 연결상태를 나타낸 도면.
도 2는 종래의 온도에 따른 자동 리프레시 제어를 위한 메모리 시스템의 다른 연결상태를 나타낸 도면.
도 3은 본 발명에 의한 메모리 시스템의 연결상태를 나타낸 도면.
본 발명은 메모리 시스템에 관한 것으로, 더욱 상세하게는 반도체 메모리 소자의 리플레시 주기를 효과적으로 제어하기 위한 메모리 시스템 및 장치에 관한 것이다.
일반적으로, 메모리 장치(예를 들면, Dynamic Random Access Memory;DRAM)의 경우, 하나의 트랜지스터와 하나의 커패시터로 기본 셀이 구성되고, 커패시터에 데이타가 저장된다. 그런데 반도체 기판 위에 형성되는 커패시터는 주변과 완전히 전기적으로 분리되지 않아 저장된 데이타 즉 전하가 보존되지 않고 방전된다. 즉 누 설 전류가 발생하여 메모리 셀의 데이타가 손상될 수 있다. 따라서 메모리 장치는 정기적으로 커패시터에 저장된 전하를 유지하기 위해 리프레시 동작을 수행한다.
리프레시 동작 모드를 갖는 메모리 장치는 외부 커맨드에 의하여, 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레시 동작을 수행한다. 즉 외부 커맨드에 의해 리프레시 동작 모드로 진입하면, 일정 주기마다 로우 어드레스가 순차적으로 증가되면서 메모리 셀의 워드라인이 선택된다. 워드라인에 대응하는 커패시터에 저장된 전하는 감지 증폭수단에 의하여 증폭되어 다시 커패시터에 저장된다. 이러한 일련의 리프레시 과정을 통하여 저장된 데이타가 손상없이 보존된다.
그러나 메모리 장치 내에 저장된 정보의 보존을 위해 종래 사용하던 리프레시 동작은 메모리 장치 내부의 온도와는 무관하게 일정한 주기로 행해졌다. 이렇게 하면 온도가 올라갈수록 리프레시 특성이 취약해져서 리프레시 동작 주기를 빠르게 해야 한다. 따라서 회로 설계자는 높은 온도를 기준으로 리프레시 동작 주기를 설정하게 된다.
이런 이유로 저온 상태에서 메모리 셀 내에 저장된 정보가 유지되는 시간이 길어져도, 고온을 기준으로 설정된 주기로 리프레시 동작을 수행하기 때문에 낮은 온도에서는 불필요한 리프레시 동작으로 인해 소모되는 전력 및 이를 수행함에 따른 동작 시간을 낭비하게 되는 문제가 있다.
상기와 같은 기술적 문제를 해결하기 위하여 본 출원인은 특허출원번호 제2003-34898호(리프레시 주기를 제어하기 위해 온도감지장치를 내장한 메모리 시스템)를 출원한 바 있다. 상기 특허에서는 내부 온도를 감지하는 온도 감지 장치를 포함하며, 데이타를 저장하는 반도체 메모리 장치와 온도 감지 장치로부터 온도 정보를 입력받아 메모리 장치의 리프레시 동작을 제어하는 메모리 콘트롤러를 포함한다.
따라서, 반도체 메모리 장치는 온도검출신호를 출력하기 위한 출력단자가 추가되며, 메모리 콘트롤러는 온도검출신호를 입력하기 위한 입력단자가 추가된다. 반도체 메모리 장치에서는 하나의 출력단자만 추가되면 되지만 메모리 콘트롤러는 연결되는 반도체 메모리 장치들의 숫자와 동일한 숫자의 온도검출신호 입력단자들이 추가되지 않으면 아니되는 문제가 있다.
따라서, 실제 반도체 메모리 소자를 사용하여 시스템을 구성하는 사용자 입장에서는 메모리 콘트롤러의 연결핀수의 의해 제한적으로 사용할 수밖에 없었다. 즉, 메모리 콘트롤러의 온도검출신호 연결핀이 하나인 경우에는 도 및 도 2에 도시한 방식으로 사용하고 있는 실정이다.
도 1은 종래의 온도에 따른 자동 리프레시 제어를 위한 메모리 시스템의 연결 상태를 나타낸다. 도 1의 시스템에서는 DRAM0 및 DRAM1으로부터 각각 제공된 온도검출신호(TQ0, TQ1)는 호스트(HOST)내에서 멀티플렉싱되어 메모리 콘트롤러(MCTL)로 입력함으로써 메모리 콘트롤러(MCTL)는 하나의 입력단자를 사용한다.
그러나, 이 방식은 시스템보드와 같은 호스트에서 멀티 플렉싱 회로를 별도로 구성하여야 하는 번거로움이 있다.
이와 같은 번거로움 때문에 도 2에 도시한 바와 같이 하나만 연결하는 상태로 사용하게 된다. 도 2의 시스템은 도 1과는 달리 DRAM0의 온도검출신호(TQ0)만 호스트(HOST)의 메모리 콘트롤러(MCTL)에 연결하고 DRAM1의 온도검출신호(TQ1)는 연결하지 아니함으로써 메모리 콘트롤러(MTCL)는 하나의 입력단자를 사용한다.
그러나, 이 방식은 DRAM0의 온도상태에 따라 DRAM1의 리프레시 주기가 결정되게 된다. 그러므로, DRAM0은 고온이나 DRAM1은 저온인 상태에서는 DRAM1에서는 불필요하게 전력를 낭비하게 된다. 반대로, DRAM0은 저온이나 DRAM1이 고온인 상태에서는 DRAM1의 셀 데이터가 손상될 우려가 있게 된다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 복수의 반도체 메모리 장치들의 온도검출신호를 멀티플렉싱하여 하나의 온도검출신호를 메모리 콘트롤러에 입력함으로써 메모리 콘트롤러의 핀수를 줄일 수 있는 메모리 시스템을 제공하는 데 있다.
본 발명의 다른 목적은 자신의 온도검출신호와 다른 장치의 온도검출신호를 멀티플렉싱하여 하나의 온도검출신호를 출력하는 반도체 메모리 장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 상기 반도체 메모리 장치를 이용한 메모리 시스템의 자동 리프레시 방법을 제공하는 데 있다.
본 발명의 메모리 시스템은 내부 온도 변화에 따라 검출된 제1온도검출신호를 출력하는 제1반도체 메모리 소자와, 제1반도체 메모리 소자로부터 제공된 상기 제1온도검출신호와, 내부 온도 변화에 따라 검출된 제2온도검출신호를 스위칭하여 온도검출신호를 출력하는 제2반도체 메모리 소자와, 제2반도체 메모리 소자로부터 제공된 온도검출신호에 응답하여 리프레시 주기가 달라지는 자동 리프레시 명령신호를 상기 제1 및 제2반도체 메모리 소자들에게 동시에 제공하는 메모리 콘트롤러를 구비하는 것을 특징으로 한다.
상술한 제1 및 제2 반도체 메모리 소자들 각각은 입력단자와, 출력단자와, 내부 온도를 검출하여 내부 온도검출신호를 발생하는 온도센서와, 입력단자를 통해 외부로부터 공급된 외부 온도검출신호를 입력하기 위한 입력버퍼와, 외부온도검출신호 또는 내부 온도검출신호를 상기 출력단자를 통해 외부로 출력하기 위한 출력버퍼를 포함한다. 즉 본 발명에서 반도체 메모리 소자는 외부 온도검출신호를 입력하기 위한 입력단자 및 입력버퍼와 멀티플렉서가 부가적으로 더 추가된다는 점이 특징이다. 여기서 멀티플렉서는 내부 온도검출신호와 외부로부터 공급된 온도검출신호를 스위칭하는 것으로 멀티플렉서, 논리조합회로 등으로 구성할 수 있다.
본 발명의 자동 리프레시 방법은 제1 및 제2 반도체 메모리 소자들 각각의 내부 온도 변화에 따른 제1 및 제2 온도검출신호를 각각 발생하고, 제2 반도체 메모리 소자에서 발생된 제2온도검출신호를 상기 제1 반도체 메모리 소자에 제공하고, 제1반도체 메모리 소자에서 제1온도검출신호와 제2반도체 메모리 소자로부터 제공된 제2온도검출신호 중 어느 하나를 메모리 콘트롤러에 제공한다. 이어서, 메모리 콘트롤러에서 제공된 제1 또는 제2온도검출신호에 응답하여 상기 제1 및 제2 반도체 메모리 소자들의 자동 리프레시 명령을 하달한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설 명하고자 한다. 이 실시예는 이 기술에 숙련된 자들이 본 발명을 실시할 수 있게 충분히 상세하게 기술한다.
도 3은 본 발명에 의한 메모리 시스템의 연결상태를 나타낸다.
도 3을 참조하면, 호스트(HOST)의 메모리 콘트롤러(MCTL)는 하나의 온도검출신호(TQ0)를 입력한다. 여기서, 메모리 콘트롤러(MC시)는 본 출원인이 선출원한 특허출원번호 제2003-34898호에 기재된 메모리 콘트롤러와 동일 또는 유사한 구조를 가지므로, 구체적인 설명은 생략한다.
DRAM0 및 DRAM1은 메모리 콘트롤러(MCTL)로부터 자동 리프레시 명령을 입력받는다. DRAM0은 온도센서(TEMP0), 멀티플렉서(MUX0), 출력버퍼(TOBF0), 입력버퍼(TIBF0)을 포함한다. DRAM1은 온도센서(TEMP1), 멀티플렉서(MUX1), 출력버퍼(TOBF1), 입력버퍼(TIBF1)를 포함한다. 즉, DRAM0 및 DRAM1은 본 출원인이 선출원한 특허출원번호 제2003-34898호에 기재된 반도체 메모리 장치와 비교하여 외부온도검출신호를 입력하기 위한 입력단자와 입력버퍼를 부가적으로 포함하고, 멀티플렉서를 부가적으로 포함하는 구성이 다르고, 나머지 구성은 동일 유사하므로 동일 유사한 구성은 그 구체적인 설명을 생략한다.
온도센서(TEMP0, TEMP1)는 각각 DRAM0, DRAM1의 내부 온도를 검출하여 온도검출신호(TQS0, TQS1)를 각각 발생한다. 입력버퍼(TIBF1)의 입력단자(IPIN1)는 접지전압(GND)에 연결된다. 따라서, DRAM1의 멀티플렉서(MUX1)는 TQS1의 하이상태를 출력버퍼(TOBF)에 출력한다. DRAM1의 출력버퍼(TOBF1)의 출력단자(OPIN1)는 DRAM0의 입력버퍼(TIBF0)의 입력단자(IPIN0)에 연결된다.
멀티플렉서(MUX0)는 온도센서(TEMP0)로부터 제공된 온도검출신호(TQS0)와 입력버퍼(TIBF0)를 통해 외부로부터 제공된 온도검출신호(TQS1)중 더 높은 온도를 갖는 온도검출신호를 선택하여 출력버퍼(TOBF0)에 제공한다. 출력버퍼(TOBF0)는 선택된 온도검출신호 TQS0 혹은 TQS1을 출력단자(OPIN0)를 통해 TQ0신호로 메모리 콘트롤러(MCTL)로 제공한다.
따라서, 메모리 콘트롤러(MTCL)에서는 입력된 TQS0 또는 TQS1의 상태에 따라 주기가 조정된 자동 리프레시 명령을 DRAM0 및 DRAM1에 하달하게 된다. 즉, DRAM0이 검출온도인 85
Figure 112005048400094-pat00001
의 고온상태로 검출되면, 메모리 콘트롤러(MCTL)는 DRAM0 및 DRAM1을 모두 빠른 주기의 리프레시 동작명령을 하달하게 된다. 또한, DRAM1이 검출온도인 85
Figure 112005048400094-pat00002
의 고온상태로 검출되면, 메모리 콘트롤러(MCTL)는 DRAM0 및 DRAM1을 모두 빠른 주기의 리프레시 동작명령을 하달하게 된다.
따라서, 본 발명에서는 DRAM0 또는 DRAM1의 온도상태에 따라 DRAM0 및 DRAM1의 자동 리프레시 주기를 적응적으로 제어함으로써 메모리 콘트롤러에서 하나의 온도검출신호 입력단자만을 사용하여 셀 데이터의 손상없이 리프레시 제어가 가능하게 된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예컨대, 멀티플렉서를 출력버퍼의 회로구성에 함께 구성할 수 있다.
상술한 바와 같이 본 발명에서는 반도체 메모리 소자에 내부 온도검출신호와 외부로부터 공급된 온도검출신호중 더 높은 온도의 온도검출신호를 선택하여 하나의 온도검출신호를 출력하도록 구성하고 메모리 콘트롤러에서는 하나의 온도검출신호만을 입력하여 자동 리프레시를 제어함으로써 메모리 콘트롤러의 연결핀수를 늘이지 않으면서 복수의 반도체 메모리 소자들의 온도에 따른 리프레시 제어가 가능하다. 따라서, 사용상 편리성을 도모하고 셀 데이터의 안정성을 보장하게 된다.

Claims (5)

  1. 입력단자;
    출력단자;
    내부 온도를 검출하여 내부 온도검출신호를 발생하는 온도센서;
    상기 입력단자를 통해 외부로부터 공급된 외부 온도검출신호를 입력하기 위한 입력버퍼; 및
    상기 외부온도검출신호 또는 상기 내부 온도검출신호를 상기 출력단자를 통해 외부로 출력하기 위한 출력버퍼를 구비한 것을 특징으로 하는 반도체 소자.
  2. 내부 온도 변화에 따른 내부 온도검출신호와, 입력단자를 통해 외부로부터 공급된 외부 온도검출신호들 중 어느 하나를 제1출력단자를 통해 외부로 출력하는 제1반도체 메모리 소자;
    상기 제1반도체 메모리 소자의 상기 입력단자에 제2출력단자가 연결되고, 내부 온도 변화에 따른 내부 온도검출신호를 상기 제2출력단자를 통해 상기 제1반도체 메모리 소자에 상기 외부 온도검출신호로 제공하는 제2반도체 메모리 소자; 및
    상기 제1반도체 메모리 소자의 제1출력단자로부터 제공된 온도검출신호를 입력하여 입력된 온도검출신호에 따른 자동 리프레시 명령신호를 상기 제1 및 제2반도체 메모리 소자들에게 동시에 제공하는 메모리 콘트롤러를 구비하는 것을 특징으로 하는 메모리 시스템.
  3. 제1 및 제2 반도체 메모리 소자들 각각의 내부 온도 변화에 따른 제1 및 제2 온도검출신호를 각각 발생하는 단계;
    제2 반도체 메모리 소자에서 발생된 제2온도검출신호를 상기 제1 반도체 메모리 소자에 제공하는 단계;
    제1반도체 메모리 소자에서 제1온도검출신호와 제2반도체 메모리 소자로부터 제공된 제2온도검출신호 중 어느 하나를 메모리 콘트롤러에 제공하는 단계; 및
    메모리 콘트롤러에서 제공된 제1 또는 제2온도검출신호에 응답하여 상기 제1 및 제2 반도체 메모리 소자들의 자동 리프레시 명령을 하달하는 단계를 구비한 것을 특징으로 하는 메모리 시스템의 자동 리프레시 방법.
  4. 입력단자;
    출력단자;
    내부 온도를 검출하여 내부 온도검출신호를 발생하는 온도센서;
    상기 입력단자를 통해 외부로부터 공급된 외부 온도검출신호를 입력하기 위한 입력버퍼; 및
    상기 외부온도검출신호 또는 상기 내부 온도검출신호를 스위칭하기 위한 스위칭수단;
    상기 스위칭수단에서 선택된 온도검출신호를 상기 출력단자를 통해 외부로 출력하기 위한 출력버퍼를 구비한 것을 특징으로 하는 반도체 메모리 소자.
  5. 내부 온도 변화에 따라 검출된 제1온도검출신호를 출력하는 제1반도체 메모리 소자;
    상기 제1반도체 메모리 소자로부터 제공된 상기 제1온도검출신호와, 내부 온도 변화에 따라 검출된 제2온도검출신호를 스위칭하여 온도검출신호를 출력하는 제2반도체 메모리 소자; 및
    상기 제2반도체 메모리 소자로부터 제공된 온도검출신호에 응답하여 리프레시 주기가 달라지는 자동 리프레시 명령신호를 상기 제1 및 제2반도체 메모리 소자들에게 동시에 제공하는 메모리 콘트롤러를 구비하는 것을 특징으로 하는 메모리 시스템.
KR1020050080033A 2005-08-30 2005-08-30 반도체 소자 및 메모리 시스템과, 자동 리프레시 방법. KR100650989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050080033A KR100650989B1 (ko) 2005-08-30 2005-08-30 반도체 소자 및 메모리 시스템과, 자동 리프레시 방법.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080033A KR100650989B1 (ko) 2005-08-30 2005-08-30 반도체 소자 및 메모리 시스템과, 자동 리프레시 방법.

Publications (1)

Publication Number Publication Date
KR100650989B1 true KR100650989B1 (ko) 2006-11-29

Family

ID=37714034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080033A KR100650989B1 (ko) 2005-08-30 2005-08-30 반도체 소자 및 메모리 시스템과, 자동 리프레시 방법.

Country Status (1)

Country Link
KR (1) KR100650989B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228736B2 (en) 2008-12-08 2012-07-24 Samsung Electronics Co., Ltd. Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228736B2 (en) 2008-12-08 2012-07-24 Samsung Electronics Co., Ltd. Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC

Similar Documents

Publication Publication Date Title
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
KR101242809B1 (ko) 온도 기반 ｄｒａｍ 리프레시
KR101596281B1 (ko) 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US20070109013A1 (en) Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature data thereby
US20090016093A1 (en) Memory system and semiconductor integrated circuit
JP6047844B2 (ja) 冗長型センス増幅器搭載メモリー
KR20030011257A (ko) 디램 재충전 타이밍 조절 장치, 시스템 및 방법
US20080056041A1 (en) Memory circuit
EP2912662B1 (en) Low voltage current reference generator for a sensing amplifier
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
KR100609039B1 (ko) 입출력 라인 회로
KR20150141227A (ko) 센서 저항을 이용한 온도 측정 장치 및 그 방법
KR100650989B1 (ko) 반도체 소자 및 메모리 시스템과, 자동 리프레시 방법.
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
US5265099A (en) Method for heating dynamic memory units whereby
US8513979B2 (en) Integrated circuit and related controlling method
KR100998943B1 (ko) 반도체 메모리장치 및 이의 센싱마진 측정방법
JP2005234935A (ja) 情報記憶装置
US9627044B2 (en) Offset detection
KR20040103017A (ko) 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
JP2007220233A (ja) 半導体記憶装置、半導体装置及び電子装置
US20110026561A1 (en) Temperature information outputting circuit and a semiconductor memory apparatus using the same
TWI792864B (zh) 測試系統以及測試方法
CN111833936A (zh) 存储器件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee