KR100609039B1 - 입출력 라인 회로 - Google Patents

입출력 라인 회로 Download PDF

Info

Publication number
KR100609039B1
KR100609039B1 KR1020040049912A KR20040049912A KR100609039B1 KR 100609039 B1 KR100609039 B1 KR 100609039B1 KR 1020040049912 A KR1020040049912 A KR 1020040049912A KR 20040049912 A KR20040049912 A KR 20040049912A KR 100609039 B1 KR100609039 B1 KR 100609039B1
Authority
KR
South Korea
Prior art keywords
input
unit
output line
line
data
Prior art date
Application number
KR1020040049912A
Other languages
English (en)
Other versions
KR20060000922A (ko
Inventor
이일호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049912A priority Critical patent/KR100609039B1/ko
Priority to TW093139936A priority patent/TWI264732B/zh
Priority to US11/022,119 priority patent/US7200065B2/en
Priority to JP2004377173A priority patent/JP5039277B2/ja
Priority to CN2004100818914A priority patent/CN1716446B/zh
Publication of KR20060000922A publication Critical patent/KR20060000922A/ko
Application granted granted Critical
Publication of KR100609039B1 publication Critical patent/KR100609039B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 전력 낭비를 방지할 수 있으며, 외부의 다른 소자의 동작에 영향을 주지 않고, 외부의 다른 소자의 노이즈로부터 영향을 받지 않는 반도체 소자 내 입출력 라인 회로를 제공함을 목적으로 한다. 상기 목적을 달성하기 위한 본 발명의 입출력 라인 회로는, 반도체 소자 내 코어영역과 페리영역간의 데이터 입출력 경로를 형성하는 입출력 라인; 상기 입출력 라인 양단에 위치하는 데이터 구동부; 및 상기 입출력 라인를 사용한 데이터 입력 또는 출력 기간중에 인에이블되어 상기 데이터 구동기로 전원을 공급하는 전원 생성부를 포함하는 것을 특징으로 한다.
글로벌 I/O, 전원생성, 저전압용 메모리, 입출력 라인, GIO

Description

입출력 라인 회로{INPUT/OUTPUT LINE CIRCUIT}
도 1은 종래기술에 따른 메모리 소자의 리드 경로를 나타낸 블록도,
도 2는 종래기술에 따른 메모리 소자의 라이트 경로를 나타낸 블록도,
도 3은 종래기술에 따른 저전압용 메모리 소자의 리드 경로를 나타낸 블록도,
도 4는 종래기술에 따른 저전압용 메모리 소자의 라이트 경로를 나타낸 블록도,
도 5는 본 발명에 따른 리드용 입출력 라인 회로를 나타낸 회로도,
도 6은 본 발명에 따른 라이트용 입출력 라인 회로를 나타낸 회로도,
도 7은 본 발명에 따른 메모리 소자의 리드 경로를 나타낸 블록도,
도 8은 본 발명에 따른 메모리 소자의 라이트 경로를 나타낸 블록도,
도 9는 본 발명에 따른 저전압용 메모리 소자의 리드 경로를 나타낸 블록도,
도 10은 본 발명에 따른 저전압용 메모리 소자의 라이트 경로를 나타낸 블록도,
도 11은 본 발명에 따른 입출력 라인 회로의 일실시예에 따른 소자 내 배치를 나타낸 배치도,
도 12는 본 발명에 따른 입출력 라인 회로의 다른 실시예에 따른 소자 내 배치를 나타낸 배치도.
* 도면의 주요부분에 대한 부호의 설명
10 : 디램 뱅크 12 : 코어 전원 발생기
14 : 내부 전원 발생기 22 : IO센스앰프부
24 : 리드 래칭부 26 : 레벨 쉬프터
28 : 외부 출력용 드라이버 32 : 라이트 드라이버부
34 : 라이트 래칭부 38 : 데이터 입력 버퍼
본 발명은 반도체 메모리 소자 내 데이터 입출력 회로에 관한 것으로, 특히, 별도의 전원 공급 장치를 구비한 데이터 입출력 회로에 관한 것이다.
외부 소자와 인터페이스 하기 위한 외부 입력핀과 데이터를 저장하기 위한 메모리 셀을 가지는 반도체 메모리 소자는, 상기 외부 입력핀 근방을 페리영역(peripheral area)이라 칭하고, 상기 메모리 셀 근방을 코어영역(core area)이라 칭한다.
반도체 메모리 칩의 구조상 상기 페리영역과 코어영역은 소자 내에서 상당한 거리를 가질 수 밖에 없고, 이에 따라 페리영역과 코어영역간의 데이터 전송을 위 해 구비되는 입출력 라인, 즉, 글로벌 입출력 라인은 그에 상당한 저항 및 용량을 가지게 된다. 따라서 상기 글로벌 입출력 라인을 구동하기 위해서는 상당량의 구동 전원이 필요하게 된다.
도 1은 종래기술의 반도체 메모리 소자의 리드 경로(read path)에서의 전원(전압전원)의 배치 및 사용을 나타내고, 도 2는 종래기술의 반도체 메모리 소자의 라이트 경로(write path)에서의 전원(전압전원)의 배치 및 사용을 나타낸다. 도시된 종래기술의 반도체 메모리 소자에서는 내부전압 발생기(14)를 사용하여 외부 전원전압(VDD)으로부터 소정 레벨의 내부전압(VINT)을 생성하여 이를 글로벌 입출력 라인(GIO)의 구동전압으로 사용하고 있다.
상기 종래기술에서의 내부전압(VINT)은 페리영역의 다른 회로 모듈들의 구동전원으로서 사용되고 있다. 따라서, 리드/라이트 동작시 관련 로직 회로 모듈들과 전원을 공유함으로 인하여, 글로벌 입출력 라인을 구동시키기 위한 전력 공급에 부담이 있고, 글로벌 입출력 라인의 구동에 따라 불안정해진 내부전압(VINT)을 사용하는 다른 회로 모듈들에 악영향을 줄 수 있다. 또한, 내부전압 발생기는 비교적 긴 라스 기간 동안 활성화되어 있어야 하는데, 글로벌 입출력 라인 구동에 따른 큰 전력 소모는 비교적 짧은 카스 기간동안에만 발생하므로, 내부전압 발생기를 효율적으로 동작시키기가 곤란하였다.
한편, 도 3은 다른 종래기술의 반도체 메모리 소자(저전압용 메모리)의 리드 경로에서의 전원(전압전원)의 배치 및 사용을 나타내고, 도 4는 다른 종래기술의 반도체 메모리 소자(저전압용 메모리)의 라이트 경로에서의 전원(전압전원)의 배치 및 사용을 나타낸다. 도시된 다른 종래기술의 반도체 메모리 소자에서는 외부 전원전압(VDD)을 직접 글로벌 입출력 라인(GIO)의 구동전압으로 사용하고 있다.
상기 다른 종래기술에서와 같이 외부 전원전압(VDD)을 직접 글로벌 입출력 라인용 구동전압으로 사용하면, 글로벌 입출력 라인상의 전력의 리플에 의해 내부의 다른 회로 모듈들이 영향을 받거나, 반대로, 외부의 다른 소자에서의 전력 리플에 의해 글로벌 입출력 라인상 데이터에 영향을 주는 문제점이 발생한다.
상기와 같은 문제점은 비단 메모리 소자 뿐만 아니라 일정한 크기로 패키징되는 입출력 단자를 가지고 있는 모든 반도체 소자에 공통되는 문제가 된다.
본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 효율적으로 사용할 수 있는 입출력 라인 회로를 제공함을 그 목적으로 한다.
또한, 본 발명은 내부 다른 회로 모듈에 동작에 영향을 주지 않는 반도체 소자 내 입출력 라인 회로를 제공함을 다른 목적으로 한다
또한, 본 발명은 외부의 다른 소자의 노이즈로부터 영향을 받지 않는 반도체 소자 내 입출력 라인 회로를 제공함을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 입출력 라인 회로는, 반도체 소자 내 코어영역과 페리영역간의 데이터 이동 경로를 형성하는 입출력 라인; 상기 입출력 라인의 코어영역 말단에 위치하는 데이터 코어 접속부; 상기 입출력 라인의 페리영역 말단에 위치하는 데이터 페리 접속부; 상기 입출력 라인을 사용한 데이터 입력 또는 출력 기간중에 인에이블되어 상기 데이터 코어 접속부 및 데이터 페리 접속부로 구동 전원을 공급하는 라인 전원 생성부를 구비한다.
삭제
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(실시예 1)
본 실시예는 본 발명의 사상을 일반 반도체 메모리 소자에 구현한 것으로서, 본 실시예가 구현되는 반도체 메모리 소자의 코어영역과 페리영역간의 입출력 라인은, 리드 동작시에 코어영역에서 페리영역으로 데이터를 전달하는 리드용 글로벌 입출력 라인과, 라이트 동작시에 페리영역에서 코어영역으로 데이터를 전달하는 라이트용 글로벌 입출력 라인으로 이루어진다.
본 실시예의 리드 입출력 라인 구동회로는, 소자 내 코어영역으로부터 페리영역으로 데이터를 이동시키기 위한 리드용 글로벌 입출력 라인; 상기 코어영역 내부 입출력 라인에 실린 데이터를 감지하여 증폭하기 위한 아이오 센스앰프부; 상기 리드용 글로벌 입출력 라인에 실린 데이터를 감지하고, 소정 단계 래치한 후 입출력핀으로 출력하기 위한 리드 래칭부; 및 리드 인에이블 신호에 따라 인에이블되어 외부 전원전압을 인가받아 상기 아이오 센스앰프부 및 리드 래칭부에 구동전원을 공급하는 리드 라인 전원 생성부를 포함하는 것을 특징으로 한다.
본 실시예의 라이트 입출력 라인 구동회로는, 페리영역으로부터 소자 내 코어영역으로 데이터를 이동시키기 위한 라이트용 글로벌 입출력 라인; 입출력핀으로부터 입력받은 데이터를 판정하고, 래치하여, 상기 라이트용 글로벌 입출력 라인으로 출력하기 위한 라이트 래칭부; 상기 라이트용 글로벌 입출력 라인에 실린 데이터를 코어영역 내부 데이터 입출력 라인으로 전달하기 위한 라이트 드라이버부; 및 라이트 인에이블 신호에 따라 인에이블되어 외부 전원전압을 인가받아 상기 라이트 래칭부 및 라이트 드라이버부에 구동전원을 공급하는 라이트 라인 전원 생성부를 포함하는 것을 특징으로 한다.
구현에 따라서는 상기 리드용 글로벌 입출력 라인과 라이트용 글로벌 입출력 라인을 리드와 라이트 동작을 겸하는 글로벌 입출력 라인으로 대체할 수도 있으며, 상기 리드 래칭부의 출력 데이터는 외부 출력용 드라이버를 경유하여 입출력핀에 전달되며, 입출력핀으로 입력된 외부 데이터는 입력버퍼를 경유하여 상기 라이트 래칭부에 전달될 수 있다.
상기 리드 라인 전원 생성부 및 라이트 라인 전원 생성부는 별개로 구현할 수도 있고, 2 기능을 겸용하는 전원 생성부로 통합하여 구현하는 것도 바람직하다. 전원 생성부는 하나로 페리영역 배치 모듈과 코어영역 배치 모듈 모두에 전원을 공급토록 구현할 수도 있고, 페리영역 배치 모듈에 공급하는 전원 생성부와 코어영역 배치 모듈에 공급하는 전원 생성부를 별개로 구현할 수도 있다.
도 5는 본 실시예를 구현한 반도체 메모리 소자 내 리드 경로만을 도시한 것이며, 도시된 바와 같이 상당 크기의 저항값(R) 및 커패시턴스(C)를 가지는 하나의 리드용 글로벌 입출력 라인(GIO)의 코어측은 아이오 센스앰프부(22)가 연결되고, 페리측은 리드 래칭부(24)가 연결된다. 아이오 센스앰프부(22)는 코어영역과 연결된 리드용 코어 라인상에 실린 데이터를 감지-증폭하는 앰프단(IOSA_R)과, 감지한 데이타를 글로벌 입출력 라인(GIO)으로 출력하는 라인 드라이버(23)를 포함한다. 리드 래칭부(24)는 글로벌 입출력 라인(GIO)에 실린 데이터를 감지하는 라인 리시버(25)와 파이프라인 래치 모듈을 포함한다.
도시한 상기 구성부분들에 본 발명의 라인 전원 생성부의 생성 전압이 인가되는데, 라인 전압의 인가를 위한 일실시예의 구조는, 아이오 센스앰프부(22) 및 리드 래칭부(24)의 동작의 안정성을 높이기 위해 아이오 센스앰프부(22) 및 리드 래칭부(24)에서 전원전압을 필요로 하는 모든 구성요소에 리드 라인 전원 생성부의 생성 전압을 인가할 수 있다. 다른 실시예의 구조는, 라인 드라이버(23) 및 라인 리시버(25)에만 리드 라인 전원 생성부의 생성 전압을 인가할 수 있다. 상기 다른 실시예의 구조는 데이터의 리드 동작 중에 글로벌 입출력 라인(GIO)의 리플을 방지 하려는 목적을 중시하는 경우에 사용될 수 있다.
도 6은 본 실시예를 구현한 반도체 메모리 소자 내 라이트 경로만을 도시한 것이며, 도시된 바와 같이 상당 크기의 저항값(R) 및 커패시턴스(C)를 가지는 하나의 라이트용 글로벌 입출력 라인(GIO)의 코어측은 라이트 드라이버부(32)가 연결되고, 페리측은 라이트 래칭부(34)가 연결된다. 상기 라이트 드라이버부(32)는 코어영역과 연결된 리드용 코어 라인에 데이터를 출력하기 위한 드라이버 모듈과, 글로벌 입출력 라인(GIO)에 실린 데이터를 감지하는 라인 리시버(33)를 포함한다. 상기 라이트 래칭부(34)는 글로벌 입출력 라인에 데이터를 출력하는 라인 드라이버(35)와 라이트 래치 모듈을 포함한다.
도시한 상기 구성부분들에 본 발명의 라인 전원 생성부의 생성 전압이 인가되는데, 라인 전압의 인가를 위한 일실시예의 구조는, 라이트 드라이버부(32) 및 라이트 래칭부(34)의 동작의 안정성을 높이기 위해 라이트 드라이버부(32) 및 라이트 래칭부(34)의 모든 구성요소에 리드 라인 전원 생성부의 생성 전압을 인가할 수 있다. 다른 실시예의 구조는, 라인 드라이버(35) 및 라인 리시버(33)에만 리드 라인 전원 생성부의 생성 전압을 인가할 수 있다. 상기 다른 실시예의 구조는 데이터의 라이트 동작 중에 글로벌 입출력 라인(GIO)의 리플을 방지하려는 목적을 중시하는 경우에 사용될 수 있다.
도 7은 본 실시예에 따른 데이터의 리드 경로 측면에서 본 디램의 내부 블록을 도시한 것이다.
도시한 바와 같이, 리드 입출력 경로는 코어영역의 디램 뱅크(10)에 저장된 데이터가 리드 명령에 의해, 아이오 센스앰프부(22)에 인가되고, 이 데이터가 리드용 글로벌 입출력 라인(GIO)을 통해 페리영역으로 전달되고, 페리영역에 전달된 데이터는 데이터 파이프라인(24), 레벨 쉬프터(26) 및 외부 출력 드라이버(28)를 거쳐, 입출력핀을 통해 외부 소자로 전달된다.
디램 각 구조의 전력 공급을 살펴보면, 메모리 셀로 이루어진 디램 뱅크(10)에는 코어전원 발생기(12)에서 생성된 코어전압(VCORE)이 공급되며, 리드 동작을 통제하기 위한 제어부(62)에는 별도의 내부전원 발생기(14)에서 생성된 내부전압(VINT)이 공급되며, 외부 출력 레벨을 외부의 신호 규격과 맞춰주기 위해 외부 출력 드라이버(28)에는 소자 외부의 인터페이스 전압(VDDQ)이 공급된다.
라인 전원 발생기(60)에서 생성된 라인전압(VGIO)은 리드용 글로벌 입출력 라인(GIO)에 연결된 구성요소에 공급되는데, 일실시예에 따르면, 아이오 센스앰프부(22), 리드 래칭부(24) 및 레벨 쉬프터(26)에 구동용 전원으로서 공급될 수 있고, 다른 실시예에 따르면, 리드용 글로벌 입출력 라인에 연결되는 라인 드라이버 및 라인 리시버에만 공급될 수 있다.
도 8은 본 실시예에 따른 데이터의 라이트 경로 측면에서 본 디램의 내부 블록을 도시한 것이다.
도시한 바와 같이, 라이트 입출력 경로는 입출력핀을 통해 외부에서 입력된 데이터가 라이트 명령에 의해, 외부 데이터 입력 버퍼(38)에 버퍼링된 후, 라이트 래칭부(34)를 경유하여 글로벌 입출력 라인(GIO)에 실리게 된다. 라이트용 글로벌 입출력 라인(GIO)을 통해 페리영역에서 코어영역으로 전달된 데이터는, 라이트 드 라이버부(32)에 의해 증폭되어 코어영역 내부 디램 뱅크(10)로 전달된다.
디램 각 구조의 전원 공급을 살펴보면, 메모리 셀로 이루어진 디램 뱅크(10)에는 코어전원 발생기(12)에서 생성된 코어전압(VCORE)이 공급되며, 라이트 동작을 통제하기 위한 제어부(94)에는 별도의 내부전원 발생기(14)에서 생성된 내부전압(VINT)이 공급되며, 소정의 규격 레벨의 외부 신호를 입력받는 외부 입력 버퍼부(38)에는 인터페이스 전압(VDDQ)이 공급된다.
라인 전원 발생기(60)에서 생성된 라인전압(VGIO)은 라이트용 글로벌 입출력 라인(GIO)에 연결된 구성요소에 공급되는데, 일실시예에 따르면, 라이트 드라이버부(32) 및 라이트 래칭부(34)에 구동용 전원으로서 공급될 수 있고, 다른 실시예에 따르면 글로벌 입출력 라인(GIO)에 연결되는 라인 드라이버 및 라인 리시버에만 공급될 수 있다.
도 9는 본 실시예에 따른 데이터의 리드 경로 측면에서 본 저전압용 디램 소자의 내부 블록을 도시한 것이고, 도 10은 본 실시예에 따른 데이터의 라이트 경로 측면에서 본 저전압용 디램 소자의 내부 블록을 도시한 것이다.
저전압용 디램의 경우도 본 발명의 특징부를 이루는 라인 전원 발생기(60) 및 라인 전압(VGIO)의 공급은 상기 일반 디램의 경우와 동일하며, 리드 및/또는 라이트 동작을 제어하기 위한 제어부(92, 94)에 외부 전원전압(VDD)이 직접 공급됨이 차이점이다.
도 11은 뱅크별로 라인 전원 발생기를 구비하는 경우의 기판상 배치를 도시한 것이고, 도 12는 2 뱅크 단위로 라인 전원 발생기를 구비하는 경우의 기판상 배 치를 도시한 것이다.
도시된 구현에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 라인 전압 공급의 효율을 위해, 페리영역에 배치되는 소자에 라인 전압을 공급하기 위한 페리측 라인 전위 생성기(64)와, 코어영역에 배치되는 소자에 라인 전압을 공급하기 위한 코어측 라인 전원 발생기(62)를 구분하여 구현하는 것이 바람직하다.
라인 전원 발생기가 생성한 라인 전압을 공급될 수 있는 아이오 센스앰프부, 레벨쉬프터 및 라이트 드라이버부는 메모리 소자 입력신호 중 카스(CAS : Colume Adress Strobe) 신호의 활성화 동안에만 동작을 수행하며, 리드 래칭부 및 라이트 래칭부는 상기 카스(CAS) 신호의 활성화 동안에만 래치 데이터를 유지한다.
따라서, 바람직한 구현에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 라인 전원 발생기는 카스(CAS) 신호를 입력받아 카스(CAS) 신호가 활성화되는 동안에만 활성화되도록 구현할 수 있다.
(실시예 2)
본 실시예는 본 발명의 사상을 반도체 메모리 소자에 구현한 것으로서, 본 실시예가 구현되는 반도체 메모리 소자의 코어영역과 페리영역간의 입출력 라인은, 리드 동작시에 코어영역에서 페리영역으로 데이터를 전달하고, 라이트 동작시에 페리영역에서 코어영역으로 데이터를 전달하는 범용 글로벌 입출력 라인으로 이루어진다.
본 실시예의 글로벌 입출력 라인 회로는,
소자 내 코어영역과 페리영역간의 데이터를 입출력시키기 위한 글로벌 입출력 라인; 코어 내부 입출력 라인에 실린 데이터를 감지하여 증폭하기 위한 아이오 센스앰프부; 상기 글로벌 입출력 라인에 실린 데이터를 감지하고, 일정 단계 래치한 후 입출력핀으로 출력하기 위한 리드 래칭부; 입출력핀으로부터 입력받은 데이터를 판정하고, 래치하여, 상기 글로벌 입출력 라인으로 출력하기 위한 라이트 래칭부; 상기 라이트용 글로벌 입출력 라인에 실린 데이터를 코어영역 내부 데이터 입출력 라인으로 전달하기 위한 라이트 드라이버부를 포함하는 반도체 소자의 입출력 라인 회로에 있어서,
리드 인에이블 신호와 함께 인에이블되어 외부 전원전압을 인가받아 상기 아이오 센스앰프부 및 리드 래칭부에 구동전원을 공급하고, 라이트 인에이블 신호와 함께 인에이블되어 외부 전원전압을 인가받아 상기 라이트 래칭부 및 라이트 드라이버부에 구동전원을 공급하는 라인 전원 생성부를 더 포함하는 것을 특징으로 한다.
상기 리드 래칭부의 출력 데이터는 외부 출력용 드라이버를 경유하여 입출력핀에 전달되며, 입출력핀으로 입력된 외부 데이터는 입력버퍼를 경유하여 상기 라이트 래칭부에 전달되는 구조가 일반적이다. 상기 리드 라인 전원 생성부 및 라이트 라인 전원 생성부는 따로 따로 구현할 수도 있으나, 2 기능을 겸용하는 전원 생성부로 통합하여 구현하는 것이 바람직하다.
본 실시예에서는 하나의 글로벌 입출력 라인이, 상기 제1 실시예에서의 리드 용 글로벌 입출력 라인과 라이트용 글로벌 입출력 라인의 역할을 겸하는 것에 차이가 있고, 리드/라이트 동작시에 데이터 전달 경로, 라인 전원 발생기의 기판상 배치 및 라인 전압의 공급은 상기 제1 실시예의 경우와 동일하다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 따른 입출력 라인 회로를 구비한 반도체 메모리 소자를 실시함에 의해, 라스(RAS)신호보다 활성화 기간이 짧은 카스(CAS)신호의 활성화시에만 입출력 라인에 구동 전원을 공급하여 소비 전력을 절감하는 효과를 가져온다.
또한, 본 발명에 따른 입출력 라인 회로를 구비한 반도체 메모리 소자를 실시함에 의해, 입출력 라인 회로가 외부 전원으로부터 독립됨으로써, 내부의 다른 회로 모듈들의 동작에 영향을 주지 않으며, 외부의 다른 소자의 노이즈로부터 영향을 받지 않는 효과도 가져온다.

Claims (15)

  1. 반도체 소자 내 코어영역과 페리영역간의 데이터 이동 경로를 형성하는 입출력 라인;
    상기 입출력 라인의 코어영역 말단에 위치하는 데이터 코어 접속부;
    상기 입출력 라인의 페리영역 말단에 위치하는 데이터 페리 접속부;
    상기 입출력 라인을 사용한 데이터 입력 또는 출력 기간중에 인에이블되어 상기 데이터 코어 접속부 및 데이터 페리 접속부로 구동 전원을 공급하는 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  2. 제1항에 있어서, 상기 라인 전원 생성부는,
    상기 데이터 코어 접속부에 구동전원을 공급하기 위한 코어 라인 전원 생성부; 및
    상기 데이터 페리 접속부에 구동전원을 공급하기 위한 페리 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  3. 제1항 또는 제2항에 있어서, 상기 라인 전원 생성부는,
    컬럼 어드레스 스트로브 신호의 인에이블시에 인에이블되는 입출력 라인 회로.
  4. 제1항에 있어서,
    상기 데이터 코어 접속부는 상기 입출력 라인으로 데이터를 싣기 위한 드라이버이고,
    상기 데이터 페리 접속부는 상기 입출력 라인에 실린 데이터를 감지하기 위한 리시버인 입출력 라인 회로.
  5. 제1항에 있어서,
    상기 데이터 코어 접속부는 상기 입출력 라인에 실린 데이터를 감지하기 위한 리시버이고,
    상기 데이터 페리 접속부는 상기 입출력 라인으로 데이터를 싣기 위한 드라이버인 입출력 라인 회로.
  6. 소자 내 코어영역으로부터 페리영역으로 데이터를 이동시키기 위한 리드용 글로벌 입출력 라인;
    코어 내부 입출력 라인에 실린 데이터를 감지하여 증폭하기 위한 아이오 센스앰프부;
    상기 리드용 글로벌 입출력 라인에 실린 데이터를 감지하고, 일정 단계 래치한 후 입출력핀으로 출력하기 위한 리드 래칭부; 및
    리드 인에이블 신호와 함께 인에이블되어 외부 전원전압을 인가받아 상기 아이오 센스앰프부 및 리드 래칭부에 구동전원을 공급하는 리드 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  7. 제6항에 있어서, 상기 리드 라인 전원 생성부는,
    상기 아이오 센스앰프부에 구동전원을 공급하기 위한 코어 리드 라인 전원 생성부; 및
    상기 리드 래칭부에 구동전원을 공급하기 위한 페리 리드 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  8. 제6항 또는 제7항에 있어서,
    상기 리드 라인 전원 생성부는,
    컬럼 어드레스 스트로브 신호의 인에이블시에 인에이블되는 입출력 라인 회 로.
  9. 소자 내 페리영역으로부터 코어영역으로 데이터를 이동시키기 위한 라이트용 글로벌 입출력 라인;
    입출력핀으로부터 입력받은 데이터를 판정하고, 래치하여, 상기 라이트용 글로벌 입출력 라인으로 출력하기 위한 라이트 래칭부;
    상기 라이트용 글로벌 입출력 라인에 실린 데이터를 코어영역 내부 데이터 입출력 라인으로 전달하기 위한 라이트 드라이버부; 및
    라이트 인에이블 신호와 함께 인에이블되어 외부 전원전압을 인가받아 상기 라이트 래칭부 및 라이트 드라이버부에 구동전원을 공급하는 라이트 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  10. 제9항에 있어서, 상기 라이트 라인 전원 생성부는,
    상기 라이트 래칭부에 구동전원을 공급하기 위한 코어 라이트 라인 전원 생성부; 및
    상기 라이트 드라이버부에 구동전원을 공급하기 위한 페리 라이트 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  11. 제9항 또는 제10항에 있어서,
    상기 라이트 라인 전원 생성부는,
    컬럼 어드레스 스트로브 신호의 인에이블시에 인에이블되는 입출력 라인 회로.
  12. 소자 내 코어영역과 페리영역간의 데이터를 입출력시키기 위한 글로벌 입출력 라인;
    코어 내부 입출력 라인에 실린 데이터를 감지하여 증폭하기 위한 아이오 센스앰프부;
    상기 글로벌 입출력 라인에 실린 데이터를 감지하고, 일정 단계 래치한 후 입출력핀으로 출력하기 위한 리드 래칭부;
    입출력핀으로부터 입력받은 데이터를 판정하고, 래치하여, 상기 글로벌 입출력 라인으로 출력하기 위한 라이트 래칭부;
    상기 글로벌 입출력 라인에 실린 데이터를 코어영역 내부 데이터 입출력 라인으로 전달하기 위한 라이트 드라이버부; 및
    리드 인에이블 신호와 함께 인에이블되어 외부 전원전압을 인가받아 상기 아이오 센스앰프부 및 리드 래칭부에 구동전원을 공급하고, 라이트 인에이블 신호와 함께 인에이블되어 외부 전원전압을 인가받아 상기 라이트 래칭부 및 라이트 드라이버부에 구동전원을 공급하는 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  13. 제12항에 있어서, 상기 라인 전원 생성부는,
    상기 아이오 센스앰프부 및 리드 래칭부에 구동전원을 공급하기 위한 리드 라인 전원 생성부; 및
    상기 라이트 래칭부 및 라이트 드라이버부에 구동전원을 공급하기 위한 라이트 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  14. 제12항에 있어서, 상기 라인 전원 생성부는,
    상기 리드 래칭부 및 라이트 래칭부에 구동전원을 공급하기 위한 코어 라인 전원 생성부; 및
    상기 아이오 센스앰프부 및 라이트 드라이버부에 구동전원을 공급하기 위한 페리 라인 전원 생성부
    를 포함하는 입출력 라인 회로.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 라인 전원 생성부는,
    컬럼 어드레스 스트로브 신호의 인에이블시에 인에이블되는 입출력 라인 회로.
KR1020040049912A 2004-06-30 2004-06-30 입출력 라인 회로 KR100609039B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040049912A KR100609039B1 (ko) 2004-06-30 2004-06-30 입출력 라인 회로
TW093139936A TWI264732B (en) 2004-06-30 2004-12-22 Input/output circuit
US11/022,119 US7200065B2 (en) 2004-06-30 2004-12-23 Input/output circuit
JP2004377173A JP5039277B2 (ja) 2004-06-30 2004-12-27 入出力回路
CN2004100818914A CN1716446B (zh) 2004-06-30 2004-12-31 输入/输出线电路和使用该电路的半导体存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049912A KR100609039B1 (ko) 2004-06-30 2004-06-30 입출력 라인 회로

Publications (2)

Publication Number Publication Date
KR20060000922A KR20060000922A (ko) 2006-01-06
KR100609039B1 true KR100609039B1 (ko) 2006-08-10

Family

ID=35513739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049912A KR100609039B1 (ko) 2004-06-30 2004-06-30 입출력 라인 회로

Country Status (5)

Country Link
US (1) US7200065B2 (ko)
JP (1) JP5039277B2 (ko)
KR (1) KR100609039B1 (ko)
CN (1) CN1716446B (ko)
TW (1) TWI264732B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011446A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 半導体集積回路
KR100792430B1 (ko) * 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생장치
KR100886629B1 (ko) * 2006-09-28 2009-03-04 주식회사 하이닉스반도체 반도체 메모리 장치
KR100900785B1 (ko) * 2007-05-14 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR100937950B1 (ko) * 2008-05-09 2010-01-21 주식회사 하이닉스반도체 내부전압 방전회로 및 제어방법
KR101004667B1 (ko) * 2009-04-30 2011-01-04 주식회사 하이닉스반도체 내부 전원 전압 생성회로 및 그의 생성 방법
TWI478116B (zh) * 2009-11-13 2015-03-21 Hon Hai Prec Ind Co Ltd 輸出入裝置及具有該輸出入裝置之環境監控系統
JP5618772B2 (ja) * 2010-11-11 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN102478872B (zh) * 2010-11-29 2014-07-16 瑞昱半导体股份有限公司 电子装置与方法
KR20120098303A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 데이터 전송회로
JP2013069359A (ja) * 2011-09-21 2013-04-18 Elpida Memory Inc 半導体装置及びデータ処理システム
KR20140092537A (ko) * 2013-01-16 2014-07-24 삼성전자주식회사 메모리 셀 및 이를 포함하는 메모리 장치
KR20170016582A (ko) * 2015-08-04 2017-02-14 에스케이하이닉스 주식회사 복수의 전원을 사용하는 메모리 장치 및 이를 포함하는 시스템
KR102555452B1 (ko) * 2018-08-16 2023-07-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 이의 동작 방법 및 이를 포함하는 시스템
JP6697521B2 (ja) 2018-09-27 2020-05-20 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス
CN112735493B (zh) * 2019-10-28 2023-06-13 敦泰电子股份有限公司 静态随机存取内存系统及其数据读写方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537362A (en) * 1994-12-06 1996-07-16 National Semiconductor Corporation Low-voltage EEPROM using charge-pumped word lines
KR100227268B1 (ko) * 1996-07-18 1999-11-01 윤종용 멀티 뱅크 메모리장치
JPH10283776A (ja) * 1997-04-04 1998-10-23 Mitsubishi Electric Corp 半導体記憶装置
KR100290894B1 (ko) 1998-01-26 2001-06-01 김영환 집적회로
JP2000021170A (ja) * 1998-04-30 2000-01-21 Mitsubishi Electric Corp 半導体集積回路装置
KR100355226B1 (ko) * 1999-01-12 2002-10-11 삼성전자 주식회사 뱅크별로 선택적인 셀프 리프레쉬가 가능한 동적 메모리장치
KR100299565B1 (ko) 1999-06-29 2001-11-01 박종섭 반도체 메모리장치
KR100333728B1 (ko) * 1999-06-30 2002-04-25 박종섭 반도체메모리장치의 글로벌데이터버스 프리차지 방법 및 장치
IT1313873B1 (it) * 1999-11-12 2002-09-24 St Microelectronics Srl Architettura per la gestione delle tensioni interne in una memoria nonvolatile, in particolare di tipo flash dual-work a singola tensione di
JP2001250385A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体記憶装置
JP2002093159A (ja) * 2000-09-08 2002-03-29 Mitsubishi Electric Corp 半導体記憶装置
US6654275B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. SRAM cell with horizontal merged devices
KR100396897B1 (ko) * 2001-08-14 2003-09-02 삼성전자주식회사 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법
DE10146185B4 (de) * 2001-09-19 2006-11-02 Infineon Technologies Ag Verfahren zum Betrieb eines Halbleiterspeichers und Halbleiterspeicher
JP3816022B2 (ja) * 2002-05-28 2006-08-30 松下電器産業株式会社 半導体記憶装置
JP2004039201A (ja) * 2002-07-08 2004-02-05 Nec Micro Systems Ltd 半導体記憶装置
KR100691485B1 (ko) * 2003-07-29 2007-03-09 주식회사 하이닉스반도체 액티브 모드시에 전류소모를 줄일 수 있는 반도체 메모리장치
KR100625294B1 (ko) * 2004-10-30 2006-09-18 주식회사 하이닉스반도체 전원 공급 제어 회로 및 전원 공급 회로의 제어 방법

Also Published As

Publication number Publication date
JP5039277B2 (ja) 2012-10-03
JP2006018984A (ja) 2006-01-19
KR20060000922A (ko) 2006-01-06
US20060002222A1 (en) 2006-01-05
US7200065B2 (en) 2007-04-03
CN1716446A (zh) 2006-01-04
TWI264732B (en) 2006-10-21
TW200601353A (en) 2006-01-01
CN1716446B (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
KR100609039B1 (ko) 입출력 라인 회로
US11449246B2 (en) Memory module capable of reducing power consumption and semiconductor system including the same
US10133284B2 (en) Circuits for setting reference voltages and semiconductor devices including the same
US7558128B2 (en) Semiconductor memory device having a voltage boosting circuit
KR100586557B1 (ko) 센스앰프 오버드라이빙 회로 및 반도체 장치
KR100799948B1 (ko) 반도체 집적 회로
KR20220127907A (ko) 전력 전압 선택 회로
US20090316496A1 (en) Input-output line sense amplifier having adjustable output drive capability
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
US7936632B2 (en) Semiconductor device including an internal circuit receiving two different power supply sources
US7663962B2 (en) Semiconductor memory device
US6188638B1 (en) Integrated semiconductor memory with control device for clock-synchronous writing and reading
US20040218427A1 (en) Semiconductor memory device capable of reducing noise during operation thereof
US5287320A (en) Timing coinciding circuit simultaneously supplying two power supply voltages applied in different timing
KR100958805B1 (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US9368165B2 (en) Current generation circuit and semiconductor device having the same
JP3077651B2 (ja) 半導体記憶装置
JPH05198165A (ja) ダイナミック型ｒａｍ
KR101018693B1 (ko) 반도체 장치
KR100682208B1 (ko) 센스 앰프 인에이블 신호 생성기
KR100911872B1 (ko) 비트 라인 센스 앰프
KR102020553B1 (ko) 반도체 메모리 장치의 센스앰프 소스 노드 제어회로 및 그에 따른 센스앰프 소스 노드 제어방법
KR20180099223A (ko) 전력 소모를 감소시킬 수 메모리 모듈, 이의 동작 방법 및 이를 포함하는 반도체 시스템
KR20060084630A (ko) 전류 감소를 위한 동작 ｄｑ 제어를 갖는 반도체 메모리장치
KR20140025012A (ko) 반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee