KR20140025012A - 반도체메모리장치 - Google Patents

반도체메모리장치 Download PDF

Info

Publication number
KR20140025012A
KR20140025012A KR1020120090934A KR20120090934A KR20140025012A KR 20140025012 A KR20140025012 A KR 20140025012A KR 1020120090934 A KR1020120090934 A KR 1020120090934A KR 20120090934 A KR20120090934 A KR 20120090934A KR 20140025012 A KR20140025012 A KR 20140025012A
Authority
KR
South Korea
Prior art keywords
output
input
internal
signal
data
Prior art date
Application number
KR1020120090934A
Other languages
English (en)
Inventor
김진아
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120090934A priority Critical patent/KR20140025012A/ko
Priority to US13/719,018 priority patent/US9165618B2/en
Priority to CN201310027791.2A priority patent/CN103632709B/zh
Priority to CN201710854279.3A priority patent/CN107767908B/zh
Priority to CN201710853633.0A priority patent/CN107705811B/zh
Publication of KR20140025012A publication Critical patent/KR20140025012A/ko
Priority to US14/887,257 priority patent/US9311972B2/en
Priority to US14/887,242 priority patent/US9508404B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체메모리장치는 제1 패드를 통해 입력된 제1 입력데이터를 제1 입출력라인에 싣는 라이트동작을 수행하고, 상기 라이트동작 중 생성되는 라이트내부신호를 출력하는 제1 데이터입출력부; 및 상기 라이트내부신호를 입력받아, 모니터링인에이블신호에 응답하여 상기 라이트내부신호를 제2 패드로 출력하는 제2 데이터입출력부를 포함한다.

Description

반도체메모리장치{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 내부신호를 모니터링할 수 있는 반도체메모리장치에 관한 것이다.
컴퓨터 시스템이나 전자통신분야 등의 기술 진보에 따라 정보의 저장을 위해 사용되는 반도체메모리장치는 점차로 저가격화, 소형화 및 대용량화되어 가는 추세에 있다. 특히, 메모리 칩의 크기에 대한 소형화는 대용량화를 실현하기 위한 기술적 기반을 제공한다. DRAM과 같은 반도체메모리장치는 메트릭스 배열구조로 연결되어 있는 워드라인과 비트라인에 하나의 NMOS 트랜지스터와 커패시터(capacitor)로 구성된 많은 셀들이 각각 접속되어 이루어져 데이터를 저장하는 셀 블럭을 포함한다. 디램 등의 반도체메모리장치의 동작을 살펴보면 다음과 같다.
액티브동작이 개시되어 /RAS 신호가 인에이블되면 로우 어드레스 버퍼(row address buffer)를 통해 입력된 어드레스를 디코딩하여 셀 블럭의 워드라인 중에서 하나를 선택하는 로우 디코딩(row decoding) 동작이 이루어진다. 이때 선택된 워드라인에 연결되어 있는 셀들의 데이터가 비트라인 및 상보 비트라인으로 된 비트라인쌍에 실리게 되면, 센스 앰프의 동작시점을 알리는 신호가 인에이블되어 로우 어드레스에 의하여 선택된 셀 블럭의 센스앰프 구동회로를 구동시키게 된다. 그리고 센스앰프 구동회로에 의해 센스 앰프 바이어스 전위는 각각 코어전위(Vcore)와 접지전위(Vss)로 천이되어 센스앰프를 구동시키게 된다. 센스앰프가 동작을 시작하면 미세한 전위차를 유지하고 있던 비트 라인쌍이 큰 전위차로 증폭(Develop)된다.
이후, 리드동작이 수행되면 센스앰프에 의해 증폭된 비트라인의 데이터가 컬럼어드레스에 의해 선택되어 턴온된 컬럼 전달 트랜지스터를 통해 입출력라인에 전달된다. 한편, 라이트동작이 입출력라인을 통해 입력된 데이터가 컬럼어드레스에 의해 선택되어 턴온된 컬럼 전달 트랜지스터를 통해 비트라인에 실리게 되고, 비트라인에 실린 데이터는 센스앰프에 의해 센싱 증폭되어 셀에 저장된다.
이상 살펴본 바와 같이, 반도체메모리장치는 데이터 저장장치의 기능을 수행하기 위해 리드동작 및 라이트동작을 수행한다. 리드동작 및 라이트동작이 수행될 때 내부적으로는 다수의 내부신호가 생성된다.
본 발명은 리드동작 및 라이트동작 중 생성되는 내부신호를 모니터링할 수 있는 반도체메모리장치를 제공한다.
이를 위해 본 발명은 제1 패드를 통해 입력된 제1 입력데이터를 제1 입출력라인에 싣는 라이트동작을 수행하고, 상기 라이트동작 중 생성되는 라이트내부신호를 출력하는 제1 데이터입출력부; 및 상기 라이트내부신호를 입력받아, 모니터링인에이블신호에 응답하여 상기 라이트내부신호를 제2 패드로 출력하는 제2 데이터입출력부를 포함하는 반도체메모리장치를 제공한다.
또한, 본 발명은 제1 입출력라인에 실린 데이터를 상기 제1 패드를 통해 출력하는 리드동작을 수행하고, 상기 리드동작 중 생성되는 리드내부신호를 출력하는 제1 데이터입출력부; 및 상기 리드내부신호를 입력받아, 모니터링인에이블신호에 응답하여 상기 리드내부신호를 제2 패드로 출력하는 제2 데이터입출력부를 포함하는 반도체메모리장치를 제공한다.
또한, 본 발명은 제1 패드를 통해 입력된 제1 입력데이터를 버퍼링하여 제1 내부입력데이터를 생성하고, 상기 제1 내부입력데이터를 제1 입출력라인에 싣는 제1 라이트동작을 수행하며, 상기 제1 라이트동작 중 생성되는 라이트내부신호를 출력하는 제1 데이터입력부; 제2 패드를 통해 입력된 제2 입력데이터를 버퍼링하여 제2 내부입력데이터를 생성하고, 상기 제2 내부입력데이터를 제2 입출력라인에 싣는 제2 라이트동작을 수행하는 제2 데이터입력부; 및 모니터링인에이블신호에 응답하여 상기 라이트내부신호를 제3 패드로 출력하고, 상기 제2 내부입력데이터를 제3 입출력라인에 싣는 제3 라이트동작을 수행하는 데이터입출력부를 포함하는 반도체메모리장치를 제공한다.
본 발명에 의하면 리드동작 및 라이트동작 중 생성되는 내부신호를 모니터링할 수 있어 내부신호간의 마진이나 오동작의 원인을 용이하게 파악할 수 있는 효과도 있다.
또한, 본 발명에 의하면 내부신호를 모니터링하는 동작을 수행하면서 데이터를 라이트할 수 있도록 함으로써, 모니터링 동작을 위해 추가적인 시간이 소모되는 것을 방지하고 있다.
도 1은 본 발명의 일 실시예에 따른 반도체메모리장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체메모리장치에 포함된 제1 모니터링신호생성부의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 반도체메모리장치에 포함된 제1 출력부의 일 실시예에 따른 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체메모리장치의 구성을 도시한 블럭도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체메모리장치의 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 반도체메모리장치에 포함된 선택입력부의 일 실시예에 따른 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체메모리장치의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체메모리장치는 제1 데이터입출력부(1) 및 제2 데이터입출력부(2)로 구성된다. 제1 데이터입출력부(1)는 제1 패드(11), 제1 입력버퍼(12), 제1 라이트경로부(13), 제1 리드경로부(14), 제1 모니터링신호생성부(15) 및 제1 출력부(16)로 구성된다. 제2 데이터입출력부(2)는 제2 패드(21), 제2 입력버퍼(22), 제2 라이트경로부(23), 제2 리드경로부(24), 제2 모니터링신호생성부(25) 및 제2 출력부(26)로 구성된다.
제1 입력버퍼(12)는 제1 데이터입출력부(1)에 대한 라이트동작 시 제1 패드(11)를 통해 입력된 제1 입력데이터(DIN1)를 버퍼링하여 제1 내부입력데이터(INT_DIN1)를 생성한다. 제1 라이트경로부(13)는 제1 데이터입출력부(1)에 대한 라이트동작 시 제1 내부입력데이터(INT_DIN1)를 제1 입출력라인(GIO1)에 싣기 위해, 제1 입출력라인(GIO1)을 구동한다. 제1 라이트경로부(13)는 제1 입출력라인(GIO1)을 구동하는 동작 중 생성되는 라이트내부신호(WT_INT)를 출력한다. 제1 리드경로부(14)는 제1 데이터입출력부(1)에 대한 리드동작 시 제1 입출력라인(GIO1)에 실린 데이터로부터 제1 내부출력데이터(rdata1, fdata1)를 추출한다. 제1 모니터링신호생성부(15)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 리드내부신호(RD_INT)를 버퍼링하여 제1 모니터링신호(MS1)를 생성한다. 제1 출력부(16)는 모니터링인에이블신호(M_EN)에 응답하여 제1 내부출력데이터(rdata1, fdata1) 또는 제1 모니터링신호(MS1)를 제1 출력데이터(DOUT1)로 선택적으로 출력한다. 제1 출력데이터(DOUT1)는 제1 패드(11)를 통해 출력된다. 제1 출력부(16)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 제1 모니터링신호(MS1)를 제1 출력데이터(DOUT1)로 출력한다. 제1 출력부(16)는 모니터링인에이블신호(M_EN)가 디스에이블되는 경우 제1 내부출력데이터(rdata1, fdata1)를 내부클럭(rclk, fclk)에 동기하여 제1 출력데이터(DOUT1)로 출력한다. 모니터링인에이블신호(M_EN)는 라이트내부신호(WT_INT) 및 리드내부신호(RD_INT)를 모니터링하기 위해 인에이블되는 신호이다.
제2 입력버퍼(22)는 제2 데이터입출력부(2)에 대한 라이트동작 시 제2 패드(21)를 통해 입력된 제2 입력데이터(DIN2)를 버퍼링하여 제2 내부입력데이터(INT_DIN2)를 생성한다. 제2 라이트경로부(23)는 제2 데이터입출력부(2)에 대한 라이트동작 시 제2 내부입력데이터(INT_DIN2)를 제2 입출력라인(GIO2)에 싣기 위해, 제2 입출력라인(GIO2)을 구동한다. 제2 리드경로부(24)는 제2 데이터입출력부(2)에 대한 리드동작 시 제2 입출력라인(GIO2)에 실린 데이터로부터 제2 내부출력데이터(rdata2, fdata2)를 추출한다. 제2 리드경로부(24)는 제2 내부출력데이터(rdata2, fdata2)를 추출하는 동작 중 생성되는 리드내부신호(RD_INT)를 출력한다. 제2 모니터링신호생성부(25)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 라이트내부신호(WT_INT)를 버퍼링하여 제2 모니터링신호(MS2)를 생성한다. 제2 출력부(26)는 모니터링인에이블신호(M_EN)에 응답하여 제2 내부출력데이터(rdata2, fdata2) 또는 제2 모니터링신호(MS2)를 제2 출력데이터(DOUT2)로 선택적으로 출력한다. 제2 출력데이터(DOUT2)는 제2 패드(21)를 통해 출력된다. 제2 출력부(26)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 제2 모니터링신호(MS2)를 제2 출력데이터(DOUT2)로 출력한다. 제2 출력부(26)는 모니터링인에이블신호(M_EN)가 디스에이블되는 경우 제2 내부출력데이터(rdata2, fdata2)를 내부클럭(rclk, fclk)에 동기하여 제2 출력데이터(DOUT2)로 출력한다.
도 2는 제1 모니터링신호생성부(15)의 일 실시예에 따른 회로도이고, 도 3은 제1 출력부(16)의 일 실시예에 따른 회로도이다.
도 2에 도시된 바와 같이, 제1 모니터링신호생성부(15)는 모니터링인에이블신호(M_EN) 및 리드내부신호(RD_INT)를 입력받아 부정논리곱 연산을 수행하여 제1 모니터링신호(MS1)를 생성하는 낸드게이트(ND11)로 구성된다. 제1 모니터링신호생성부(15)는 모니터링인에이블신호(M_EN)가 로직하이레벨로 인에이블되는 경우 리드내부신호(RD_INT)를 반전 버퍼링하여 출력한다. 제2 모니터링신호생성부(25)도 제1 모니터링신호생성부(15)와 입출력신호의 종류만 상이할 뿐 동작은 동일하므로, 도 2에 도시된 회로를 이용하여 구현할 수 있다.
도 3에 도시된 바와 같이, 제1 출력부(16)는 내부데이터전달부(161), 모니터링신호전달부(162), 래치부(163) 및 출력드라이버(164)로 구성된다. 내부데이터전달부(161)는 모니터링인에이블신호(M_EN)가 로직로우레벨로 디스에이블되는 경우 내부클럭(rclk, fclk)에 동기하여 제1 내부출력데이터(rdata1, fdata1)를 반전버퍼링하여 내부노드(nd11)로 전달한다. 모니터링신호전달부(162)는 모니터링인에이블신호(M_EN)가 로직하이레벨로 인에이블되는 경우 제1 모니터링신호(MS1)를 반전버퍼링하여 내부노드(nd11)로 전달한다. 래치부(163)는 내부노드(nd11)를 래치하고, 버퍼링하여 출력한다. 출력드라이버(164)는 래치부(163)의 출력신호에 응답하여 제1 출력데이터(DOUT1)를 구동한다. 제2 출력부(26)도 제1 출력부(16)와 입출력신호의 종류만 상이할 뿐 동작은 동일하므로, 도 3에 도시된 회로를 이용하여 구현할 수 있다.
이상 살펴본 바와 같이 구성된 본 실시예의 반도체메모리장치의 모니터링 동작을 살펴보되, 제1 데이터입출력부(1)에 대한 라이트동작이 수행되는 경우와 제2 데이터입출력부(2)에 대한 리드동작이 수행되는 경우를 나누어 살펴보면 다음과 같다.
우선, 제1 데이터입출력부(1)에 대한 라이트동작이 수행될 때 모니터링인에이블신호(M_EN)가 인에이블되는 경우 제2 모니터링신호생성부(25)는 제1 라이트경로부(13)에서 생성된 라이트내부신호(WT_INT)를 버퍼링하여 제2 모니터링신호(MS2)를 생성한다. 제2 출력부(26)는 제2 모니터링신호(MS2)를 버퍼링하여 제2 패드(21)로 출력한다.
다음으로, 제2 데이터입출력부(2)에 대한 리드동작이 수행될 때 모니터링인에이블신호(M_EN)가 인에이블되는 경우 제1 모니터링신호생성부(15)는 제2 리드경로부(24)에서 생성된 리드내부신호(RD_INT)를 버퍼링하여 제1 모니터링신호(MS1)를 생성한다. 제1 출력부(16)는 제1 모니터링신호(MS1)를 버퍼링하여 제1 패드(11)로 출력한다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체메모리장치는 제1 데이터입출력부(1)에 대한 라이트동작이 수행될 때 생성되는 라이트내부신호(WT_INT)를 제2 패드(21)를 통해 확인할 수 있다. 즉, 라이트동작이 수행되는 제1 데이터입출력부(1)와 별도로 구비된 제2 데이터입출력부(2)를 통해 라이트내부신호(WT_INT)에 대한 리드동작을 수행하여 제1 데이터입출력부(1)에 대한 라이트동작을 모니터링할 수 있다. 모니터링 동작에 의해 라이트내부신호(WT_INT)의 마진을 확인할 수 있고, 오동작의 원인을 용이하게 파악할 수 있다. 또한, 본 실시예에 따른 반도체메모리장치는 제2 데이터입출력부(2)에 대한 리드동작이 수행될 때 생성되는 리드내부신호(RD_INT)를 제1 패드(11)를 통해 확인할 수 있다. 즉, 리드동작이 수행되는 제2 데이터입출력부(2)와 별도로 구비된 제1 데이터입출력부(1)를 통해 리드내부신호(RD_INT)에 대한 리드동작을 수행하여 제2 데이터입출력부(2)에 대한 리드동작을 모니터링할 수 있다. 모니터링 동작에 의해 리드내부신호(RD_INT)의 마진을 확인할 수 있고, 오동작의 원인을 용이하게 파악할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체메모리장치의 구성을 도시한 블럭도이다.
도 4에 도시된 바와 같이, 본 실시예에 따른 반도체메모리장치는 데이터입력부(3) 및 데이터입출력부(4)로 구성된다. 데이터입력부(3)는 제1 패드(31), 제1 입력버퍼(32) 및 제1 라이트경로부(33)로 구성된다. 데이터입출력부(4)는 제2 패드(41), 제2 입력버퍼(42), 제2 라이트경로부(43), 제2 리드경로부(44), 모니터링신호생성부(45) 및 제2 출력부(46)로 구성된다.
제1 입력버퍼(32)는 데이터입력부(3)에 대한 라이트동작 시 제1 패드(31)를 통해 입력된 제1 입력데이터(DIN1)를 버퍼링하여 제1 내부입력데이터(INT_DIN1)를 생성한다. 제1 라이트경로부(33)는 데이터입력부(3)에 대한 라이트동작 시 제1 내부입력데이터(INT_DIN1)를 제1 입출력라인(GIO1)에 싣기 위해, 제1 입출력라인(GIO1)을 구동한다. 제1 라이트경로부(33)는 제1 입출력라인(GIO1)을 구동하는 동작 중 생성되는 라이트내부신호(WT_INT)를 출력한다.
제2 입력버퍼(42)는 데이터입출력부(4)에 대한 라이트동작 시 제2 패드(41)를 통해 입력된 제2 입력데이터(DIN2)를 버퍼링하여 제2 내부입력데이터(INT_DIN2)를 생성한다. 제2 입력버퍼(42)는 모니터링인에이블신호(M_EN)가 인에이블된 상태에서 버퍼오프신호(BOFF)에 의해 제2 입력데이터(DIN2)를 버퍼링하는 동작을 중단한다. 제2 라이트경로부(43)는 데이터입출력부(4)에 대한 라이트동작 시 제2 내부입력데이터(INT_DIN2)를 제2 입출력라인(GIO2)에 싣기 위해, 제2 입출력라인(GIO2)을 구동한다. 제2 리드경로부(44)는 제2 데이터입출력부(2)에 대한 리드동작 시 제2 입출력라인(GIO2)에 실린 데이터로부터 내부출력데이터(INT_DOUT)를 추출한다. 모니터링신호생성부(45)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 라이트내부신호(WT_INT)를 버퍼링하여 모니터링신호(MS)를 생성한다. 모니터링신호생성부(45)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 제2 입력버퍼(42)의 동작을 중단하기 위한 버퍼오프신호(BOFF)를 생성한다. 제2 출력부(46)는 모니터링인에이블신호(M_EN)에 응답하여 내부출력데이터(INT_DOUT) 또는 모니터링신호(MS)를 출력데이터(DOUT)로 선택적으로 출력한다. 출력데이터(DOUT)는 제2 패드(41)를 통해 출력된다. 제2 출력부(46)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 모니터링신호(MS)를 출력데이터(DOUT)로 출력한다. 제2 출력부(46)는 모니터링인에이블신호(M_EN)가 디스에이블되는 경우 내부출력데이터(INT_DOUT)를 출력데이터(DOUT)로 출력한다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체메모리장치는 데이터입력부(3)에 대한 라이트동작이 수행될 때 생성되는 라이트내부신호(WT_INT)를 제2 패드(41)를 통해 확인할 수 있다. 즉, 라이트동작이 수행되는 데이터입력부(3)와 별도로 구비된 데이터입출력부(4)를 통해 라이트내부신호(WT_INT)에 대한 리드동작을 수행하여 데이터입력부(3)에 대한 라이트동작을 모니터링할 수 있다. 모니터링 동작에 의해 라이트내부신호(WT_INT)의 마진을 확인할 수 있고, 오동작의 원인을 용이하게 파악할 수 있다. 또한, 본 실시예에 따른 반도체메모리장치는 라이트내부신호(WT_INT)를 모니터링하면서 제2 입력버퍼(42)의 동작을 중단한다. 이는 라이트내부신호(WT_INT)를 제2 패드(41)를 통해 모니터링할 때 제2 입력버퍼(42)의 동작에 의해 라이트내부신호(WT_INT)에 왜곡이 발생하는 것을 방지하기 위함이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체메모리장치의 구성을 도시한 블럭도이다.
도 5에 도시된 바와 같이, 제1 데이터입력부(5), 제2 데이터입력부(6) 및 데이터입출력부(7)로 구성된다. 제1 데이터입력부(5)는 제1 패드(51), 제1 입력버퍼(52) 및 제1 라이트경로부(53)로 구성된다. 제2 데이터입력부(6)는 제2 패드(61), 제2 입력버퍼(62) 및 제2 라이트경로부(63)로 구성된다. 데이터입출력부(7)는 제3 패드(71), 제3 입력버퍼(72), 선택입력부(73), 제3 라이트경로부(74), 제3 리드경로부(75), 모니터링신호생성부(76) 및 제2 출력부(77)로 구성된다.
제1 입력버퍼(52)는 제1 데이터입력부(5)에 대한 라이트동작 시 제1 패드(51)를 통해 입력된 제1 입력데이터(DIN1)를 버퍼링하여 제1 내부입력데이터(INT_DIN1)를 생성한다. 제1 라이트경로부(53)는 제1 데이터입력부(5)에 대한 라이트동작 시 제1 내부입력데이터(INT_DIN1)를 제1 입출력라인(GIO1)에 싣기 위해, 제1 입출력라인(GIO1)을 구동한다. 제1 라이트경로부(53)는 제1 입출력라인(GIO1)을 구동하는 동작 중 생성되는 라이트내부신호(WT_INT)를 출력한다.
제2 입력버퍼(62)는 제2 데이터입력부(6)에 대한 라이트동작 시 제2 패드(61)를 통해 입력된 제2 입력데이터(DIN2)를 버퍼링하여 제2 내부입력데이터(INT_DIN2)를 생성한다. 제2 라이트경로부(63)는 제2 데이터입력부(6)에 대한 라이트동작 시 제2 내부입력데이터(INT_DIN2)를 제2 입출력라인(GIO2)에 싣기 위해, 제2 입출력라인(GIO2)을 구동한다.
제3 입력버퍼(72)는 데이터입출력부(7)에 대한 라이트동작 시 제3 패드(71)를 통해 입력된 제3 입력데이터(DIN3)를 버퍼링하여 제3 내부입력데이터(INT_DIN3)를 생성한다. 제3 입력버퍼(72)는 모니터링인에이블신호(M_EN)가 인에이블된 상태에서 버퍼오프신호(BOFF)에 의해 제3 입력데이터(DIN3)를 버퍼링하는 동작을 중단한다. 선택입력부(73)는 모니터링인에이블신호(M_EN)에 응답하여 제2 내부입력데이터(INT_DIN2) 또는 제3 내부입력데이터(INT_DIN3)를 선택적으로 선택입력데이터(DIN_SEL)로 출력한다. 제3 라이트경로부(74)는 데이터입출력부(7)에 대한 라이트동작 시 제3 내부입력데이터(INT_DIN3)를 제3 입출력라인(GIO3)에 싣기 위해, 제3 입출력라인(GIO3)을 구동한다. 제3 리드경로부(75)는 제3 데이터입출력부(3)에 대한 리드동작 시 제3 입출력라인(GIO3)에 실린 데이터로부터 내부출력데이터(INT_DOUT)를 추출한다. 모니터링신호생성부(76)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 라이트내부신호(WT_INT)를 버퍼링하여 모니터링신호(MS)를 생성한다. 모니터링신호생성부(76)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 제3 입력버퍼(72)의 동작을 중단하기 위한 버퍼오프신호(BOFF)를 생성한다. 제3 출력부(77)는 모니터링인에이블신호(M_EN)에 응답하여 내부출력데이터(INT_DOUT) 또는 모니터링신호(MS)를 출력데이터(DOUT)로 선택적으로 출력한다. 출력데이터(DOUT)는 제3 패드(71)를 통해 출력된다. 제3 출력부(77)는 모니터링인에이블신호(M_EN)가 인에이블되는 경우 모니터링신호(MS)를 출력데이터(DOUT)로 출력한다. 제3 출력부(77)는 모니터링인에이블신호(M_EN)가 디스에이블되는 경우 내부출력데이터(INT_DOUT)를 출력데이터(DOUT)로 출력한다.
도 6은 선택입력부(73)의 일 실시예에 따른 회로도이다.
도 6에 도시된 바와 같이, 선택입력부(73)는 모니터링인에이블신호(M_EN)가 로직하이레벨로 인에이블되는 경우 제2 내부입력데이터(INT_DIN2)를 선택입력데이터(DIN_SEL)로 출력하는 전달게이트(T71)와, 모니터링인에이블신호(M_EN)가 로직로우레벨로 디스에이블되는 경우 제3 내부입력데이터(INT_DIN3)를 선택입력데이터(DIN_SEL)로 출력하는 전달게이트(T72)로 구성된다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체메모리장치는 제1 데이터입력부(5)에 대한 라이트동작이 수행될 때 생성되는 라이트내부신호(WT_INT)를 제3 패드(71)를 통해 확인할 수 있다. 즉, 라이트동작이 수행되는 제1 데이터입력부(5)와 별도로 구비된 데이터입출력부(7)를 통해 라이트내부신호(WT_INT)에 대한 리드동작을 수행하여 제1 데이터입력부(5)에 대한 라이트동작을 모니터링할 수 있다. 모니터링 동작에 의해 라이트내부신호(WT_INT)의 마진을 확인할 수 있고, 오동작의 원인을 용이하게 파악할 수 있다. 또한, 본 실시예에 따른 반도체메모리장치는 라이트내부신호(WT_INT)를 모니터링하면서 제3 입력버퍼(72)의 동작을 중단한다. 이는 라이트내부신호(WT_INT)를 제3 패드(71)를 통해 모니터링할 때 제3 입력버퍼(72)의 동작에 의해 라이트내부신호(WT_INT)에 왜곡이 발생하는 것을 방지하기 위함이다. 아울러, 본 실시예에 따른 반도체메모리장치는 라이트내부신호(WT_INT)를 제3 패드(71)를 통해 모니터링하는 동작을 수행하면서 선택입력부(73)를 통해 제2 내부입력데이터(INT_DIN2)를 입력받아 라이트동작을 수행할 수 있다. 이와 같이, 데이터입출력부(7)는 제2 데이터입력부(6)를 이용하여 데이터를 입력받아 제3 글로벌입출력라인(GIO3)에 데이터를 싣는 라이트동작을 제1 데이터입력부(5)에 대한 라이트동작을 모니터링하는 동작과 동시에 수행하여 모니터링 동작을 위해 추가적인 시간이 소모되는 것을 방지하고 있다.
(제1 실시예)
1: 제1 데이터입출력부 2: 제2 데이터입출력부
11: 제1 패드 12: 제1 입력버퍼
13: 제1 라이트경로부 14: 제1 리드경로부
15: 제1 모니터링신호생성부 16: 제1 출력부
21: 제2 패드 22: 제2 입력버퍼
23: 제2 라이트경로부 24: 제2 리드경로부
25: 제2 모니터링신호생성부 26: 제2 출력부
161: 내부데이터전달부 162: 모니터링신호전달부
163: 래치부 164: 출력드라이버
(제2 실시예)
3: 데이터입력부 4: 데이터입출력부
31: 제1 패드 32: 제1 입력버퍼
33: 제1 라이트경로부 41: 제2 패드
42: 제2 입력버퍼 43: 제2 라이트경로부
44: 제2 리드경로부 45: 모니터링신호생성부
46: 제2 출력부
(제3 실시예)
5: 제1 데이터입력부 6: 제2 데이터입력부
7 데이터입출력부 51: 제1 패드
52: 제1 입력버퍼 53: 제1 라이트경로부
61: 제2 패드 62 제2 입력버퍼
63: 제2 라이트경로부 71: 제3 패드
72: 제3 입력버퍼 73: 선택입력부
74: 제3 라이트경로부 75: 제3 리드경로부
76: 모니터링신호생성부 77: 제2 출력부

Claims (25)

  1. 제1 패드를 통해 입력된 제1 입력데이터를 제1 입출력라인에 싣는 라이트동작을 수행하고, 상기 라이트동작 중 생성되는 라이트내부신호를 출력하는 제1 데이터입출력부; 및
    상기 라이트내부신호를 입력받아, 모니터링인에이블신호에 응답하여 상기 라이트내부신호를 제2 패드로 출력하는 제2 데이터입출력부를 포함하는 반도체메모리장치.
  2. 제 1 항에 있어서, 상기 제1 데이터입출력부는
    상기 라이트동작 시 상기 제1 패드를 통해 입력된 상기 제1 입력데이터를 버퍼링하여 제1 내부입력데이터를 출력하는 입력버퍼; 및
    상기 라이트동작 시 상기 제1 내부입력데이터에 응답하여 상기 제1 입출력라인을 구동하면서 생성되는 상기 라이트내부신호를 출력하는 라이트경로부를 포함하는 반도체메모리장치.
  3. 제 2 항에 있어서, 상기 제2 데이터입출력부는
    상기 모니터링인에이블신호에 응답하여 상기 라이트내부신호를 버퍼링하여 모니터링신호를 생성하는 모니터링신호생성부; 및
    상기 모니터링인에이블신호에 응답하여 상기 모니터링신호를 상기 제2 패드로 출력하는 출력부를 포함하는 반도체메모리장치.
  4. 제 3 항에 있어서, 상기 모니터링신호생성부는 상기 모니터링인에이블신호가 인에이블되는 경우 상기 제2 패드를 통해 입력된 제2 입력데이터를 버퍼링하는 동작을 중단하기 위한 버퍼오프신호를 생성하는 반도체메모리장치.
  5. 제 4 항에 있어서, 상기 출력부는
    상기 모니터링인에이블신호가 디스에이블된 상태에서 상기 제2 데이터입출력부를 통한 리드동작이 수행되는 경우 내부클럭에 동기하여 내부출력데이터를 내부노드로 전달하는 내부데이터전달부; 및
    상기 모니터링인에이블신호가 인에이블된 상태에서 상기 모니터링신호를 상기 내부노드로 전달하는 모니터링신호전달부를 포함하는 반도체메모리장치.
  6. 제 5 항에 있어서, 상기 출력부는
    상기 내부노드의 신호를 래치하고 버퍼링하여 출력하는 래치부; 및
    상기 래치부의 출력신호에 응답하여 출력데이터를 구동하는 출력드라이버를 더 포함하는 반도체메모리장치.
  7. 제 1 항에 있어서, 상기 제2 데이터입출력부는 제2 입출력라인에 실린 데이터를 상기 제2 패드를 통해 출력하는 리드동작을 수행하고, 상기 리드동작 중 생성되는 리드내부신호를 출력하는 반도체메모리장치.
  8. 제 7 항에 있어서, 상기 제2 데이터입출력부는
    상기 리드동작 시 상기 제2 입출력라인에 실린 데이터에 응답하여 내부출력데이터를 추출하면서 생성되는 상기 리드내부신호를 출력하는 리드경로부; 및
    상기 모니터링인에이블신호가 디스에이블된 상태에서, 상기 리드 동작 시 내부클럭에 응답하여 상기 내부출력데이터를 상기 제2 패드로 출력하는 출력부를 포함하는 반도체메모리장치.
  9. 제 7 항에 있어서, 상기 제1 데이터입출력부는
    상기 리드내부신호를 입력받아, 상기 모니터링인에이블신호에 응답하여 상기 리드내부신호를 상기 제1 패드로 출력하는 반도체메모리장치.
  10. 제 9 항에 있어서, 상기 제1 데이터입출력부는
    상기 모니터링인에이블신호에 응답하여 상기 리드내부신호를 버퍼링하여 모니터링신호를 생성하는 모니터링신호생성부; 및
    상기 모니터링인에이블신호에 응답하여 상기 모니터링신호를 상기 제1 패드로 출력하는 출력부를 포함하는 반도체메모리장치.
  11. 제 10 항에 있어서, 상기 출력부는
    상기 모니터링인에이블신호가 디스에이블된 상태에서 상기 제1 데이터입출력부를 통한 리드동작이 수행되는 경우 내부클럭에 동기하여 내부출력데이터를 내부노드로 전달하는 내부데이터전달부; 및
    상기 모니터링인에이블신호가 인에이블된 상태에서 상기 모니터링신호를 상기 내부노드로 전달하는 모니터링신호전달부를 포함하는 반도체메모리장치.
  12. 제 11 항에 있어서, 상기 출력부는
    상기 내부노드의 신호를 래치하고 버퍼링하여 출력하는 래치부; 및
    상기 래치부의 출력신호에 응답하여 출력데이터를 구동하는 출력드라이버를 더 포함하는 반도체메모리장치.
  13. 제1 입출력라인에 실린 데이터를 상기 제1 패드를 통해 출력하는 리드동작을 수행하고, 상기 리드동작 중 생성되는 리드내부신호를 출력하는 제1 데이터입출력부; 및
    상기 리드내부신호를 입력받아, 모니터링인에이블신호에 응답하여 상기 리드내부신호를 제2 패드로 출력하는 제2 데이터입출력부를 포함하는 반도체메모리장치.
  14. 제 13 항에 있어서, 상기 제1 데이터입출력부는
    상기 리드동작 시 상기 제1 입출력라인에 실린 데이터에 응답하여 내부출력데이터를 추출하면서 생성되는 상기 리드내부신호를 출력하는 리드경로부; 및
    상기 모니터링인에이블신호가 디스에이블된 상태에서, 상기 리드동작 시 내부클럭에 응답하여 상기 내부출력데이터를 상기 제1 패드로 출력하는 출력부를 포함하는 반도체메모리장치.
  15. 제 14 항에 있어서, 상기 제2 데이터입출력부는
    상기 모니터링인에이블신호에 응답하여 상기 리드내부신호를 버퍼링하여 모니터링신호를 생성하는 모니터링신호생성부; 및
    상기 모니터링인에이블신호에 응답하여 상기 모니터링신호를 상기 제2 패드로 출력하는 출력부를 포함하는 반도체메모리장치.
  16. 제 15 항에 있어서, 상기 출력부는
    상기 모니터링인에이블신호가 디스에이블된 상태에서 상기 제2 데이터입출력부를 통한 리드동작이 수행되는 경우 내부클럭에 동기하여 내부출력데이터를 내부노드로 전달하는 내부데이터전달부; 및
    상기 모니터링인에이블신호가 인에이블된 상태에서 상기 모니터링신호를 상기 내부노드로 전달하는 모니터링신호전달부를 포함하는 반도체메모리장치.
  17. 제 16 항에 있어서, 상기 출력부는
    상기 내부노드의 신호를 래치하고 버퍼링하여 출력하는 래치부; 및
    상기 래치부의 출력신호에 응답하여 출력데이터를 구동하는 출력드라이버를 더 포함하는 반도체메모리장치.
  18. 제1 패드를 통해 입력된 제1 입력데이터를 버퍼링하여 제1 내부입력데이터를 생성하고, 상기 제1 내부입력데이터를 제1 입출력라인에 싣는 제1 라이트동작을 수행하며, 상기 제1 라이트동작 중 생성되는 라이트내부신호를 출력하는 제1 데이터입력부;
    제2 패드를 통해 입력된 제2 입력데이터를 버퍼링하여 제2 내부입력데이터를 생성하고, 상기 제2 내부입력데이터를 제2 입출력라인에 싣는 제2 라이트동작을 수행하는 제2 데이터입력부; 및
    모니터링인에이블신호에 응답하여 상기 라이트내부신호를 제3 패드로 출력하고, 상기 제2 내부입력데이터를 제3 입출력라인에 싣는 제3 라이트동작을 수행하는 데이터입출력부를 포함하는 반도체메모리장치.
  19. 제 18 항에 있어서, 상기 제1 데이터입력부는
    상기 제1 라이트동작 시 상기 제1 패드를 통해 입력된 상기 제1 입력데이터를 버퍼링하여 제1 내부입력데이터를 출력하는 제1 입력버퍼; 및
    상기 제1 라이트동작 시 상기 제1 내부입력데이터에 응답하여 상기 제1 입출력라인을 구동하면서 생성되는 상기 라이트내부신호를 출력하는 제1 라이트경로부를 포함하는 반도체메모리장치.
  20. 제 19 항에 있어서, 상기 제2 데이터입력부는
    상기 제2 라이트동작 시 상기 제2 패드를 통해 입력된 상기 제2 입력데이터를 버퍼링하여 제2 내부입력데이터를 출력하는 제2 입력버퍼; 및
    상기 제2 라이트동작 시 상기 제2 내부입력데이터에 응답하여 상기 제2 입출력라인을 구동하는 제2 라이트경로부를 포함하는 반도체메모리장치.
  21. 제 20 항에 있어서, 상기 데이터입출력부는
    상기 모니터링인에이블신호에 응답하여 상기 라이트내부신호를 버퍼링하여 모니터링신호를 생성하는 모니터링신호생성부; 및
    상기 모니터링인에이블신호에 응답하여 상기 모니터링신호를 상기 제3 패드로 출력하는 출력부를 포함하는 반도체메모리장치.
  22. 제 21 항에 있어서, 상기 모니터링신호생성부는 상기 모니터링인에이블신호가 인에이블되는 경우 상기 제3 패드를 통해 입력된 제3 입력데이터를 버퍼링하여 제3 내부입력데이터를 생성하는 동작을 중단하기 위한 버퍼오프신호를 생성하는 반도체메모리장치.
  23. 제 22 항에 있어서, 상기 데이터입출력부는
    상기 모니터링인에이블신호에 응답하여 상기 제2 내부입력데이터 또는 상기 제3 내부입력데이터를 선택입력데이터로 선택하여 입력받는 선택입력부; 및
    상기 선택입력데이터에 응답하여 제3 입출력라인을 구동하는 제3 라이트경로부를 포함하는 반도체메모리장치.
  24. 제 21 항에 있어서, 상기 출력부는
    상기 모니터링인에이블신호가 디스에이블된 상태에서 상기 데이터입출력부를 통한 리드동작이 수행되는 경우 내부출력데이터를 내부노드로 전달하는 내부데이터전달부; 및
    상기 모니터링인에이블신호가 인에이블된 상태에서 상기 모니터링신호를 상기 내부노드로 전달하는 모니터링신호전달부를 포함하는 반도체메모리장치.
  25. 제 24 항에 있어서, 상기 출력부는
    상기 내부노드의 신호를 래치하고 버퍼링하여 출력하는 래치부; 및
    상기 래치부의 출력신호에 응답하여 출력데이터를 구동하는 출력드라이버를 더 포함하는 반도체메모리장치.
KR1020120090934A 2012-08-20 2012-08-20 반도체메모리장치 KR20140025012A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120090934A KR20140025012A (ko) 2012-08-20 2012-08-20 반도체메모리장치
US13/719,018 US9165618B2 (en) 2012-08-20 2012-12-18 Semiconductor memory device for conducting monitoring operation to verify read and write operations
CN201310027791.2A CN103632709B (zh) 2012-08-20 2013-01-24 半导体存储器件
CN201710854279.3A CN107767908B (zh) 2012-08-20 2013-01-24 半导体存储器件
CN201710853633.0A CN107705811B (zh) 2012-08-20 2013-01-24 半导体存储器件
US14/887,257 US9311972B2 (en) 2012-08-20 2015-10-19 Semiconductor memory device for conducting monitoring operation to verify read and write operations
US14/887,242 US9508404B2 (en) 2012-08-20 2015-10-19 Semiconductor memory device for conducting monitoring operation to verify read and write operations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120090934A KR20140025012A (ko) 2012-08-20 2012-08-20 반도체메모리장치

Publications (1)

Publication Number Publication Date
KR20140025012A true KR20140025012A (ko) 2014-03-04

Family

ID=50099946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120090934A KR20140025012A (ko) 2012-08-20 2012-08-20 반도체메모리장치

Country Status (3)

Country Link
US (3) US9165618B2 (ko)
KR (1) KR20140025012A (ko)
CN (3) CN107767908B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069230A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986087B2 (en) * 2002-09-09 2006-01-10 Hewlett-Packard Development Company, L.P. Method and apparatus for improving testability of I/O driver/receivers
KR100586546B1 (ko) 2004-04-13 2006-06-08 주식회사 하이닉스반도체 메모리장치의 데이터라인 모니터링 장치
US7038512B2 (en) * 2004-06-29 2006-05-02 Intel Corporation Closed-loop independent DLL-controlled rise/fall time control circuit
KR100772724B1 (ko) * 2005-09-28 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치
KR100743995B1 (ko) * 2005-09-29 2007-08-01 주식회사 하이닉스반도체 메모리 장치의 쓰기 회로
JP4879555B2 (ja) * 2005-10-24 2012-02-22 エルピーダメモリ株式会社 Ｄｌｌ回路及びこれらを備えた半導体装置
KR100757925B1 (ko) * 2006-04-05 2007-09-11 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력 장치 및 제어방법
KR100694978B1 (ko) * 2006-05-12 2007-03-14 주식회사 하이닉스반도체 데이터 입출력 속도를 증가시키는 구조를 가지는 플래시메모리 장치 및 그 데이터 입출력 동작 방법
KR20080026725A (ko) 2006-09-21 2008-03-26 주식회사 하이닉스반도체 반도체 메모리 장치의 내부신호 모니터장치 및 모니터방법
KR20080114359A (ko) * 2007-06-27 2008-12-31 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 불량 경로 검출 방법
CN101216781B (zh) * 2007-12-28 2011-03-23 中国科学院计算技术研究所 一种多处理器系统、装置及方法
KR100956783B1 (ko) * 2008-10-14 2010-05-12 주식회사 하이닉스반도체 반도체 메모리 장치
KR20100116253A (ko) * 2009-04-22 2010-11-01 삼성전자주식회사 입출력 회로 및 이를 포함하는 집적회로 장치

Also Published As

Publication number Publication date
US20160042775A1 (en) 2016-02-11
US20140050037A1 (en) 2014-02-20
US9165618B2 (en) 2015-10-20
US9508404B2 (en) 2016-11-29
US9311972B2 (en) 2016-04-12
CN107767908A (zh) 2018-03-06
CN107705811B (zh) 2021-04-20
CN103632709B (zh) 2018-06-01
CN107705811A (zh) 2018-02-16
CN103632709A (zh) 2014-03-12
CN107767908B (zh) 2021-05-28
US20160042774A1 (en) 2016-02-11

Similar Documents

Publication Publication Date Title
US9818707B2 (en) Stacked memory chip having reduced input-output load, memory module and memory system including the same
US10489061B2 (en) Shift read command for performing rank-to-rank transfers in semiconductor memory devices
CN102347067B (zh) 预充电电路及包括所述预充电电路的半导体存储器件
US9646676B1 (en) Semiconductor devices and semiconductor systems including the same
US9959935B2 (en) Input-output circuit for supporting multiple-input shift register (MISR) function and memory device including the same
US10685697B2 (en) Semiconductor devices and operations thereof
KR100890381B1 (ko) 반도체 메모리 소자
KR20150007507A (ko) 반도체 장치 및 그의 구동방법
US9659611B1 (en) Semiconductor devices and semiconductor systems including the same
US10817974B2 (en) Memory device and memory system including the same
US10381066B2 (en) Semiconductor memory device with burst mode
KR20140068648A (ko) 반도체 메모리 장치
US10366730B2 (en) Semiconductor devices and semiconductor systems including the same
KR20160099949A (ko) 메모리 장치, 이를 포함하는 메모리 모듈, 및 메모리 시스템
US20150124543A1 (en) Semiconductor devices
US9672890B2 (en) Semiconductor memory apparatus
KR20140025012A (ko) 반도체메모리장치
US10990522B2 (en) Electronic devices relating to a mode register information signal
US10475486B2 (en) Electronic devices
US20150243347A1 (en) Semiconductor device preventing multiword state
US7924595B2 (en) High-density semiconductor device
US9508418B1 (en) Semiconductor device
US10854248B2 (en) Semiconductor devices
KR20120120759A (ko) 반도체 집적회로 및 그의 구동방법
US9613677B1 (en) Semiconductor devices and semiconductor systems including the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid