CN107767908B - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN107767908B
CN107767908B CN201710854279.3A CN201710854279A CN107767908B CN 107767908 B CN107767908 B CN 107767908B CN 201710854279 A CN201710854279 A CN 201710854279A CN 107767908 B CN107767908 B CN 107767908B
Authority
CN
China
Prior art keywords
signal
data
internal
monitor
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710854279.3A
Other languages
English (en)
Other versions
CN107767908A (zh
Inventor
金珍儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107767908A publication Critical patent/CN107767908A/zh
Application granted granted Critical
Publication of CN107767908B publication Critical patent/CN107767908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体存储器件，所述半导体存储器件包括(部分地)：第一数据I/O块和第二数据I/O块。在写入操作期间，第一数据I/O块将经由第一焊盘供应的输入数据传送第一全局I/O线，并且还产生写入内部信号。第二数据I/O块响应于监控使能信号而将写入内部信号传送到第二焊盘。在读取操作期间，第一数据I/O块将数据从第一全局I/O线供应到第一焊盘，并且还产生读取内部信号。第二数据I/O块响应于监控使能信号而将读取内部信号传送到第二焊盘。

Description

半导体存储器件
本申请是申请日为2013年1月24日、申请号为CN 201310027791.2、发明名称为“半导体存储器件”的中国发明专利申请的分案申请。
技术领域
本发明的实施例涉及一种半导体存储器件。
背景技术
计算机系统或电子通信系统随着存储容量的增加和这些系统中所使用的半导体存储器件的更低的制造成本而继续进步。具体地，半导体存储器件的高集成密度可以带来半导体存储器件的大容量数据存储。半导体存储器件(例如动态随机存取存储(DRAM)器件)可以被配置成包括沿着行和列排列成彼此相交叉的多个字线和多个位线，并且多个存储器单元可以设置在字线和位线的相应的交叉点处。DRAM器件的每个存储器单元可以被配置成包括单个单元晶体管和单个电容器，并且DRAM器件的存储器单元可以构成一个或更多个存储器单元块。在下文中简要地描述DRAM器件的操作。
如果互补的(例如，反相的)行地址选通(/RAS)信号在激活操作期间被使能，则可以将经由行地址缓冲器供应的行地址信号译码，以执行在单元块中选择一个字线的行译码操作。在这种情况下，如果与选中的字线电连接的存储器单元中的数据被加载到包括位线和互补位线的位线对上，则可以将通知感测放大器操作的时间点的信号使能，以驱动被行地址信号选中的单元块的感测放大器驱动电路。另外，感测放大器的偏置电位可以被感测放大器驱动电路改变成核心电位(Vcore)或接地电位(Vss)，并且感测放大器可以操作。如果感测放大器操作，则可以将位线电位和互补位线电位之间的小电位差放大成具有大电位差。
随后，如果执行读取操作，则可以将由感测放大器放大的至少一个位线数据经由被列地址信号选中并导通的列传送晶体管传送到输入/输出(I/O)线。此外，如果执行写入操作，则可以将经由I/O线供应的数据经由被列地址信号选中并导通的列传送晶体管加载到位线上，并且可以将位线上的数据经由被选中的字线导通的至少一个单元晶体管储存在存储器单元中。
如上所述，半导体存储器件可以在写入模式中操作以将数据储存在存储器单元中，或者在读取操作中操作以读取储存在存储器单元中的数据。当执行写入操作和读取操作时，可以在半导体存储器件中产生多个内部信号。
发明内容
示例性实施例针对一种半导体存储器件。
根据一些实施例，一种半导体存储器件包括：第一数据I/O块和第二数据I/O块。第一数据I/O块执行写入操作以将经由第一焊盘供应的第一输入数据传送到第一全局I/O线，并且还产生写入内部信号。第二数据I/O块响应于监控使能信号而将写入内部信号传送到第二焊盘。
根据另一些实施例，一种半导体存储器件包括：第一数据I/O块和第二数据I/O块。第一数据I/O块执行读取操作，由此将第一全局I/O线上的数据供应到第一焊盘。第一数据I/O块在读取操作期间产生读取内部信号。第二数据I/O块响应于监控使能信号而将读取内部信号传送到第二焊盘。
根据另一些实施例，一种半导体存储器件包括：第一数据输入块、第二数据输入块以及数据I/O块。第一数据输入块缓冲经由第一焊盘供应的第一输入数据，以产生第一内部输入数据。另外，第一数据输入块执行第一写入操作，以将第一内部输入数据加载到第一全局I/O线。此外，第一数据输入块在第一写入操作期间产生写入内部信号。第二数据输入块缓冲经由第二焊盘供应的第二输入数据，以产生第二内部输入数据。第二数据输入块执行第二写入操作，以将第二内部输入数据加载到第二全局I/O线上。数据I/O块响应于监控使能信号而将写入内部信号传送到第三焊盘。数据I/O块执行第三写入操作，以将第二内部输入数据加载到第三全局I/O线上。
根据本发明的一个实施例的操作半导体存储器件的方法包括(部分地)以下步骤：执行写入操作以将第一输入数据从第一焊盘传送到第一全局I/O线；在写入操作期间产生写入内部信号；以及响应于监控使能信号而将写入内部信号传送到第二焊盘。
根据本发明的另一个实施例的操作半导体存储器件的方法包括(部分地)以下步骤：执行读取操作以将数据从第一全局I/O线供应到第一焊盘；产生读取内部信号；以及响应于监控使能信号而将读取内部信号传送到第二焊盘。
根据本发明的另一个实施例的操作半导体存储器件的方法包括(部分地)以下步骤：缓冲经由第一焊盘供应的第一输入数据，以产生第一内部输入数据；在第一写入操作期间将第一内部输入数据加载到第一全局I/O线上；在第一写入操作期间产生写入内部信号；缓冲经由第二焊盘供应的第二输入数据，以产生第二内部输入数据；执行第二写入操作以将第二内部输入数据加载到第二全局I/O线上；响应于监控使能信号而将写入内部信号传送到第三焊盘；以及执行第三写入操作以将第二内部输入数据加载到第三全局I/O线上。
附图说明
结合附图和所附详细描述，本发明构思的实施例将变得更加清楚，其中：
图1是根据一个实施例的半导体存储器件的框图；
图2是图1的半导体存储器件的第一监控信号发生器的一个实例的电路图；
图3是图1的半导体存储器件的第一输出单元的一个实例的电路图；
图4是根据另一个实施例的半导体存储器件的框图；
图5是根据本发明的另一个实施例的半导体存储器件的框图；以及
图6是图5的半导体存储器件的选择输入单元的一个实例的电路图。
具体实施方式
在下文中将参照附图来描述本发明构思的实施例。然而，本文描述的实施例仅是出于说明的目的，并非意图限制本发明构思的范围。
图1是根据一个实施例的半导体存储器件的框图。
如图1所示，半导体存储器件可以被配置成包括第一数据I/O块1和第二数据I/O块2。第一数据I/O块1可以被配置成包括：第一焊盘11、第一输入缓冲器12、第一写入路径单元13、第一读取路径单元14、第一监控信号发生器15以及第一输出单元16。第二数据I/O块2可以被配置成包括：第二焊盘21、第二输入缓冲器22、第二写入路径单元23、第二读取路径单元24、第二监控信号发生器25以及第二输出单元26。
第一输入缓冲器12可以在第一数据I/O块1在写入模式中操作时缓冲经由第一焊盘11供应的第一输入数据DIN1以产生第一内部输入数据INT_DIN1。第一写入路径单元13可以在第一数据I/O块1在写入模式中操作时驱动第一全局I/O线GIO1以将第一内部输入数据INT_DIN1传送到第一全局I/O线GIO1。第一写入路径单元13还可以在第一内部输入数据INT_DIN1被传送到第一全局I/O线GIO1时产生并输出写入内部信号WT_INT。第一读取路径单元14可以在第一数据I/O块1在读取模式中操作时从加载到第一全局I/O线GIO1上的数据接收第一内部输出数据RDATA1和FDATA1。第一监控信号发生器15可以在监控使能信号M_EN被使能时缓冲读取内部信号RD_INT以产生第一监控信号MS1。第一输出单元16可以响应于监控使能信号M_EN而选择性地输出第一内部输出数据RDATA1和FDATA1或第一监控信号MS1作为第一输出数据DOUT1。第一输出数据DOUT1可以经由第一焊盘11供应。第一输出单元16可以在监控使能信号M_EN被使能时输出第一监控信号MS1作为第一输出数据DOUT1。第一输出单元16可以在监控使能信号M_EN被禁止时与内部时钟信号RCLK和FCLK同步地输出第一内部输出数据RDATA1和FDATA1作为第一输出数据DOUT1。监控使能信号M_EN可以被使能以监控写入内部信号WT_INT和读取内部信号RD_INT。
第二输入缓冲器22可以在第二数据I/O块2在写入模式中操作时缓冲经由第二焊盘21供应的第二输入数据DIN2以产生第二内部输入数据INT_DIN2。第二写入路径单元23可以在第二数据I/O块2在写入模式中操作时将第二内部输入数据INT_DIN2传送到第二全局I/O线GIO2。第二读取路径单元24可以在第二数据I/O块2在读取模式中操作时从加载到第二全局I/O线GIO2上的数据接收第二内部输出数据RDATA2和FDATA2。第二读取路径单元24还可以在从加载到第二全局I/O线GIO2上的数据提取出第二内部输出数据RDATA2和FDATA2时产生并输出读取内部信号RD_INT。第二监控信号发生器25可以在监控使能信号M_EN被使能时缓冲写入内部信号WT_INT以产生第二监控信号MS2。第二输出单元26可以响应于监控使能信号M_EN而选择性地输出第二内部输出数据RDATA2和FDATA2或第二监控信号MS2作为第二输出数据DOUT2。第二输出数据DOUT2可以经由第二焊盘21供应。第二输出单元26可以在监控使能信号M_EN被使能时输出第二监控信号MS2作为第二输出数据DOUT2。第二输出单元26可以在监控使能信号M_EN被禁止时与内部时钟信号RCLK和FCLK同步地输出第二内部输出数据RDATA2和FDATA2作为第二输出数据DOUT2。
图2是图1的半导体存储器件的第一监控信号发生器15的一个实例的电路图。图3是图1的半导体存储器件的第一输出单元16的一个实例的电路图。
如图2所示，第一监控信号发生器15可以被配置成具有与非门ND11。与非门ND11可以接收监控使能信号M_EN和读取内部信号RD_INT作为与它的两个输入信号，并且可以产生第一监控信号MS1作为它的输出信号。当监控使能信号M_EN被使能成具有逻辑“高”电平时，第一监控信号发生器15可以反相地缓冲读取内部信号RD_INT并且可以输出被反相地缓冲的读取内部信号RD_INT作为第一监控信号MS1。第二监控信号发生器25可以具有与第一监控信号发生器15相同或相似的配置。即，第二监控信号发生器25也可以被配置成具有与非门，所述与非门可以接收监控使能信号M_EN和写入内部信号WT_INT作为它的两个输入信号，并且可以产生第二监控信号MS2作为它的输出信号。
如图3中所示，第一输出单元16可以被配置成包括内部数据发送器161、监控信号发送器162、锁存器单元163以及输出驱动器164。内部数据发送器161可以反相地缓冲第一内部输出数据RDATA1和FDATA1，并且可以在监控使能信号M_EN被禁止成具有逻辑“低”电平时与内部时钟信号RCLK和FCLK同步地将被反相地缓冲的第一内部输出数据RDATA1和FDATA1传送到内部节点ND11。监控信号发送器162可以反相地缓冲第一监控信号MS1，并且可以在监控使能信号M_EN被使能成具有逻辑“高”电平时将被反相地缓冲的第一监控信号MS1传送到内部节点ND11。锁存器单元163可以锁存内部节点ND11上的信号，并且可以缓冲和输出锁存的信号。输出驱动器164可以响应于锁存器单元163的输出信号而产生第一输出数据DOUT1。第二输出单元26可以具有与第一输出单元16大体相同的配置。换言之，第二输出单元26可以具有与第一输出单元16相同的电路。第一输出单元16与第二输出单元26之间仅有的差别在于第一输出单元16的I/O信号与第二输出单元26的I/O信号不同。
在下文中，将对上述半导体存储器件的监控操作进行描述。监控操作可以包括第一数据I/O块1在写入模式中操作时所执行的第一监控操作，以及第二数据I/O块2在读取模式中操作时所执行的第二监控操作。
首先，当第一数据I/O块1在写入模式中操作时，第二监控信号发生器25可以缓冲由第一写入路径单元13产生的写入内部信号WT_INT以产生第二监控信号MS2(如果监控使能信号M_EN被使能)。第二输出单元26可以缓冲第二监控信号MS2并且将被缓冲的第二监控信号MS2传送到第二焊盘21。
接着，当第二数据I/O块2在读取模式中操作时，第一监控信号发生器15可以缓冲由第二读取路径单元24产生的读取内部信号RD_INT以产生第一监控信号MS1(如果监控使能信号M_EN被使能)。第一输出单元16可以缓冲第一监控信号MS1，并且可以将被缓冲的第一监控信号MS1传送到第一焊盘11。
如上所述，第一数据I/O块1在写入模式中操作时所产生的写入内部信号WT_INT可以经由第二焊盘21来验证。因此，第一数据I/O块1的写入操作可以通过经由与第一数据I/O块1分开的第二数据I/O块2读出写入内部信号WT_INT来监控。因而，与写入内部信号WT_INT相关的设计余量可以通过监控操作来验证，并且半导体存储器件的故障分析可以更加容易地执行。另外，第二数据I/O块2在读取模式中操作时所产生的读取内部信号RD_INT可以经由第一焊盘11来验证。因此，第二数据I/O块2的读取操作可以通过经由与第二数据I/O块2分开的第一数据I/O块1读出所述读取内部信号RD_INT来监控。因而，与读取内部信号RD_INT相关的设计余量可以通过监控操作来验证，并且半导体存储器件的故障分析可以更加容易地执行。
图4是根据另一个实施例的半导体存储器件200的框图。
如图4中所示，根据本实施例的半导体存储器件200可以被配置成包括数据输入块3和数据I/O块4。数据输入块3可以被配置成包括第一焊盘31、第一输入缓冲器32以及第一写入路径单元33。数据I/O块4可以被配置成包括第二焊盘41、第二输入缓冲器42、第二写入路径单元43、读取路径单元44、监控信号发生器45以及输出单元46。
第一输入缓冲器32可以在数据输入块3在写入模式中操作时缓冲经由第一焊盘31供应的第一输入数据DIN1以产生第一内部输入数据INT_DIN1。第一写入路径单元33可以在数据输入块3在写入模式中操作时驱动第一全局I/O线以将第一内部输入数据INT_DIN1传送到第一全局I/O线GIO1。第一写入路径单元33还可以在第一内部输入数据INT_DIN1被传送到第一全局I/O线GIO1时产生并输出写入内部信号WT_INT。
第二输入缓冲器42可以在数据I/O块4在写入模式中操作时缓冲经由第二焊盘41供应的第二输入数据DIN2以产生第二内部输入数据INT_DIN2。第二输入缓冲器42可以在监控使能信号M_EN被使能时响应于缓冲关断信号BOFF而中断缓冲第二输入数据DIN2。第二写入路径单元43可以在数据I/O块4在写入模式中操作时将第二内部输入数据INT_DIN2传送到第二全局I/O线GIO2。读取路径单元44可以在数据I/O块4在读取模式中操作时从加载到第二全局I/O线GIO2上的数据接收内部输出数据INT_DOUT。监控信号发生器45可以在监控使能信号M_EN被使能时缓冲写入内部信号WT_INT以产生监控信号MS。监控信号发生器45还可以在监控使能信号M_EN被使能时产生用于中断第二输入缓冲器42的操作的缓冲关断信号BOFF。输出单元46可以响应于监控使能信号M_EN而选择性地输出内部输出数据INT_DOUT或监控信号MS作为输出数据DOUT。输出数据DOUT可以经由第二焊盘41供应。输出单元26可以在监控使能信号M_EN被使能时输出监控信号MS作为输出数据DOUT。可替选地，输出单元26可以在监控使能信号M_EN被禁止时输出内部输出数据INT_DOUT作为输出数据DOUT。如上所述，数据输入块3在写入模式中操作时所产生的写入内部信号WT_INT可以经由第二焊盘41来验证。因此，第一数据输入块3的写入操作可以通过经由与数据输入块3分开的数据I/O块4读出写入内部信号WT_INT来监控。因而，与写入内部信号WT_INT有关的设计余量可以通过监控操作来验证，并且半导体存储器件的故障分析可以更加容易地执行。另外，在监控写入内部信号WT_INT时第二输入缓冲器42的操作可以中断。这是为了防止在经由第二焊盘41来监控写入内部信号WT_INT时写入内部信号WT_INT被第二输入缓冲器42的操作干扰。
图5是说明根据另一个实施例的半导体存储器件300的配置的框图。
如图5中所示，半导体存储器件300可以被配置成包括第一数据输入块5、第二数据输入块6以及数据I/O块7。第一数据输入块5可以被配置成包括第一焊盘51、第一输入缓冲器52以及第一写入路径单元53。第二数据输入块6可以被配置成包括第二焊盘61、第二输入缓冲器62以及第二写入路径单元63。数据I/O块7可以被配置成包括第三焊盘71、第三输入缓冲器72、选择输入单元73、第三写入路径单元74、读取路径单元75、监控信号发生器76以及输出单元77。
第一输入缓冲器52可以在第一数据输入块5在写入模式中操作时缓冲经由第一焊盘51供应的第一输入数据DIN1以产生第一内部输入数据INT_DIN1。第一写入路径单元53可以在第一数据输入块5在写入模式中操作时驱动第一全局I/O线GIO1以将第一内部输入数据INT_DIN1传送到第一全局I/O线GIO1。第一写入路径单元53还可以在第一内部输入数据INT_DIN1被传送到第一全局I/O线GIO1时产生并输出写入内部信号WT_INT。
第二输入缓冲器62可以在第二数据输入块6在写入模式中操作时缓冲经由第二焊盘61供应的第二输入数据DIN2以产生第二内部输入数据INT_DIN2。第二写入路径单元63可以在第二数据输入块6在写入模式中操作时将第二内部数据INT_DIN2传送到第二全局I/O线GIO2。
第三输入缓冲器72可以在数据I/O块7在写入模式中操作时缓冲经由第三焊盘71供应的第三输入数据DIN3以产生第三内部输入数据INT_DIN3。第三输入缓冲器72可以在监控使能信号M_EN被使能时响应于缓冲关断信号BOFF而中断缓冲第三输入数据DIN3。选择输入单元73可以响应于监控使能信号M_EN而选择性地输出第二内部输入数据INT_DIN2或第三内部输入数据INT_DIN3作为选择输入数据DIN_SEL。第三写入路径单元74可以在数据I/O块7在写入模式中操作时将选择输入数据DIN_SEL传送到第三全局I/O线GIO3。读取路径单元75可以在数据I/O块7在读取模式中操作时从加载到第三全局I/O线GIO3上的数据接收内部输出数据INT_DOUT。监控信号发生器76可以在监控使能信号M_EN被使能时缓冲写入内部信号WT_INT以产生监控信号MS。监控信号发生器76还可以在监控使能信号M_EN被使能时产生用于中断第三输入缓冲器72的操作的缓冲关断信号BOFF。输出单元77可以响应于监控使能信号M_EN而选择性地输出内部输出数据INT_DOUT或监控信号MS作为输出数据DOUT。输出数据DOUT可以经由第三焊盘71供应。输出单元77可以在监控使能信号M_EN被使能时输出监控信号MS作为输出数据DOUT。可替选地，输出单元77可以在监控使能信号M_EN被禁止时输出内部输出数据INT_DOUT作为输出数据DOUT。
图6是说明图5中的半导体存储器件300中包括的选择输入单元的一个实例的电路图。
如图6所示，选择输入单元73可以被配置成包括：传输门T71，所述传输门T71在监控使能信号M_EN被使能成具有逻辑“高”电平时供应第二内部输入数据INT_DIN2作为选择输入数据DIN_SEL；以及传输门T72，所述传输门T72在监控使能信号M_EN被禁止成具有逻辑“低”电平时供应第三内部输入数据INT_DIN3作为选择输入数据DIN_SEL。
如上所述，第一数据输入块5在写入模式中操作时所产生的写入内部信号WT_INT可以经由第三焊盘71来验证。即，第一数据输入块5的写入操作可以通过经由与第一数据输入块5分开的数据I/O块7读出写入内部信号WT_INT来监控。因而，与写入内部信号WT_INT相关的设计余量可以通过监控操作来验证，并且半导体存储器件300的故障分析可以更加容易地执行。另外，在监控写入内部信号WT_INT时可以中断第三输入缓冲器72的操作。这是为了防止在经由第三焊盘71来监控写入内部信号WT_INT时写入内部信号WT_INT被第三输入缓冲器72的操作干扰。此外，根据本实施例，即使在经由第三焊盘71来监控写入内部信号WT_INT时，也可以通过传送到选择输入单元73的第二内部输入数据INT_DIN2来执行写入操作。因此，即使在数据I/O块7从第二数据输入块6接收数据以执行用于将数据传送到第三全局I/O线GIO3的写入操作时，也可以监控第一数据输入单元5的写入操作。因而，可以不需要额外和特定的时间来监控第一数据输入单元5的写入操作。
以上已经出于示例性目的公开了本发明构思的示例性实施例。本领域的技术人员将理解的是，在不脱离所附权利要求所公开的本发明构思的范围与精神的情况下，可以进行各种修改、增加以及替换。

Claims (7)

1.一种半导体存储器件，包括：
第一数据I/O块，所述第一数据I/O块被配置成执行读取操作以将数据从第一全局I/O线供应到第一焊盘，所述第一数据I/O块还被配置成在所述读取操作期间产生读取内部信号；以及
第二数据I/O块，所述第二数据I/O块被配置成响应于监控使能信号而将所述读取内部信号传送到第二焊盘，
其中，所述第二数据I/O块包括：
监控信号发生器，所述监控信号发生器被配置成响应于所述监控使能信号而缓冲所述读取内部信号并且产生监控信号；以及
输出单元，所述输出单元被配置成响应于所述监控使能信号而将所述监控信号传送到所述第二焊盘。
2.如权利要求1所述的半导体存储器件，其中，所述第一数据I/O块包括：
读取路径单元，所述读取路径单元被配置成在所述读取操作期间从所述第一全局I/O线接收第一内部输出数据，以及输出所述读取内部信号作为响应；以及
输出单元，所述输出单元被配置成：当所述监控使能信号被禁止时，响应于内部时钟而将所述内部输出数据传送到所述第一焊盘。
3.如权利要求1所述的半导体存储器件，其中，所述输出单元包括：
内部数据发送器，所述内部数据发送器被配置成：当所述监控使能信号被禁止并且所述第二数据I/O块在读取模式中操作时，与内部时钟同步地将第二内部输出数据传送到内部节点；以及
监控信号发送器，所述监控信号发送器被配置成：当所述监控使能信号被使能时，将所述监控信号传送到所述内部节点。
4.如权利要求3所述的半导体存储器件，其中，所述输出单元还包括：
锁存器单元，所述锁存器单元被配置成锁存所述内部节点上的信号，以及
输出驱动器，所述输出驱动器被配置成响应于锁存的所述信号而产生输出数据。
5.一种操作半导体存储器件的方法，所述方法包括以下步骤：
执行写入操作以将第一输入数据从第一焊盘传送到第一全局I/O线；
在所述写入操作期间产生写入内部信号；以及
响应于监控使能信号而将所述写入内部信号传送到第二焊盘，
其中所述方法还包括：
缓冲从所述第一焊盘接收的所述第一输入数据；
在所述写入操作期间供应第一内部输入数据；以及
响应于所述第一内部输入数据而驱动所述第一全局I/O线。
6.如权利要求5所述的方法，还包括以下步骤：
缓冲所述写入内部信号；
响应于所述监控使能信号而产生监控信号；以及
响应于所述监控使能信号而将所述监控信号传送到所述第二焊盘。
7.一种操作半导体存储器件的方法，所述方法包括以下步骤：
执行读取操作以将数据从第一全局I/O线供应到第一焊盘；
产生读取内部信号；
响应于监控使能信号而将所述读取内部信号传送到第二焊盘；
缓冲所述读取内部信号；
响应于所述监控使能信号而产生监控信号；以及
响应于所述监控使能信号而将所述监控信号传送到所述第二焊盘。
CN201710854279.3A 2012-08-20 2013-01-24 半导体存储器件 Active CN107767908B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2012-0090934 2012-08-20
KR1020120090934A KR20140025012A (ko) 2012-08-20 2012-08-20 반도체메모리장치
CN201310027791.2A CN103632709B (zh) 2012-08-20 2013-01-24 半导体存储器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310027791.2A Division CN103632709B (zh) 2012-08-20 2013-01-24 半导体存储器件

Publications (2)

Publication Number Publication Date
CN107767908A CN107767908A (zh) 2018-03-06
CN107767908B true CN107767908B (zh) 2021-05-28

Family

ID=50099946

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710853633.0A Active CN107705811B (zh) 2012-08-20 2013-01-24 半导体存储器件
CN201310027791.2A Active CN103632709B (zh) 2012-08-20 2013-01-24 半导体存储器件
CN201710854279.3A Active CN107767908B (zh) 2012-08-20 2013-01-24 半导体存储器件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710853633.0A Active CN107705811B (zh) 2012-08-20 2013-01-24 半导体存储器件
CN201310027791.2A Active CN103632709B (zh) 2012-08-20 2013-01-24 半导体存储器件

Country Status (3)

Country Link
US (3) US9165618B2 (zh)
KR (1) KR20140025012A (zh)
CN (3) CN107705811B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069230A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986087B2 (en) * 2002-09-09 2006-01-10 Hewlett-Packard Development Company, L.P. Method and apparatus for improving testability of I/O driver/receivers
US7038512B2 (en) * 2004-06-29 2006-05-02 Intel Corporation Closed-loop independent DLL-controlled rise/fall time control circuit
CN1941164A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 存储器装置的写入电路
CN101216781A (zh) * 2007-12-28 2008-07-09 中国科学院计算技术研究所 一种多处理器系统、装置及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586546B1 (ko) 2004-04-13 2006-06-08 주식회사 하이닉스반도체 메모리장치의 데이터라인 모니터링 장치
KR100772724B1 (ko) * 2005-09-28 2007-11-02 주식회사 하이닉스반도체 반도체 메모리 장치
JP4879555B2 (ja) * 2005-10-24 2012-02-22 エルピーダメモリ株式会社 Ｄｌｌ回路及びこれらを備えた半導体装置
KR100757925B1 (ko) * 2006-04-05 2007-09-11 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력 장치 및 제어방법
KR100694978B1 (ko) * 2006-05-12 2007-03-14 주식회사 하이닉스반도체 데이터 입출력 속도를 증가시키는 구조를 가지는 플래시메모리 장치 및 그 데이터 입출력 동작 방법
KR20080026725A (ko) 2006-09-21 2008-03-26 주식회사 하이닉스반도체 반도체 메모리 장치의 내부신호 모니터장치 및 모니터방법
KR20080114359A (ko) * 2007-06-27 2008-12-31 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 불량 경로 검출 방법
KR100956783B1 (ko) * 2008-10-14 2010-05-12 주식회사 하이닉스반도체 반도체 메모리 장치
KR20100116253A (ko) * 2009-04-22 2010-11-01 삼성전자주식회사 입출력 회로 및 이를 포함하는 집적회로 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6986087B2 (en) * 2002-09-09 2006-01-10 Hewlett-Packard Development Company, L.P. Method and apparatus for improving testability of I/O driver/receivers
US7038512B2 (en) * 2004-06-29 2006-05-02 Intel Corporation Closed-loop independent DLL-controlled rise/fall time control circuit
CN1941164A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 存储器装置的写入电路
CN101216781A (zh) * 2007-12-28 2008-07-09 中国科学院计算技术研究所 一种多处理器系统、装置及方法

Also Published As

Publication number Publication date
CN103632709A (zh) 2014-03-12
KR20140025012A (ko) 2014-03-04
CN107705811B (zh) 2021-04-20
US20160042774A1 (en) 2016-02-11
US20140050037A1 (en) 2014-02-20
US9508404B2 (en) 2016-11-29
CN103632709B (zh) 2018-06-01
CN107705811A (zh) 2018-02-16
CN107767908A (zh) 2018-03-06
US9165618B2 (en) 2015-10-20
US20160042775A1 (en) 2016-02-11
US9311972B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
CN107993684B (zh) 半导体存储器件
US7952943B2 (en) Semiconductor memory device having low power consumption type column decoder and read operation method thereof
KR20150007507A (ko) 반도체 장치 및 그의 구동방법
US20210304818A1 (en) Semiconductor memory apparatus, operation method of the semiconductor memory apparatus and system including the semiconductor memory apparatus
US20160005453A1 (en) Semiconductor device
US8638621B2 (en) Semiconductor memory device having a hierarchical bit line scheme
US20140050039A1 (en) Semiconductor memory devices
KR20150087202A (ko) 반도체 장치
US9659611B1 (en) Semiconductor devices and semiconductor systems including the same
CN107767908B (zh) 半导体存储器件
KR100772714B1 (ko) 반도체 메모리 장치
KR20160099949A (ko) 메모리 장치, 이를 포함하는 메모리 모듈, 및 메모리 시스템
JP2013041657A (ja) 共通の列マルチプレクサ及びセンスアンプハードウェアを有するランダムアクセスメモリコントローラ
KR102184706B1 (ko) 반도체 장치 및 그의 구동방법
US7924595B2 (en) High-density semiconductor device
US9396773B2 (en) Semiconductor device
JP2007250060A (ja) 半導体記憶装置
KR100988811B1 (ko) 반도체 메모리장치
KR100847766B1 (ko) 공유 데이터 버스 감지 증폭기
KR100806607B1 (ko) 반도체 메모리 장치
WO2023076830A1 (en) Stacked memory device with interface die
KR100490945B1 (ko) 다른 메모리 어레이의 비트라인을 이용하여 데이터를전송하는 메모리 디바이스 및 그의 구동방법
US7626872B2 (en) Semiconductor memory device and its driving method
KR100324013B1 (ko) 반도체소자의데이타전송방법및그장치
KR20210007375A (ko) 전원 전압과 관계없이 동작하는 스위치 회로를 포함하는 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant