JP6470114B2 - 制御システム - Google Patents

Description

本発明は、所定の動作を行う被制御部に対して制御信号を送信して被制御部を制御する制御装置を有する制御システムに関する。

従来より、被制御部に対して制御信号を送信して被制御部が所望の動作を行うよう制御する制御システムにおいて、メイン制御装置とサブ制御装置とを備え、メイン制御装置に異常が発生した場合にサブ制御装置にて制御処理を代行する技術が知られている。

かかる技術は、被検者の保護等の観点から、医療機器の制御にも広く利用されている。例えば、内視鏡装置を制御する回路に不具合が発生した場合には、ＦＰＧＡ（Field-Programmable Gate Array）等からなる信号処理回路がその制御機能を代行する技術について開示されている（例えば、特許文献１、２）。これによれば、制御用ＣＰＵ回路に不具合が発生した場合には信号処理回路がその制御機能を代行することで、瞬時に電子内視鏡の撮像素子によって得た画像をテレビモニタに出力させること等が可能となる。また、周辺機器とのデータ通信についても柔軟且つ容易に復旧させることが可能となる。

この他にも、光源装置に関して、内視鏡への光量調節機能専用の演算専用ＣＰＵの異常時には、メインＣＰＵが演算専用ＣＰＵの処理を代行する技術についても開示されている（例えば、特許文献３）。これによれば、演算専用ＣＰＵの異常時には、メインＣＰＵが簡略化された調光機能や簡易全体制御を行うことで、処理負荷を大きくすることなく、演算専用ＣＰＵの処理を代行する。

特開２００５−３４２１４７号公報 特開２００９−１９５６２２号公報 国際公開第２０１０／００８２８３号

上記の従来技術によれば、サブ制御装置においてメイン制御装置と同等の処理の実行を可能とするためには、サブ制御装置が多機能・高性能である必要があり、このようなサブ制御装置を備えるシステムは、高コストとなってしまう、という課題があった。

本発明は、簡易な構成により、メイン制御装置にて異常が発生している場合であっても被制御部に不適切な制御がなされてしまうことを防止することを可能とする技術を提供することを目的とする。

本発明の一態様にかかる制御システムによれば、外部からの入力により所定の動作を行う被制御部を動作させるための制御信号を出力する制御信号出力部と、前記制御信号出力部から出力された前記制御信号に関わるデータを記憶し、当該記憶されているデータを前記被制御部に出力する記憶部と、前記制御信号出力部の動作に異常が発生しているか否かを判定する第１の判定部と、前記第１の判定部により前記制御信号出力部の動作に異常が発生していると判定された場合は、前記記憶部に記憶するデータの更新を禁止させる更新制御部と、を備えたことを特徴とする。

本発明によれば、簡易な構成により、メイン制御装置にて異常が発生している場合であっても被制御部に不適切な制御がなされてしまうことを防止することが可能となる。

第１の実施形態に係る内視鏡システムの構成図である。 第１の実施形態に係る内視鏡システムのメイン制御デバイス及びサブ制御デバイスの具体的な構成を示す図である。 第１の実施形態におけるＷＤＴフラグ生成部、ＷＤＴ及び監視部の構成例を示す図である。 第２の実施形態に係る内視鏡システムのメイン制御デバイス及びサブ制御デバイスの具体的な構成を示す図である。 第２の実施形態におけるＷＤＴフラグ生成部、ＷＤＴ、電源監視部及び監視部の構成例を示す図である。 第３の実施形態に係る内視鏡システムのメイン制御デバイス及びサブ制御デバイスの具体的な構成を示す図である。 第４の実施形態に係る内視鏡システムのメイン制御デバイス及びサブ制御デバイスの具体的な構成を示す図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。ここでは、被制御部を制御する制御システムの例として内視鏡システムを挙げ、内視鏡システムを構成するビデオプロセッサにおいて、被制御部である光源部を制御する場合について説明する。

＜第１の実施形態＞
図１は、本実施形態に係る内視鏡システムの構成図である。図１においては、内視鏡システム１００のうち、内視鏡にて撮像して得られた信号を処理するビデオプロセッサの構成を示す。図１に示す内視鏡システム１００のビデオプロセッサは、メイン制御デバイス１、サブ制御デバイス２、ウオッチドッグタイマ（以下ＷＤＴと略記）３及び光源部４を有する。光源部４から発せられる光は、内視鏡システムの内視鏡の先端に導かれ、被検体の体腔内を照明する。

なお、図１では光源装置と一体型のビデオプロセッサを例示するが、これに限定されるものではなく、光源部４がビデオプロセッサと分離されて別個の装置を構成してもよい。その場合は、メイン制御デバイス１及びＷＤＴ３が、ビデオプロセッサを構成し、サブ制御デバイス２及び光源部４が、光源装置を構成する。

メイン制御デバイス１は、被制御部である光源部４の調光機能等の制御を行う。メイン制御デバイス１は、サブ制御デバイス２を介して光源部４の光量を調整するための調光信号である制御信号を、光源部４に送信する。

サブ制御デバイス２は、メイン制御デバイス１と光源部４との間に配設され、メイン制御デバイス１が出力した制御信号に含まれる制御情報をレジスタに保持する。制御情報には、光源部４の調光値や等の設定値情報や、観察モード等の情報を含む。サブ制御デバイス２は、レジスタに保持している制御信号を、光源部４に出力する。光源部４からは、制御信号にしたがって変更された光量等のデータをサブ制御デバイス２に送信する。

また、本実施形態に係る内視鏡システム１００では、サブ制御デバイス２は、メイン制御デバイス１の状態の監視を行う。サブ制御デバイス２は、メイン制御デバイス１の状態の異常を検知すると、メイン制御デバイス１から制御信号を受信してもその制御信号をそのまま光源部４に出力してしまうことのないよう制御を行う。例えば、サブ制御デバイス２は、メイン制御デバイス１の状態の異常を検知した場合には、メイン制御デバイス１から制御情報を受信しても、これに基づくレジスタの更新を禁止し、光源部４には、それまで保持していた制御情報を送信する。こうして、メイン制御デバイス１の異常が検出されている間は、光源部４は、異常が検出される前の制御情報によって制御されることとなる。

メイン制御デバイス１の状態の異常は、例えばＷＤＴ３におけるタイムアウトを示す信号により検知する。まず、ＷＤＴ３は、メイン制御デバイス１のＣＰＵからのハートビートを監視し、ハートビートを所定の期間以上にわたり受信しない場合等には、タイムアウトを示す信号を送信する。この信号にしたがって、メイン制御デバイス１は、自装置内のＣＰＵをリセットさせる。これとともに、メイン制御デバイス１は、フラグにより、サブ制御デバイス２に対し、自装置のＣＰＵをリセットさせたことを通知する。

以下に、図１の内視鏡システム１００を構成する各装置のより具体的な構成やその動作について、図２等を参照して説明する。
図２は、本実施形態に係る内視鏡システム１００のメイン制御デバイス１及びサブ制御デバイス２の具体的な構成を示す図である。

メイン制御デバイス１は、制御部１１及びＷＤＴフラグ生成部１２を備え、サブ制御デバイス２は、レジスタ部２１、制御部２２及び監視部２３を備える。
光源部４の制御に関しては、メイン制御デバイス１の制御部１１が、光源部４の光量の設定値等の情報を制御情報として制御信号に含めてインタフェース１４を介して送信する。そのため、制御部１１は、制御信号を出力する制御信号出力部としての機能を備え、実施例では、ＣＰＵから構成される。制御部１１は、インタフェース１３を介してメモリ５に光源部４の設定値等の情報の初期値や現在の設定値を格納しておく。制御部１１は、光源部４の光量や観察モードの変更等の制御を行うときは、制御に必要な設定値等の制御情報を制御信号に含めてサブ制御デバイス２に向けて出力する。

サブ制御デバイス２のレジスタ部２１は、レジスタを含んで構成され、インタフェース２４を介してメイン制御デバイス１の制御部１１から受信した制御信号に含まれる制御情報を格納する。また、レジスタ部２１は、保持する制御情報を、インタフェース２６を介して光源部４に送信する。制御部２２は、実施例ではＣＰＵから構成され、レジスタ部２１に保持されている値から光源部４の光量の演算等を行う。

光源部４は、サブ制御デバイス２から受信した制御信号にしたがって光量等を変更し、変更後の光量等の情報を、サブ制御デバイス２に送信する。サブ制御デバイス２は、光源部４に関する情報や、インタフェース２６を介して光源部４から受信した現在の設定値等の情報を、メモリ６に格納しておく。

図１の内視鏡システム１００では、上記の方法で光源部４から出力される光量を制御している。もし仮にメイン制御デバイス１の状態に異常が発生しているときに制御部１１から出力される制御信号にしたがって光源部４を制御しようとすると、不適切な光量の変更となってしまう可能性がある。例えば、ＣＰＵからなる制御部１１が暴走しているときがこれに該当する。そこで、本実施形態においては、サブ制御デバイス２が、以下の方法で制御部１１（ＣＰＵ）の動作の異常を検知して、光源部４を適切に制御する。

メイン制御デバイス１の制御部１１の動作異常は、図１を参照して説明したように、ＷＤＴ３からのタイムアウトを示す信号により検知する。サブ制御デバイス２の監視部２３は、インタフェース２７を介してＷＤＴ３からタイムアウトを示す信号を受信すると、メイン制御デバイス１において制御部１１の動作異常が発生し、制御部１１をリセットさせたことを認識する。

サブ制御デバイス２の監視部２３において制御部１１をリセットさせたことを認識すると、監視部２３は、制御部１１がリセット処理を実施している間は、図１の説明においても述べたように、メイン制御デバイス１から受信した制御信号に含まれる制御情報は利用しない。具体的には、制御部１１のリセット中は、新たにメイン制御デバイス１から受信した制御情報によるレジスタ部２１の更新を禁止して、それまでレジスタ部２１に保持していた値を光源部４へと出力する。

その一方で、監視部２３において制御部１１をリセットさせたことを認識しない間は、先に説明したような制御を行う。すなわち、メイン制御デバイス１から制御信号を受信すると、受信した制御信号に含まれる制御情報に基づきレジスタ部２１の更新を行うとともに、制御情報に基づき光源部４の光量の変更等の制御を行う。すなわち、監視部２３は、正常に制御部１１が動作している間の光源部４の制御に影響を与えることなく、制御部１１の動作に異常が発生しているときのみレジスタ部２１の更新を禁止させる。そのため、監視部２３は、レジスタ部２１の更新を制御する更新制御部としての機能を備える。

実施例では、制御情報に変更があった場合にメイン制御デバイス１から制御信号が送信される構成をとるが、例えば定期的に制御信号を送信する構成をとってもよい。かかる構成をとる場合は、制御部１１の動作の異常が検出されず（リセット処理が実施されず）、且つ制御情報に変更があった場合にのみ、レジスタ部２１の更新を行うこととしてもよい。

監視部２３は、制御部１１が回復したことを、ＷＤＴ３やＷＤＴフラグ生成部１２からの信号により判定する。これについて、図３を参照して説明する。
図３は、本実施形態におけるＷＤＴフラグ生成部１２、ＷＤＴ３及び監視部２３の構成例を示す図である。

図３に示すように、実施例では、ＷＤＴフラグ生成部１２は、制御部１１のリセット中すなわち制御部１１が正常でないときは、Ｌｏｗレベル、正常な状態であるときは、Ｈｉｇｈレベルの信号を出力する。ＷＤＴ３は、制御部１１のリセット時はＬｏｗレベル、正常時はＨｉｇｈレベルの信号を出力する。

監視部２３は、ＡＮＤ回路から構成される。制御部１１がリセット処理により回復した場合、制御部１１は、その旨をＷＤＴフラグ生成部１２に通知する。このため、制御部１１が回復すると、ＷＤＴフラグ生成部１２から監視部２３への入力がＬｏｗレベルからＨｉｇｈレベルへと切り替わる。また、制御部１１がリセット処理により回復し、再びハートビートを出力するようになると、ＷＤＴ３から監視部２３への入力が、ＬｏｗレベルからＨｉｇｈレベルへと切り替わる。

こうして、制御部１１がリセット処理により正常状態に復帰すると、監視部２３が生成する信号はＬｏｗレベルからＨｉｇｈレベルへと切り替わる。監視部２３にて制御部１１が正常状態に回復したと判定されると、サブ制御デバイス２は、光源部４の制御動作を、通常の制御動作に戻す。すなわち、レジスタ部２１は、レジスタの更新を許可（レジスタ更新の禁止を解除）する。レジスタ部２１の更新が許可された後は、メイン制御デバイス１から受信した制御信号に含まれる制御信号に基づいてレジスタ部２１を更新し、レジスタ部２１に格納されている値に基づき制御部２２にて光量を演算して、光源部４の光量の制御等を行うこととなる。これにより、制御部１１のリセット中に一時的にレジスタ部２１の更新を禁止していても、その後制御部１１が回復すると、通常の制御へと復帰させることができる。

なお、ＷＤＴフラグ生成部１２は、実施例ではＦＰＧＡ（Field-Programmable Gate Array）から構成される。このため、ＷＤＴフラグ生成部１２は、メイン制御デバイス１内の構成であるが、制御部１１の暴走時であっても上記の動作を行うことが可能である。

また、上記のとおり、図２及び図３においては、制御部１１が回復したことを、ＷＤＴ３から出力される信号だけでなく、ＷＤＴフラグ生成部１２が出力するフラグによっても判定する構成を記載している。これは、制御部１１の動作に異常があるか否かについては、ＷＤＴ３からの出力によって判定することも可能ではある。しかし、実施例では、制御部１１からの通知によりフラグを設定するＷＤＴフラグ生成部１２からの出力も用いて制御部１１が回復したことを判定する構成とすることで、より正確に制御部１１の回復を判定できる。

上記のとおり、実施例では、制御部１１はＣＰＵから構成され、ＷＤＴフラグ生成部１２は、ＦＰＧＡから構成されている。メイン制御デバイス１としてシステムオンチップ（ＳｏＣ）を使用する場合等には、ＷＤＴ３及びＷＤＴフラグ生成部１２をＰＬ（Programmable Logic）部に実装させることも可能であるが、かかる構成には限定されない。例えば、ＳｏＣデバイスの外部のデバイスにＷＤＴ３及びＷＤＴフラグ生成部１２の機能を実装させてもよい。

以上説明したように、本実施形態に係る内視鏡システムによれば、メイン制御デバイス１のＣＰＵである制御部１１の暴走を検知すると、その暴走中に送出された制御信号によっては被制御部である光源部４との間に配設されるサブ制御デバイス２のレジスタを更新しない。ＣＰＵの暴走中にはレジスタの更新を禁止して、それまでレジスタに保持されていた値を用いて光源部４の光量を制御することで、ＣＰＵの暴走中にＣＰＵが出力した制御信号によって光源部４の光量が誤って変更されないようにしている。このように、本実施形態によれば、サブ制御デバイス２にメイン制御デバイス１と同等の処理を実行できる構成としなくとも、簡易な構成で、メイン制御デバイス１の状態の異常を検知して、光源部４に不適切な制御がなされてしまうことを効果的に防ぐことが可能となる。

＜第２の実施形態＞
上記の実施形態においては、内視鏡システムは、制御信号を生成するメイン制御デバイス１の制御部１１（ＣＰＵ）の動作に異常が発生しているか否かを監視している。本実施形態においては、更に、メイン制御デバイス１に供給される電源電圧に異常がないかを監視している。

以下に、本実施形態に係る内視鏡システムについて、上記第１の実施形態と異なる点を中心に説明する。なお、内視鏡システムの装置構成については図１に示すとおりであり、上記第１の実施形態と同様であるため、ここではその説明については省略し、メイン制御デバイス１に供給される電源電圧を監視する具体的な方法について、図４等を参照して説明する。

図４は、本実施形態に係る内視鏡システム１００のメイン制御デバイス１及びサブ制御デバイス２の具体的な構成を示す図である。
図２に示す第１の実施形態に係る構成と比較すると、本実施形態においては、電源監視部７を更に備えている点で異なる。電源監視部７は、図４においては不図示の電源回路よりメイン制御デバイス１に供給される電源電圧を監視する。実施例では、電源監視部７は、メイン制御デバイス１を構成する各部のうち、Ｉ／Ｏ（Input/Output）電源が所定の閾値以下であるか否かを監視して、Ｉ／Ｏ電源が所定の閾値以下であるか否かを表す信号を生成し、生成した信号をサブ制御デバイス２の監視部２３に送信する。

実施例で電源監視部７が監視の対象とするＩ／Ｏ電源とは、ビデオプロセッサであるメイン制御デバイス１の外部バスインタフェース回路に接続されている電源をいう。図４の例では、ユーザインタフェース（ＵＩ）８のインタフェース１９に接続されている電源をいう。

サブ制御デバイス２の監視部２３は、インタフェース２７を介して電源監視部７から受信した信号より、メイン制御デバイス１のＩ／Ｏ電源に供給される電源電圧が上記の所定の閾値以下となっていることを認識する。

監視部２３においてメイン制御デバイス１のＩ／Ｏ電源に供給される電源電圧が所定の閾値以下となっていることを認識すると、レジスタ部２１においては、上記第１の実施形態で制御部１１がリセットしたことを認識した場合と同様の制御を行う。すなわち、Ｉ／Ｏ電源に供給される電源電圧が所定の閾値以下である間は、新たにメイン制御デバイス１から制御情報を受信しても、レジスタ部２１の更新は行わず、それまでレジスタ部２１に保持していた値を光源部４へと出力する。

第１の実施形態と同様に、実施例では、制御情報に変更があった場合にメイン制御デバイス１から制御信号が送信される構成をとるが、例えば定期的に制御信号を送信する構成をとってもよい。かかる構成をとる場合は、メイン制御デバイス１に供給される電源電圧が所定の閾値を超えており、且つ制御情報に変更があった場合には、レジスタ部２１の更新を行うこととしてもよい。

図５は、本実施形態におけるＷＤＴフラグ生成部１２、ＷＤＴ３、電源監視部７及び監視部２３の構成例を示す図である。
図５に示すように、実施例では、電源監視部７は、メイン制御デバイス１に供給される電源電圧が所定の閾値を超えているときはＨｉｇｈレベル、所定の閾値以下となっているときはＬｏｗレベルの信号を出力する。実施例における図４のＷＤＴフラグ生成部１２及びＷＤＴ３の動作については、先の第１の実施形態と同様とする。サブ制御デバイス２の監視部２３は、第１の実施形態と同様にＡＮＤ回路から構成され、その出力は、ＷＤＴフラグ生成部１２、ＷＤＴ３及び電源監視部７のそれぞれから受信した信号により変化する。すなわち、監視部２３は、ＷＤＴフラグ生成部１２、ＷＤＴ３及び電源監視部７のいずれかからの信号がＬｏｗレベルである場合には、制御部１１からの制御信号により光源部４を制御すべきでないとして、第１の実施形態と同様の制御を行う。

メイン制御デバイス１に供給される電源電圧の監視に関しては、電源監視部７から入力された信号がＬｏｗレベルになると、監視部２３から出力される信号についてもＬｏｗレベルとなり、レジスタ部２１は、制御部１１からの制御信号により光源部４を制御すべきでないと判定することができる。こうして、監視部２３から出力される信号がＬｏｗレベルの期間、すなわち、メイン制御デバイス１に所定の閾値を超える電源電圧が供給されるようになるまでの間は、サブ制御デバイス２のレジスタ部２１は、その後メイン制御デバイス１から制御信号を受信しても、保持する情報の更新を禁止する。そして、レジスタ部２１に保持している値を利用して光源部４の制御を行う。

その後、電源監視部７から入力される信号がＬｏｗレベルからＨｉｇｈレベルへと切り替わった場合は、監視部２３は、出力する信号をＬｏｗレベルからＨｉｇｈレベルへと切り替える。こうして、監視部２３において所定の閾値を超える電源電圧が制御部１１に供給されていると認識されると、レジスタ部２１は、レジスタの更新の禁止を解除して、レジスタ部２１の更新を許可することとしてもよい。以降は、第１の実施形態と同様に、メイン制御デバイス１から受信した制御信号に含まれる制御信号に基づきレジスタ２１を更新し、レジスタ部２１に格納されている値に基づき制御部２２にて光量を演算し、光源部４の制御等を行う。

なお、ＷＤＴフラグ生成部１２及びＷＤＴ３から出力される信号やこれら信号に基づく判定方法、並びに判定結果に基づく光源部４の制御方法等については、第１の実施形態と同様であるため、ここでは説明を省略する。

以上説明したように、本実施形態に係る内視鏡システム１００によれば、制御信号を送出するメイン制御デバイス１に供給される電源電圧の低下を検出する。メイン制御デバイス１に供給される電源電圧が所定の閾値以下になると、制御部１１が暴走した場合と同様に、レジスタ部２１の更新を禁止する。こうして、制御部１１が出力した制御信号によっては光源部４の制御は行わず、それまでサブ制御デバイス２のレジスタ部２１に保持していた値を用いて光源部４を制御する。

上記のとおり、実施例では、電源監視部７は、ＵＩ８のインタフェース１９に接続されている電源等のＩ／Ｏ電源を監視する。ビデオプロセッサでは、例えば制御部１１に供給されるコア電源は１．２Ｖ、Ｉ／Ｏ電源は３．３Ｖ、といったように、それぞれに所定の電圧を供給している。このため、例えば制御部１１には所定の電源電圧が供給されて制御部１１は正常に動作しているが、インタフェース１９に供給される電源電圧は設定値を下回り、インタフェース１９は正常に動作していないことがある。このような状況において、例えばユーザがタッチパネル等のＵＩ８を介して光源部４の光量値を変更したとすると、インタフェース１９にて受け付けた入力データが不正な値をとる可能性がある。電源監視部７によりインタフェース１９に供給される電源電圧を監視することで、このような不正な入力データが制御部１１からサブ制御デバイス２を介して光源部４に与えられ、不適切な調光を行ってしまうことを未然に防ぐことができる。

図４及び図５においては、ＷＤＴフラグ生成部１２及びＷＤＴ３を備え、監視部２３にて制御部１１の暴走や、制御部１１がその後回復したことについても検知できる構成を示している。しかし、本実施形態においては、かかる構成には限定されず、必ずしもこれらの構成を備えている必要はない。

但し、図４に示す構成をとる場合には、制御部１１が正常な状態にあり、暴走していないときであっても、Ｉ／Ｏ電源の異常によってユーザの指示したとおりに光源部４が適切に調光されない、といった事態を効果的に回避することが可能となる。

＜第３の実施形態＞
上記の第１及び第２の実施形態では、メイン制御デバイス１の状態を監視し、制御部１１の暴走中やメイン制御デバイス１に供給される電源電圧が低下しているとき等、制御部１１が正しく動作できない期間に出力された制御情報を用いては、光源部４を制御しない。これに対し、本実施形態においては、制御部１１から出力される制御情報を監視し、制御情報の値が適切でないときは、これによっては光源部４を制御しない。

以下に、本実施形態に係る内視鏡システムについて、上記第１及び第２の実施形態と異なる点を中心に説明する。第２の実施形態と同様に、内視鏡システムの装置構成については図１に示すとおりであり、第１の実施形態と同様であるため、説明は省略する。

図６は、本実施形態に係る内視鏡システム１００のメイン制御デバイス１及びサブ制御デバイス２の具体的な構成を示す図である。
図４に示す第２の実施形態に係る構成と比較すると、本実施形態においては、メイン制御デバイス１にデータ比較部１７を更に備えている点で異なる。データ比較部１７は、制御部１１が出力した制御信号、すなわち、サブ制御デバイス２にこれから送信しようとしている制御信号に含まれる制御情報の値と、サブ制御デバイス２のレジスタ部２１に保持されている値とを比較する。ＷＤＴフラグ生成部１２と同様に、実施例では、データ比較部１７は、ＦＰＧＡで構成される。データ比較部１７は、サブ制御デバイス２の制御部２２に向けて所定のコマンド等を送信することにより、レジスタ部２１に保持されている値を取得する。

データ比較部１７は、比較を行った結果、これから送信しようとする値が過去に送信した値と大きく異なる場合は、インタフェース１４を介してレジスタ部２１にその旨を通知する。

これから送信しようとする制御情報の値が過去に送信した値と大きく異なってしまう原因としては、例えば、ユーザがタッチパネル等のＵＩ８を介して光源部４の光量値を変更しているとき、あるいは制御情報をサブ制御デバイス２に向けて送信しているときに、ＣＰＵからなる制御部１１が暴走し、制御部１１が入力値を正しく認識できなくなった場合等が考えられる。

すなわち、制御部１１が暴走した場合には、第１の実施形態で説明したように、ＷＤＴ３にてこれを検知して制御部１１はリセット処理を実施する。リセット処理の実施後は、制御部１１は、ＵＩ８から入力された光量値を保持していないため、光源部４の光量値は、初期値や所定の設定値に設定される。このリセット後に設定される所定の値とリセット前に光源部４に設定されていた値との差分が所定の閾値を超える場合には、レジスタ部２１の更新を禁止して、光源部４の光量値の制御については、以下の方法で行う。

光源部４の光量値の制御方法の一つとして、段階的に光量の値を変更してゆき、最終的には、メイン制御デバイス１から出力された制御情報が示す値に変更されるようにする方法がある。例えば光源部４が最小値１、最大値１７の１７段階で光量を調整できる構成において、制御部１１のリセット前には設定値が「１０」であったのに対し、リセット後には初期値「１」となってしまう場合を考える。データ比較部１７において段階的な制御を行うか否かの基準となる所定の閾値を「５」とすると、リセットの前後で光量値の差は９であるので、値を「１から６」、「６から１０」と、段階的に光量値を元の値「１０」に近づける制御を行う。メイン制御デバイス１の制御部１１は、まず、光量値「１」を有する制御信号を出力し、次に光量値「６」を、最後には光量値「１０」を有する制御信号を段階的に出力していくことで、これを実現する。

光源部４から出力される光量が大きく変化すると、ハレーションが生じることがある。内視鏡検査等においては、内視鏡映像にこのような現象が発生することは好ましいことでないが、このように段階的に光量を変更していくことで、かかる現象を回避することができる。

なお、制御部１１が暴走すると、リセット処理を実施して正常な状態に戻るまで、サブ制御デバイス２のレジスタ部２１に対して書き込み制御を行うことはできない。しかし、実施例のようにデータ比較部１７をＦＰＧＡで構成する場合には、データ比較部１７にてＷＤＴ３の信号を認識可能な構成としておくことができる。このような構成をとる場合には、データ比較部１７において、制御部１１のリセット処理と並列で、リセットの前後の値の比較等の必要な処理を行っておくことができる。これにより、制御部１１は、回復後、直ちにレジスタ部２１の更新処理を実施することが可能となり、光量を段階的に変更していく際に要する時間を短縮させることが可能となる。

制御部１１は、ＣＰＵからなり、サブ制御デバイス２に向けて制御情報を送信する処理やコマンドを送信してレジスタ部２１に保持されている値を読み出す処理を実施しているので、データ比較部１７については、制御部１１にその機能を実装させることも可能である。しかし、上記のとおり、リセット処理を実施した場合には、それまでの光量値を判別できなくなること、また、リセット後に２つの値の比較処理等を実施する必要があることから、ＦＰＧＡ等で構成しておくことが望ましい。

光源部４の光量値の制御方法としては、上記の段階的な制御に限られるものではない。例えば、所定の設定値に変更することとしてもよい。所定の設定値を用いて光源部４の光量を変更する場合、所定の設定値は、例えば、メモリ６に格納しておく。あるいは、上記の第１の実施形態と同様に、制御部１１が回復するまで、レジスタ部２１に保持されている値を用いる構成とすることもできる。

以上説明したように、本実施形態に係る内視鏡システム１００によれば、メイン制御デバイス１が光源部４の光量を変更されようとしている場合には、これを検知し、急激に光源部４から出力される光量が変化することのないよう制御を行う。これにより、モニタ等に表示される内視鏡映像を利用するユーザに違和感与えることなく、光量が適切に調節される。

なお、図６においては、第２の実施形態で説明した電源監視部７を備える構成を記載している。このように、本実施形態においても、第２の実施形態と同様の方法により、更に電源監視を行う構成としてもよいし、電源監視は行わない構成とすることもできる。

＜第４の実施形態＞
上記の第１乃至第３の実施形態においては、メイン制御デバイス１の制御部１１の監視を行っている。これに対し、本実施形態においては、更に、サブ制御デバイス２の状態を監視する。

以下に、本実施形態に係る内視鏡システムについて、上記第１乃至第３の実施形態と異なる点を中心に説明する。
図７は、本実施形態に係る内視鏡システム１００のメイン制御デバイス１及びサブ制御デバイス２の具体的な構成を示す図である。

本実施形態に係る内視鏡システム１００は、図６に示す構成に加えて、更に、メイン制御デバイス１に監視部１８を備えている。メイン制御デバイス１の監視部１８は、インタフェース２４を介してサブ制御デバイス２の制御部２２からのハートビートを利用する等により、制御部２２の動作に異常が発生しているか否かを判定する。

サブ制御デバイス２の制御部２２からハートビートを所定の期間以上にわたり受信しない場合等には、メイン制御デバイス１の監視部１８は、ＣＰＵから構成される制御部２２の動作に異常が発生していると判定する。制御部２２の動作に異常が発生していると判定した場合は、メイン制御デバイス１の制御部１１は、サブ制御デバイス２との通信を停止させ、サブ制御デバイス２の制御部２２に対してリセット処理を実施させる。

制御部２２が暴走している間にレジスタ部２１が更新された場合、レジスタには不適切な値が書き込まれている可能性がある。このため、制御部２２の暴走が検知された場合には、制御部２２をリセットさせ、制御部２２が回復するまでの間は、レジスタに格納されている値によっては光源部４を制御しないようにする。

ここで、レジスタ部２１には、光源部４に出力する値を格納する設定値レジスタ以外にも、制御部２２にて光量値を演算する際に用いる光量演算用レジスタ等の複数のレジスタを含んで構成される。設定値レジスタについても、ＩＴＵ（国際電気通信連合、International Telecommunication Union）規格より、制御部２２がリセット処理を実施しているとき及びしていないときのそれぞれについて出力値を設定可能である。このことを利用して、制御部２２のリセット時には、所定の設定値を出力するようレジスタ部２１を構成する。レジスタ部２１は、インタフェース２４を介して制御部２２をリセットする旨の指示を受信したこと、あるいは、制御部２２においてリセット中であることを認識すると、出力値をこの所定の値へと切り替える。光源部４は、制御部２２のリセット時には、この所定の設定値により光量が調整される。

制御部２２が回復するまで、あるいは、所定の期間が経過するまで、レジスタ部２１は、光源部４に上記の所定の設定値を出力する。この所定の設定値としては、予め値を設定しておいてもよいし、制御部２２の暴走が検知されるまでに用いていた値としてもよい。

実施例では、サブ制御デバイス２の制御部２２のリセット中には、レジスタ部２１が所定の値を出力する構成としているが、これに限定されるものではない。例えば、ＦＰＧＡから構成され、光源部４を制御する光源ロジックをレジスタ部２１とインタフェース２６との間に設け、この光源ロジックにおいて、制御部２２のリセット中の光源部４への値の出力を制御する構成としてもよい。

以上説明したように、本実施形態に係る内視鏡システム１００によれば、サブ制御システム２の制御部２２を監視して、制御部２２の暴走を検知すると、制御部２２をリセットさせる。そして、制御部２２のリセット中におけるレジスタ部２１の更新を禁止して、所定の値を用いて光源部４の光量を制御させることにより、誤った値を用いて光源部４の光量を調整してしまうことを防ぐ。

なお、図７においては、上記の実施形態と同様に、ＷＤＴ３、ＷＤＴフラグ生成部１２、電源監視部７及びデータ監視部１７を含む構成を記載している。本実施形態においても、監視部１８による上記のサブ制御デバイス２の制御部２２の監視に加えて、更に、メイン制御デバイス１の制御部１１の監視、電源監視および制御情報の値の比較等の処理を実施してもよい。

また、上記の第１〜第４の実施形態の説明においては、被制御部として光源部４を例に説明しているが、本発明は、これに限定されるものではない。例えば、モニタに表示するＮＢＩ（狭帯域光観察、Narrow Band Imaging）画像等の特殊光観察画像の明るさや構造強調の制御、スコープのホワイトバランスの調整の制御等に上記の方法を適用することもできる。

本発明は、上述した実施形態そのままに限定されるものではく、実施段階でのその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施形態に示される全構成要素を適宜組み合わせても良い。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。このような、発明の趣旨を逸脱しない範囲内において種々の変形や応用が可能であることはもちろんである。

１ メイン制御デバイス
２ サブ制御デバイス
３ ＷＤＴ
４ 光源部
７ 電源監視部
１１ 制御部
１２ ＷＤＴフラグ制御部
１７ データ比較部
１８ 監視部
２１ レジスタ部
２２ 制御部
２３ 監視部

Claims (7)

1. 光源装置の光量を調整するための調光信号を出力する制御信号出力部と、
   前記制御信号出力部から受信した前記調光信号における調光値を記憶し、当該記憶されている調光値を前記光源装置に出力する記憶部と、
   前記制御信号出力部の動作に異常が発生しているか否かを判定する第１の判定部と、
   前記第１の判定部により前記制御信号出力部の動作に異常が発生していると判定された場合は、前記記憶部に記憶されている調光値の更新を禁止させる更新制御部と、
   前記記憶部に記憶されている調光値と、前記制御信号出力部から受信した前記調光信号における調光値とを比較する比較部を更に備え、
   前記制御信号出力部は、前記異常が発生すると自装置のリセットを実行し、該リセットからの回復後に、前記比較部による比較の結果、前記記憶部に記憶されている調光値と前記制御信号出力部から受信した前記調光信号における調光値との差分が所定の閾値よりも大きい場合、前記差分が小さくなるように調整した調光値を有する前記調光信号を出力する、
   ことを特徴とする制御システム。
2. 前記更新制御部は、前記第１の判定部により前記制御信号出力部の動作に異常が発生していないと判定された場合は、前記調光信号に基づいて、前記記憶部が記憶している調光値を更新することを特徴とする請求項１記載の制御システム。
3. 前記制御システムは、内視鏡システムであることを特徴とする請求項２記載の制御システム。
4. 前記更新制御部は、前記第１の判定部により前記制御信号出力部の動作の異常が回復したと判定された場合は、前記記憶部に記憶されている調光値の更新を許可することを特徴とする請求項１記載の制御システム。
5. 前記制御信号出力部は、第１の制御デバイスに配設され、
   前記制御システムは、
   前記第１の制御デバイスに対して所定の電源電圧を供給する電源と、
   前記電源により前記第１の制御デバイスに供給される前記所定の電源電圧が所定の閾値以下になったか否かを判定する電源監視部と、
   を更に備え、
   前記電源監視部により前記第１の制御デバイスに供給される前記所定の電源電圧が前記所定の閾値以下になったと判定された場合、前記更新制御部は、前記記憶部に記憶されている調光値の更新を禁止することを特徴とする請求項１記載の制御システム。
6. 前記制御信号出力部は、第１の制御デバイスに配設され、
   前記記憶部と前記更新制御部は、前記第１の制御デバイスとは異なる第２の制御デバイスに配設され、
   前記第１の制御デバイスは、
   前記第２の制御デバイスの動作に異常が発生しているか否かを判定する第２の判定部と、
   前記第２の判定部により前記第２の制御デバイスの動作に異常が発生していると判定された場合、前記第２の制御デバイスに対して復旧処理を行うとともに、前記記憶部に記憶されている所定値を前記光源装置に対して出力するよう制御を行う復旧処理部と、
   を更に備えたことを特徴とする請求項１記載の制御システム。
7. 前記記憶部はレジスタから構成されることを特徴とする請求項１記載の制御システム。

Images