JP6013647B1 - 内視鏡 - Google Patents

Abstract

高域成分が減衰した撮像信号の高域成分を強調補正する高域成分強調回路（３３）を設けたプロセッサ（３）に接続可能な内視鏡であって、被検体の光学像を撮像してアナログ撮像信号を生成する撮像部と、当該アナログ撮像信号をデジタル撮像信号に変換して出力するＡ／Ｄ変換部とを備えるＣＭＯＳイメージセンサ（１１）と、前記デジタル撮像信号を伝送するためのケーブル（４０）と、前記高域成分強調回路に係る周波数特性をイコライズする周波数特性を有するフィルタ（２４）とを具備する。

Description

本発明は、撮像信号としてデジタル信号を出力する撮像素子を搭載する内視鏡に関する。

従来、医療用分野及び工業用分野において撮像素子を備えた内視鏡が広く用いられている。また、内視鏡に着脱自在に接続され、内視鏡に係る各種信号処理をプロセッサと称する信号処理装置により担い、内視鏡システムを構成する技術も知られるところにある。

また、近年、撮像素子としてＣＣＤイメージセンサを採用する内視鏡においてはＣＣＤイメージセンサの画素数が増える傾向にある。この種の内視鏡においては、画素数が増えることにより従来に増して高速な処理が必要となる。

そして、この種の内視鏡においては、先端部に配設された撮像素子と前記プロセッサとを接続するケーブルが比較的長距離に及ぶこと、および内視鏡挿入部の細径化を実現するためにケーブル径に制約があること等から、内視鏡挿入部の先端に配設されるＣＣＤイメージセンサからの信号出力を的確に伝送することがより困難となっている。

係る事情に鑑み近年では、内視鏡の先端部において、ＣＣＤイメージセンサの撮像信号に対してＣＤＳ処理（correlated double sampling：相関２重サンプリング）を施し、信号の周波数帯域を落としてからケーブルを介して当該撮像信号を伝送する一方で、当該ケーブルにおける周波数劣化分を、受けた側のプロセッサ等に配設した所定のアナログ回路（エンハンス回路等）で補正するシステムも開示されている（日本国特開２０１２−１１５５３１号公報参照）。

なお、日本国特開２０１２−１１５５３１号公報において開示された技術は周波数成分を補正するものであるが、デジタル的に周波数劣化成分を補正する技術も知られるところにある。

一方、近年、撮像素子としてＣＭＯＳイメージセンサを採用する内視鏡も提案されている。

この種のＣＭＯＳイメージセンサは、そのセンサチップ内に撮像部と共にＡ／Ｄ変換部を備える。そして、センサとしての出力信号はデジタル信号となっている。

ここで、周波数特性の観点から言えば、デジタル信号の伝送はアナログ信号の伝送に比べてケーブル自体の物理的特性の影響を受けづらい。したがって、この種のＣＭＯＳイメージセンサを採用する内視鏡はセンサ出力信号をデジタル信号として出力するため、比較的長いケーブルでの信号伝送であっても、センサ出力信号をアナログ信号として出力するＣＣＤイメージセンサを採用する内視鏡に比して、画質に与える信号劣化の影響は小さくなる。

しかしながら、上述したＣＭＯＳイメージセンサを採用する内視鏡を、ＣＭＯＳイメージセンサに対応するプロセッサ（以下、ＣＭＯＳ対応プロセッサと称する）に接続する場合は特に問題は生じないが、従来のＣＣＤイメージセンサを採用する内視鏡であって、上述した如く、先端部においてＣＤＳ処理を施す内視鏡に対応したプロセッサ（以下、先端ＣＤＳ対応プロセッサと称す）に接続する場合は、以下に示す不都合を生じる虞がある。

すなわち、上述した先端ＣＤＳ対応プロセッサは、アナログ信号伝送路における周波数特性の劣化（主として高域周波数成分の減衰）に対応するため、劣化した成分を補うようなエンハンス回路を経由して映像信号を出力している。

このような出力信号の特性を有する従来の先端ＣＤＳ対応プロセッサに、周波数特性が比較的フラットなＣＭＯＳイメージセンサを採用する内視鏡からの信号を入力すると、必要以上に映像信号の高域周波数成分が強調され過ぎてしまうという不都合を生じる虞がある。

本発明は上述した点に鑑みてなされたもので、高域周波数成分を強調補正する回路を備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、撮像信号としてデジタル信号を出力する撮像素子を搭載する内視鏡を提供することを目的とする。

本発明の一態様の内視鏡は、高域成分が減衰した撮像信号の高域成分を強調補正するための高域成分強調回路を設けた第１のプロセッサに接続可能な内視鏡であって、被検体に挿入される挿入部と、前記挿入部の先端に設けられ、前記被検体の光学像を撮像してアナログ撮像信号を生成する撮像部と、当該アナログ撮像信号をデジタル撮像信号に変換して出力するＡ／Ｄ変換部とを備える撮像素子と、一端が前記撮像素子に接続され、前記デジタル撮像信号を他端側に伝送するためのケーブルと、前記ケーブルの他端に設けられ、前記高域成分強調回路に係る周波数特性をイコライズする周波数特性を有する逆特性フィルタと、を具備する。

図１は、本発明の第１の実施形態の内視鏡の構成を示す図。 図２は、第１の実施形態の内視鏡におけるＣＭＯＳ内のＡＦＥ回路の構成を示した図。 図３は、第１の実施形態の内視鏡、従来の内視鏡および先端ＣＤＳ対応プロセッサの接続関係を示した図。 図４は、第１の実施形態の内視鏡、先端ＣＤＳ対応プロセッサおよびＣＭＯＳ対応プロセッサとの接続関係を示した図。 図５は、第１の実施形態の内視鏡が先端ＣＤＳ対応プロセッサに接続された際の構成を示す図。 図６は、第１の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続された際の構成を示す図。 図７は、第１の実施形態の内視鏡におけるデジタルフィルタ処理の作用を示したフローチャート。 図８は、従来の内視鏡がプロセッサに接続された際の一状態例を示した図である。 図９は、従来の内視鏡における伝送信号特性の一例を示した図である。 図１０は、従来の内視鏡が接続される先端ＣＤＳ対応プロセッサおける先端ＣＤＳ向けエンハンス回路の信号特性の一例を示した図である。 図１１は、本発明の第２の実施形態の内視鏡が先端ＣＤＳ対応プロセッサに接続された際の構成を示す図。 図１２は、第２の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続された際の構成を示す図。 図１３は、第２の実施形態の内視鏡におけるデジタルフィルタ処理の作用を示したフローチャート。

以下、図面を参照して本発明の実施形態を説明する。

図１に示すように本発明の第１の実施形態である内視鏡１は、被検体に挿入される挿入部の先端に設けられ、被検体の光学像を撮像して所定のデジタル撮像信号を出力するＣＭＯＳイメージセンサ１１と、前記ＣＭＯＳイメージセンサ１１に接続され前記デジタル撮像信号を伝送するケーブル４０と、所定の信号処理を行う信号処理装置としてのプロセッサ（詳しくは後述する）に接続されるコネクタ部２０と、を備える。

前記ＣＭＯＳイメージセンサ１１は、プロセッサ３のクロック同期信号生成回路３１（図５参照）から送信される所定のクロック信号および同期信号ＨＤ，ＶＤに基づいて当該ＣＭＯＳイメージセンサ１１の動作仕様に合わせたクロック信号、水平同期信号ＨＤおよび垂直同期信号ＶＤ並びに各種信号処理のためのパルスを生成するタイミングジェネレータ（ＴＧ）１５と、当該タイミングジェネレータ１５において生成された前記クロック信号、水平同期信号ＨＤおよび垂直同期信号ＶＤにより、被検体の光学像を撮像して所定のアナログ撮像信号を生成する撮像部１２（ＰＤ１２）と、当該撮像部１２に対して所定の信号処理を施すと共にデジタル撮像信号に変換して出力するＡ／Ｄ変換部を備えるＡＦＥ回路１３と、当該ＡＦＥ回路１３からのデジタル撮像信号をパラレル／シリアル変換して後段に出力するＰ／Ｓ回路１４と、を有して構成される。

前記ケーブル４０は、プロセッサ３から送信される所定のクロック信号および同期信号ＨＤ，ＶＤをＣＭＯＳイメージセンサ１１に伝送すると共に、Ｐ／Ｓ回路１４においてパラレル／シリアル変換されたシリアル信号の前記デジタル撮像信号をコネクタ２０の内部に設けられたＳ／Ｐ変換回路２３に伝送する。

本実施形態においては、前記コネクタ部２０の内部に、前記デジタル撮像信号に対して所定の信号処理を施すための回路をＦＰＧＡ（以下、ＦＰＧＡ２１）にて構成する。

前記ＦＰＧＡ２１は、プロセッサ３において生成された前記クロック信号および同期信号ＨＤ，ＶＤを受けてＣＭＯＳイメージセンサ１１に向けて出力する。

一方、前記ＦＰＧＡ２１は、プロセッサ３において生成された前記クロック信号に基づいて各種信号処理のためのパルスを生成するタイミングジェネレータ（ＴＧ）２２と、ＣＭＯＳイメージセンサ１１から出力された前記シリアル信号のデジタル撮像信号をシリアル／パラレル変換するＳ／Ｐ変換回路２３と、Ｓ／Ｐ変換回路２３に接続された先端ＣＤＳ対応プロセッサ用デジタルフィルタ２４（以下、ＣＤＳ対応デジタルフィルタ２４と称す）と、同じくＳ／Ｐ変換回路２３に接続されたＣＭＯＳ対応プロセッサ用デジタルフィルタ２５（以下、ＣＭＯＳ対応デジタルフィルタ２５と称す）、を具備する。

ここで、前記ＣＤＳ対応デジタルフィルタ２４は、プロセッサ３における先端ＣＤＳ向けエンハンス回路３３（詳しくは後述する）に係る周波数特性をイコライズする特性を有する逆特性フィルタとして構成される。そして、前記エンハンス回路３３を有するプロセッサ３に当該ＣＭＯＳイメージセンサ１１を搭載する内視鏡１が接続された際に有効に働くようになっている。

一方、前記ＣＭＯＳ対応デジタルフィルタ２５は、前記ＣＤＳ対応デジタルフィルタ２４とは異なる特性を有するフィルタとして構成される。そして、前記エンハンス回路３３を備えず、かつ、ＣＭＯＳイメージセンサ１１に対応した処理を行うプロセッサ３Ａに当該ＣＭＯＳイメージセンサ１１を搭載する内視鏡１が接続された際に有効に働くようになっている。

図１に戻って、さらに前記ＦＰＧＡ２１は、前記ＣＤＳ対応デジタルフィルタ２４と、ＣＭＯＳ対応デジタルフィルタ２５との出力信号経路を切り替える信号経路切替部２６と、当該信号経路切替部２６からの出力信号をパラレル／シリアル変換してプロセッサ３に向けて出力するＰ／Ｓ回路２７と、当該内視鏡１に接続さえたプロセッサの種別に応じて前記信号経路切替部２６における信号経路を切り替えるプロセッサ検知回路２８と、を備える。

なお、図２に示すように、ＡＦＥ回路１３は、撮像部１２からのアナログ撮像信号に対して所定の相関２重サンプリング処理を施すＣＤＳ回路１６と、この相関２重サンプリング処理が施されたアナログ撮像信号をＡ／Ｄ変換して出力するＡ／Ｄ変換回路１７とを備えて構成される。

次に、内視鏡１が接続され得る前記プロセッサ３およびプロセッサ３Ａについて詳しく説明する。

図３は本実施形態の内視鏡、従来の内視鏡および先端ＣＤＳ対応プロセッサ（プロセッサ３）との接続関係を示した図である。

図３に示すように、プロセッサ３は、従来の、内視鏡先端部においてＣＣＤイメージセンサと共にＣＤＳ処理を施す回路を備えた内視鏡１０１に対して接続可能な先端ＣＤＳ対応プロセッサである。一方でプロセッサ３は、ＣＭＯＳイメージセンサを採用した内視鏡であっても、上述した本実施形態の如き構成をなす内視鏡１であれば、接続された際に当該プロセッサにおいて適正な画像信号処理を行い得る。

図５に示すように当該先端ＣＤＳ対応プロセッサ３は、所定のクロック信号および同期信号ＨＤ，ＶＤを生成する前記クロック同期信号生成回路３１と、接続された内視鏡から出力されるシリアル信号のデジタル撮像信号をシリアル／パラレル変換するＳ／Ｐ変換回路３２と、Ｓ／Ｐ変換回路３２に接続された先端ＣＤＳ向けエンハンス回路３３と、プロセッサ３内の各種回路を制御するＣＰＵ３４と、を備える。

ここで、前記先端ＣＤＳ向けエンハンス回路３３は、Ｓ／Ｐ変換回路３２によりシリアル／パラレル変換された当該内視鏡１０１からの撮像信号に対して高域成分を強調する役目を果たすが、詳細は後述する。

また、当該プロセッサ３におけるＣＰＵ３４は、図示しないメモリに格納された当該プロセッサ３固有のＩＤ情報（特に、当該プロセッサ３が先端ＣＤＳ対応プロセッサであるとの情報）を接続された内視鏡１に伝送する役目を果たす。

一方、本実施形態の内視鏡１における前記プロセッサ検知回路２８は、接続されたプロセッサ３における前記ＣＰＵ３４からの情報に基づいて当該接続されたプロセッサが先端ＣＤＳ対応プロセッサであるか否かを判別するようになっている。

なお、上述したプロセッサ３としては、当該プロセッサ３固有のＩＤ情報（先端ＣＤＳ対応プロセッサであるとの情報）を内視鏡１に対して送出する機能を有するものを想定し、前記プロセッサ検知回路２８は当該ＩＤ情報を入手して接続されたプロセッサの種別を判別するものとしたが、プロセッサの判別方法はこれに限られない。

たとえば、接続されたプロセッサから所定のＩＤ情報を受信しないことをもって当該プロセッサ３の種別を判別するようにしてもよい。

より具体的には、後述するように「ＣＭＯＳ対応プロセッサ」からは自身の固有のＩＤ情報、すなわちＣＭＯＳ対応プロセッサであるとの情報を必ず送出することを前提とし、当該プロセッサ３の如き先端ＣＤＳ対応プロセッサからはプロセッサ判別用のＩＤ情報を何ら送出しない仕様にすれば、ＩＤ情報を受信しないことをもって当該プロセッサ３が先端ＣＤＳ対応プロセッサであるとの判断をすることができる。

ここで、このＣＤＳ処理回路を有する内視鏡１０１がプロセッサ３に接続された際の一状態例について図８を参照して説明する。

上述したように、従来、撮像素子からの撮像信号に対して、内視鏡の先端部においてＣＤＳ処理（相関２重サンプリング処理）を施し、伝送帯域を落としてから当該撮像信号を伝送する内視鏡が知られている。

具体的には図８に示すように、当該従来の内視鏡１０１は、被検体に挿入される挿入部の先端部１１１に、被検体の光学像を撮像してタイミングジェネレータ１１３に基づいて所定のアナログ撮像信号を出力するＣＣＤイメージセンサ１１２を備えると共に、当該アナログ撮像信号に対して相関２重サンプリング処理を施すＣＤＳ回路１１４を備える。

そして、この相関２重サンプリング処理が施されたアナログ撮像信号は、比較的長距離のケーブル１４０を経由してコネクタ部１２０において、Ａ／Ｄ変換された後パラレル／シリアル変換されプロセッサ３に向けて出力される。

一方、このケーブル１４０における周波数劣化分を補うべく前記プロセッサ３は、クロックおよび同期信号ＨＤ，ＶＤを内視鏡１０１に対して送出すると共に、Ｓ／Ｐ変換回路３２によりシリアル／パラレル変換された当該内視鏡１０１からの撮像信号に対して高域成分を強調する先端ＣＤＳ向けエンハンス回路３３を備える。

ここで、この種の内視鏡１０１においては、上述したように、先端部１１１に配設された撮像素子（ＣＣＤイメージセンサ１１２）と前記プロセッサ３とを接続するケーブル１４０は比較的長距離に及ぶこととなる。加えて内視鏡挿入部の細径化を実現するために当該ケーブル１４０はその径に制約があることから、ＣＣＤイメージセンサ１１２からの信号出力はケーブル１４０の物理的特性の影響を受けて、信号の高域周波数成分が劣化しやすくなっている（図９参照）。

係る状況に鑑みて前記先端ＣＤＳ向けエンハンス回路３３は、上述した要因によりケーブル１４０において劣化した高域周波数成分を強調するよう補正して出力するようになっている（図１０参照）。

一方、本実施形態の内視鏡１は、従来の先端ＣＤＳ向けエンハンス回路３３を備えるプロセッサ３の他に、前記プロセッサ３Ａに接続可能である。

図４は本実施形態の内視鏡、先端ＣＤＳ対応プロセッサおよびＣＭＯＳ対応プロセッサとの接続関係を示した図である。

プロセッサ３Ａは、ＣＭＯＳイメージセンサ１１を搭載する内視鏡１が接続されることを想定した信号処理回路を備える。

ここで、上述したように、周波数特性の観点から言えば、デジタル信号の伝送はアナログ信号の伝送に比べてケーブル自体の物理的特性の影響を受けづらいことから、センサ出力信号をデジタル信号として出力する当該内視鏡１は、比較的長いケーブルでの信号伝送であっても、センサ出力信号をアナログ信号として出力するＣＣＤイメージセンサを採用する内視鏡１０１に比して、画質に与える信号劣化の影響（特に高域周波数成分の劣化の影響）は小さくなる。

すなわちプロセッサ３Ａは、ケーブル４０による高域周波数成分の劣化の影響が小さい撮像信号を入力することを前提とした信号処理回路を備える。

換言すればプロセッサ３Ａは、前記先端ＣＤＳ向けエンハンス回路３３に相当するエンハンス回路を備えない。

次に、本実施形態の内視鏡１が先端ＣＤＳ対応のプロセッサ３またはＣＭＯＳ対応のプロセッサ３Ａに接続された際の作用についてそれぞれ説明する。

図５は、本実施形態の内視鏡が先端ＣＤＳ対応プロセッサに接続された際の構成を示す図であり、図６は、本実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続せれた際の構成を示す図である。さらに、図７は、本実施形態の内視鏡におけるデジタルフィルタの選択処理を示したフローチャートである。

図７示すように、まず内視鏡１におけるプロセッサ検知回路２８が所定のプロセッサに接続されたことを検知すると、プロセッサ検知回路２８は接続されたプロセッサのＣＰＵ３４（図５，図６参照）から所定のＩＤ情報を入手する（ステップＳ１）。

この後、プロセッサ検知回路２８は、接続されたプロセッサが、ステップＳ１で入手したＩＤ情報に基づいて、当該内視鏡１が接続されたプロセッサが先端ＣＤＳ対応のプロセッサ３であるか、またはＣＭＯＳ対応のプロセッサ３Ａであるかを判定する（ステップＳ２）。

なお、上述したようにプロセッサ検知回路２８は、ＩＤ情報を受信しないことをもって当該プロセッサ３が先端ＣＤＳ対応のプロセッサであるか否かの判別をしてもよい。

そして、接続されたプロセッサが先端ＣＤＳ対応のプロセッサ３である場合（すなわち、撮像信号に対して前記先端ＣＤＳ向けエンハンス回路３３が働くプロセッサである場合）は、プロセッサ検知回路２８は、ステップＳ３の処理を行う。

すなわち、ステップＳ３においてプロセッサ検知回路２８は、前記信号経路切替部２６を制御して前記Ｐ／Ｓ回路２７から出力される撮像信号が、前記ＣＤＳ対応デジタルフィルタ２４を経由するように信号経路を切り替える（図５参照）。

ここで、上述したように、ＣＭＯＳイメージセンサ１１からはデジタル撮像信号が出力されるため、ケーブル４０による伝送の過程ではほとんど当該撮像信号に基づく映像の高域周波数成分は劣化しない。したがって、そのままの状態で上述のごときプロセッサ３に入力されると必要以上に映像の高域周波数成分を強調してしまうことになる。

しかしながら本実施形態では、前記ＣＤＳ対応デジタルフィルタ２４は、前記先端ＣＤＳ向けエンハンス回路３３に係る周波数特性をイコライズする特性を有する逆特性フィルタとして構成される。

すなわち内視鏡１からの出力される撮像信号の高域周波数成分は一旦減じられており、この撮像信号を入力したプロセッサ３内においては、前記先端ＣＤＳ向けエンハンス回路３３による高域強調作用と相まって結果として適正な周波数特性を得ることができる。

一方、接続されたプロセッサがＣＭＯＳ対応のプロセッサ３Ａである場合は、プロセッサ検知回路２８は、ステップＳ４の処理を行う。

すなわち、ステップＳ４においてプロセッサ検知回路２８は、前記信号経路切替部２６を制御して前記Ｐ／Ｓ回路２７から出力される撮像信号が、前記ＣＭＯＳ対応デジタルフィルタ２５を経由するように信号経路を切り替える（図６参照）。

なお、前記ＣＭＯＳ対応デジタルフィルタ２５の特性は、ケーブル４０においてＣＭＯＳイメージセンサ１１から出力されるデジタル撮像信号に基づく映像の高域周波数成分がほとんど劣化しないことを考慮すると、ほぼフラットな周波数特性を示す回路構成であってもよい。

以上説明したように本実施形態によると、上述のごとく撮像信号に対して高域周波数成分を強調する信号処理回路を備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、ＣＭＯＳイメージセンサを搭載する内視鏡を提供することができる。

なお、本実施形態においては、前記ＦＰＧＡ２１はコネクタ部２０に配設するものとしたが、これに限らず、内視鏡１における操作部等に配設されてもよい。

また、本実施形態においては、内視鏡１の撮像素子としてＣＭＯＳイメージセンサを想定したが、ＣＭＯＳイメージセンサに限らず、本願発明は、挿入部先端部においてデジタルの撮像信号を生成し上述のごときケーブル４０を介して後方回路部に向けて当該デジタル撮像信号を送出することができる撮像素子を搭載した内視鏡に適用することができる。

次に本発明の第２の実施形態について説明する。

図１１は、本発明の第２の実施形態の内視鏡が先端ＣＤＳ対応プロセッサに接続された際の構成を示す図であり、図１２は、第２の実施形態の内視鏡がＣＭＯＳ対応プロセッサに接続された際の構成を示す図である。また、図１３は、第２の実施形態の内視鏡におけるデジタルフィルタ処理の作用を示したフローチャートである。

本第２の実施形態の内視鏡システムは、その基本的な構成は第１の実施形態と同様であり、前記コネクタ部２０におけるＦＰＧＡ２１内の一部の構成のみを異にするものである。したがって、ここでは第１の実施形態との差異のみの説明にとどめ、共通する部分の説明については省略する。

上述した第１の実施形態においては、前記ＦＰＧＡ２１は、内視鏡１に接続されたプロセッサの種別に応じて信号経路切替部２６における信号経路を切り替えるプロセッサ検知回路２８を備えるが（図１参照）、第２の実施形態においては、図１１、図１２に示すように、当該プロセッサ検知回路２８に代えて、信号経路切替部２６における信号経路を切り替える切替指示信号を送出する切替指示部２８ａを備えることを特徴とする。

この切替指示部２８ａは、図示しない操作等（例えば、ユーザーによる設定）により前記切替指示信号を信号経路切替部２６に送出する。この切替指示信号は、前記デジタル撮像信号が前記先端ＣＤＳ対応プロセッサ用デジタルフィルタ２４（逆特性フィルタ）を通過する第１の信号経路と、前記ＣＭＯＳ対応プロセッサ用デジタルフィルタ２５を通過する第２の信号経路（すなわち、前記デジタル撮像信号が前記逆特性フィルタを通過しない信号経路）とを切り替えるための指示信号である。

また、本第２の実施形態において信号経路切替部２６は、切替指示部２８ａからの切替指示信号に応じて、前記第１の信号経路を前記第２の信号経路とを切り替えるようになっている。

このように本第２の実施形態においては、内視鏡１に接続されるプロセッサの種別（先端ＣＤＳ対応プロセッサ３Ｂ（図１１参照）またはＣＭＯＳ対応プロセッサ３Ｃ（図１２参照））を内視鏡１においては検知することなく、上述した信号経路の切替を行うことができる。

次に、本実施形態の内視鏡１が先端ＣＤＳ対応プロセッサまたはＣＭＯＳ対応プロセッサに接続された際の作用についてそれぞれ説明する。

図１３に示すように、内視鏡１における切替指示部２８ａから前記切替指示信号が送出されると（ステップＳ１１）、当該切替指示部２８ａにおける切替指示が先端ＣＤＳ対応のプロセッサ３Ｂであるか、またはＣＭＯＳ対応のプロセッサ３Ｃであるかに基づいて（ステップＳ１２）、信号経路切替部２６は前記第１の信号経路と前記第２の信号経路とを切り替える。

すなわち、前記切替指示信号が先端ＣＤＳ対応プロセッサ３Ｂを示す場合（すなわち、撮像信号に対して前記先端ＣＤＳ向けエンハンス回路３３が働くプロセッサを示す場合）は、前記先端ＣＤＳ対応プロセッサ用デジタルフィルタ２４（逆特性フィルタ）を通過する第１の信号経路を選択する（ステップＳ１３）。

一方、前記切替指示信号がＣＭＯＳ対応のプロセッサ３Ｃを示す場合は、ＣＭＯＳ対応プロセッサ用デジタルフィルタ２５を通過する第２の信号経路を選択する（ステップＳ１４）。

なお、第１の実施形態と同様に、前記ＣＭＯＳ対応プロセッサ用デジタルフィルタ２５の特性は、ケーブル４０においてＣＭＯＳイメージセンサ１１から出力されるデジタル撮像信号に基づく映像の高域周波数成分がほとんど劣化しないことを考慮すると、ほぼフラットな周波数特性を示す回路構成であってもよい。

以上説明したように本実施形態によると、接続されるプロセッサの種別検知をすることなく、撮像信号に対して高域周波数成分を強調する信号処理回路を備えるプロセッサに接続された場合であっても、当該プロセッサにおいて適正な画像信号処理を行い得る、ＣＭＯＳイメージセンサを搭載する内視鏡を提供することができる。

なお、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明の態様を形成することができる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに異なる実施形態にわたる構成要素を適宜組み合わせても良い。

このように、発明の趣旨を逸脱しない範囲内において種々の変更または応用が可能であることは勿論である。

本出願は、２０１４年１２月４日に日本国に出願された特願２０１４−２４６１３６号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

Claims (4)

1. 高域成分が減衰した撮像信号の高域成分を強調補正するための高域成分強調回路を設けた第１のプロセッサに接続可能な内視鏡であって、
   被検体に挿入される挿入部と、
   前記挿入部の先端に設けられ、前記被検体の光学像を撮像してアナログ撮像信号を生成する撮像部と、当該アナログ撮像信号をデジタル撮像信号に変換して出力するＡ／Ｄ変換部とを備える撮像素子と、
   一端が前記撮像素子に接続され、前記デジタル撮像信号を他端側に伝送するためのケーブルと、
   前記ケーブルの他端に設けられ、前記高域成分強調回路に係る周波数特性を平準化するための周波数特性を有する逆特性フィルタと、
   を具備することを特徴とする内視鏡。
2. さらに、前記高域成分強調回路が設けられていない、前記第１のプロセッサとは異なる第２のプロセッサに接続可能であって、
   前記内視鏡が、前記第１のプロセッサに接続されているか、または、前記第２のプロセッサに接続されているかを識別可能な識別部と、
   前記識別部の識別結果に応じて、前記デジタル撮像信号が前記逆特性フィルタを通過する信号経路と、前記デジタル撮像信号が前記逆特性フィルタを通過しない信号経路とを切り替える信号経路切替部と、
   を具備することを特徴とする請求項１に記載の内視鏡。
3. 前記信号経路切替部は、前記識別部の識別結果により前記内視鏡が前記第１のプロセッサに接続されている場合には、前記デジタル撮像信号が前記逆特性フィルタを通過するように前記信号経路を切り替え、一方、前記内視鏡が前記第２のプロセッサに接続されている場合には、前記デジタル撮像信号が前記逆特性フィルタを通過しないように前記信号経路を切り替える
   ことを特徴とする請求項２に記載の内視鏡。
4. さらに、前記高域成分強調回路が設けられていない、前記第１のプロセッサとは異なる第２のプロセッサに接続可能であって、
   前記デジタル撮像信号が前記逆特性フィルタを通過する第１の信号経路と、前記デジタル撮像信号が前記逆特性フィルタを通過しない第２の信号経路とを切り替えるための切替指示信号を出力する切替指示部と、
   前記切替指示部からの前記切替指示信号に応じて、前記第１の信号経路と前記第２の信号経路とを切り替える信号経路切替部と、
   を具備することを特徴とする請求項１に記載の内視鏡。

Images