JP2734971B2 - 電荷結合素子の信号処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電荷結合素子の信号処理
回路に関し、特に高解像度のテレビジョンカメラ用に適
するデュアルチャネル読出し構造を有する２次元型の電
荷結合素子の信号処理回路に関する。

【０００２】

【従来の技術】電荷結合素子（以下ＣＣＤ）は、高画質
化のため多画素化が進み、ハイビジョンなどの高精細度
テレビジョン方式のカメラ用として２００万画素以上の
超高解像度ＣＣＤが開発されている。この開発過程にお
いて、画素パターンの高密度化やクロックレートの高速
化などの解決すべき課題や、また、単位画素当りの感度
の低下などの問題点が生じている。

【０００３】上記画素パターンの高密度化やクロックレ
ートの高速化の課題を解決する技術として、デュアルチ
ャネル読出し構造（例えば、テレビジョン学界誌，第４
１巻，１９８７年，第１１号，第９８８頁参照）が考案
されている。これは、同一構造の２つの水平シフトレジ
スタをトランスファ電極を挟んで上下方向に並列に配置
し、垂直シフトレジスタから転送された信号電荷を１画
素置きに上下の上記水平シフトレジスタの各々に振分け
るものである。これにより、パターンルールの緩和およ
びクロックレートの半減という効果がある。

【０００４】このようなデュアルチャネル読出し構造の
水平シフトレジスタを有する超高解像度ＣＣＤの出力信
号を標本化するとき２つの大きな問題点がある。第１の
問題点は、２つの水平シフトレジスタの出力アンプの直
流電圧レベルのばらつきにより生ずる縦すじ状の固定パ
ターン雑音や解像度劣化等である。第２の問題点は、多
画素化によりレベル低下した画素信号に対するスイッチ
ング雑音などのサンプリング回路系自身の雑音の影響に
よるＳ／Ｎ劣化である。

【０００５】従来のＣＣＤの信号処理回路をブロックで
示す図５を参照すると、この従来のＣＣＤの信号処理回
路は、半導体基板上に列行のマトリクス状に配列された
画素対応の光電変換素子群と列方向の上記光電変換素子
の各々の信号電荷の垂直転送用の垂直シフトレジスタ群
とから成る撮像領域１と、撮像領域１の右方に隣接して
遮光体に覆われた光電変換素子群と対応の垂直シフトレ
ジタとの配列から成り被写体の黒い部分に対応する光電
変換素子出力であるオプチカルブラックレベルを出力す
るオプチカルブラック領域２と、撮像領域１およびオプ
チカルブラック領域２の上記垂直シフトレジスタの出力
側に１画素置きに接続されトランスファ電極４を挟んで
上下に配置された水平シフトレジスタ３，５と、水平シ
フトレジスタ３，５の各々の出力側に接続された出力ア
ンプ６，７と、出力アンプ６，７の各々の出力をそれぞ
れ前置増幅しそれぞれ信号ａ１，ａ２を出力する前置ア
ンプ８，９と、信号ａ１，ａ２の雑音をそれぞれ除去し
信号ｂ１，ｂ２をそれぞれ出力する雑音除去回路１０，
１１と、信号ｂ１，ｂ２のサンプリングを行い信号ｃ
１，ｃ２をそれぞれ出力するサンプリング回路１２，１
３と、信号ｃ１，ｃ２を加算し連続信号ｄを出力する混
合回路１４と、信号ｄの供給を受け出力信号ｅをプロセ
ス回路に出力するバッファ回路１５とを備える。

【０００６】次に、図５を参照して、従来の電荷結合素
子の信号処理回路の動作について説明すると、撮像領域
１で光電変換された信号電荷は垂直シフトレジスタによ
り垂直転送され、水平方向の１画素置きに水平シフトレ
ジスタ３，５に振分けられる。ここで水平シフトレジス
タ３，５の各々を第１，第２チャネルとする。水平シフ
トレジスタ３，５の各々に転送された信号電荷は相互に
１８０°の位相差で転送され、第１，第２チャネルの各
々の出力アンプ６，７の出力信号ｓ１，ｓ２としてそれ
ぞれ前置アンプ８，９に供給される。前置アンプ８，９
の各々は信号ｓ１，ｓ２を増幅しそれぞれ信号ａ１，ａ
２を雑音除去回路１０，１１の各々に供給する。

【０００７】雑音除去回路１０，１１は、例えば特開平
１−２０８９７５号公報記載の電荷結合素子の信号処理
回路に用いた反射型雑音除去回路であり、出力端子を接
地した遅延線を備え、この遅延線の入力信号と入力端子
に戻ってきた反射信号との差動演算を行ないフイードス
ルー期間および信号期間の信号相互間の電位差をアナロ
グ的に求め、それぞれ各チャネル有効信号電圧成分であ
る信号ｂ１，ｂ２をサンプリング回路１２，１３の各々
に供給する。サンプリング回路１２，１３は２画素周期
毎に生成され相互に１画素周期分の位相差を有するサン
プリングパルスＰ１，Ｐ２の供給に応答して信号ｂ１，
ｂ２を１画素周期毎に交互にサンプリングを行い、それ
ぞれ信号ｃ１，ｃ２を混合回路１４に供給し、連続信号
ｄに変換する。バッファ回路１５はこの連続信号ｄ対応
の出力信号ｅを後段のプロセス回路（図示せず）に供給
する。

【０００８】第１チャネルの有効信号電圧成分信号ｂ１
のサンプリング過程のタイムチャートである図６を併せ
て参照すると、出力アンプ６からのＣＣＤ出力信号ｓ１
は、上述のように、前置アンプ８により増幅され信号ａ
１として出力される。信号ｓ１およびその増幅信号ａ１
は、出力部がリセットパルスによりリセットされるリセ
ット期間ｔｒと、リセット後の検出容量部が一定電位に
ディスチャージされるフイードスルー期間ｔｆと、信号
電荷が上記検出容量部に注入される信号期間ｔｓとから
成り、上述のようにフイードスルー期間ｔｆと信号期間
ｔｓの相互間電位差Ｖｓ１，Ｖｓ２，…が有効信号電圧
となる。

【０００９】信号ａ１は雑音除去回路１０に供給され、
フイードスルー期間ｔｆおよび信号期間ｔｓの各々信号
相互間の電位差を求める差動演算がなされ、電位差Ｖｓ
１，Ｖｓ２，…を含む信号ｂ１として出力される。信号
ｂ１はサンプリング回路１２に供給され、サンプリング
パルスＰ１によりサンプリングされ信号ｃ１として生成
される。一方、第２チャネルにおいても同様に、信号ｓ
２，ａ２，ｂ２を経てサンプリング回路１３において、
サンプリングパルスＰ２によるサンプリング信号ｃ２が
生成される。これら、信号ｃ１，ｃ２は混合回路１４に
て加算され、連続信号ｄを生成する。しかしながら、信
号ｂ１，ｂ２に対するサンプリング動作時に、スイッチ
ング雑音Ｖｓｎが混入する。この種の超高解像度ＣＣＤ
は、上述のように、信号レベルが小さいため、雑音Ｖｓ
ｎを無視できずＳ／Ｎ劣化の一要因となる。

【００１０】２チャネルのサンプリング信号ｃ１，ｃ２
の直流電圧レベルのバランス調整動作のタイムチャート
を示す図７を併せて参照すると、このバランス調整はＣ
ＣＤにより調整用のウインドパターンを撮像し、出力信
号をオシロスコープで観測しながら行う。出力アンプ
７，８の各々のオフセットレベルが異なると、同一パタ
ーンの撮像に対する第１，第２チャネルのサンプリング
信号ｃ１，ｃ２の各々の直流レベルＶＤ１，ＶＤ２も異
なってくる。したがって、混合回路１４で変換された連
続信号ｄは１画素周期毎に交互にＶＤ１，ＶＤ２対応の
レベルとなるので、これら直流レベルＶＤ１，ＶＤ２の
差分ΔＶＤの固定パターン雑音として出力され画面上で
は周期的な縦縞状として表示される。したがって、この
従来のＣＣＤ信号処理回路では、オプチカルブラックレ
ベル対応の信号ｃ１，ｃ２の各々の直流レベルＶＤ１
Ｂ，ＶＤ２Ｂが等しくなるように、雑音除去回路１０，
１１内のオフセットレベル調整回路を手動調整してバラ
ンスをとっている。しかし、周囲温度の変化によるＣＣ
Ｄ素子や各回路の温度ドリフトに起因する上記バランス
状態の崩れにより、直流レベルＶＤ１Ｂ，ＶＤ２が相互
に変動することによる上記固定パターン雑音の発生は防
止できない。

【００１１】

【発明が解決しようとする課題】上述した従来の電荷結
合素子の信号処理回路は、超高解像度対応の多画素化に
よる信号レベルが低下した画素信号に対するサンプリン
グ回路系のスイッチング雑音がＳ／Ｎの劣化要因となる
という欠点があった。

【００１２】また、周囲温度の変化による温度ドリフト
に起因する２チャネルの各々の信号の直流電圧レベルの
ばらつきにより生ずる縦縞状の固定パターン雑音が発生
し解像度劣化の要因となるという欠点があった。

【００１３】本発明の目的は、上記欠点を解消し、スイ
ッチング雑音を除去するとともに温度ドリフトに起因す
る固定パターン雑音を除去することにより高Ｓ／Ｎかつ
高解像度の電荷結合素子の信号処理回路を提供すること
にある。

【００１４】

【課題を解決するための手段】本発明の電荷結合素子の
信号処理回路は、半導体基板上にマトリクス状に配列さ
れ撮像対象像の光電変換された第１の信号電荷を出力す
る第１の光電変換素子群と、前記第１の光電変換素子群
に隣接して配列され遮光体に覆われてオプチカルブラッ
クレベル対応の光電変換された第２の信号電荷を出力す
る第２の光電変換素子群と、前記第１および第２の信号
電荷から成る１水平走査分の電荷信号を１画素周期毎に
交互に分割した第１および第２の電荷信号をそれぞれ転
送する第１および第２のシフトレジタと、前記第１およ
び第２のシフトレジタの各々の出力側に接続され前記第
１および第２の電荷信号対応の第１および第２の映像信
号をそれぞれ出力する第１および第２の出力増幅回路
と、前記第１および第２の映像信号の雑音をそれぞれ除
去し第１および第２の雑音除去信号をそれぞれ出力する
第１および第２の雑音除去回路と、前記第１および第２
の雑音除去信号の各々の有効信号成分を各々予め定めた
第１および第２のタイミングの第１および第２のサンプ
リングパルスの供給にそれぞれ応答してサンプリングし
それぞれ第１および第２のサンプリング信号を出力する
第１および第２のサンプリング回路と、前記第１および
第２のサンプリング信号を予め定めた利得で増幅し第１
および第２の中間増幅信号をそれぞれ出力する第１およ
び第２の中間増幅回路と、前記第１および第２の各々の
中間増幅信号中の前記第２の信号電荷対応の第１および
第２の直流電圧レベルをそれぞれ予め定めた第１の電圧
に保持する第１および第２のクランプ回路と、前記第１
および第２の各々の中間増幅信号を前記第１および第２
のタイミングとそれぞれ異なる第３および第４のタイミ
ングの第３および第４のサンプリングパルスの供給にそ
れぞれ応答してサンプリングしそれぞれ第３および第４
のサンプリング信号を出力する第３および第４のサンプ
リング回路と、前記第３および第４のサンプリング信号
を相互に加算して連続信号に変換する混合回路とを備え
て構成されている。

【００１５】

【実施例】次に、本発明の実施例を図５と共通の構成要
素を共通の参照文字／数字を付して同様にブロックで示
す図１を参照すると、この図に示す本実施例のＣＣＤ信
号処理回路は、従来と共通の撮像領域１と、オプチカル
ブラック領域２と、トランスファ電極４と、水平シフト
レジスタ３，５と、出力アンプ６，７と、前置アンプ
８，９と、雑音除去回路１０，１１と、サンプリング回
路１２，１３と、混合回路１４と、バッファ回路１５と
に加えて、サンプリング回路１２，１３からのサンプリ
ング信号ｃ１，ｃ２をそれぞれ増幅した信号ｆ１，ｆ２
を供給する中間アンプ１６，１７と、信号ｆ１，ｆ２と
サンプリングパルスＰＡ１，ＰＡ２との供給に応答して
信号ｆ１，ｆ２を再度サンプリングしサンプリング信号
ｇ１，ｇ２を出力し混合回路１４に供給するサンプリン
グ回路１８，１９とを備える。

【００１６】次に、図１および信号ｂ１のサンプリング
過程のタイムチャートである図２を参照して本実施例の
動作について説明すると、まず、従来の技術と同様に、
撮像領域１で光電変換された信号電荷が水平方向の１画
素置きに水平シフトレジスタ３，５に振分けられて、第
１，第２チャネルの各々の出力アンプ６，７の出力信号
ｓ１，ｓ２としてそれぞれ前置アンプ８，９に供給さ
れ、増幅されて信号ａ１，ａ２として出力される。以
下、従来と同様に第１チャネルで代表させて説明する
と、信号ａ１は、雑音除去回路１０に供給され、電位差
Ｖｓ１，Ｖｓ２，…を含む信号ｂ１となり、この信号ｂ
１はサンプリング回路１２に供給され、サンプリングパ
ルスＰ１によりサンプリングされた信号ｃ１として生成
される。この信号ｃ１は、中間アンプ１６に供給され、
所要の増幅が行われるとともに、後述のように、クラン
プ回路２０により直流レベルがオプチカルブラックレベ
ル対応の電位に常に保持された電位差Ｖｔ１，Ｖｔ２，
…を含む信号ｆ１となり、２段目のサンプル回路１８に
供給される。

【００１７】サンプル回路１８は、信号ｆ１とサンプリ
ングパルスＰ１とは重ならないように１８０°位相がず
れたタイミングのサンプリングパルスＰＡ１との供給を
受け、信号ｆ１を再度サンプリングし、出力信号ｇ１を
生成する。一方、第２チャネルにおいても同様に、信号
ｓ２，ａ２，ｂ２，ｃ２，およびｆ２を経てサンプリン
グ回路１９において、サンプリングパルスＰＡ２による
サンプリング信号ｇ２が生成される。これら、信号ｇ
１，ｇ２は混合回路１４にて加算され、連続信号ｄに変
換される。バッファ回路１５はこの連続信号ｄ対応の出
力信号ｅを後段のロセス回路に供給する。

【００１８】従来と同様に、信号ｂ１のサンプリング時
に、スイッチング雑音Ｖｓｎが出力信号ｃ１に混入す
る。また、２段目のサンプリング回路１８においても同
様にスイッチング雑音Ｖｔｎが出力信号ｇ１に混入す
る。ここで、これらスイッチング雑音ＶｓｎおよびＶｔ
ｎの大きさは、サンプリング回路１２，１８の回路構成
が同一ならばほぼ等しく、Ｖｓｎ＝Ｖｔｎとなる。ま
た、中間アンプ１６の利得をＡｖとすると、電位差Ｖｔ
１＝Ａｖ・Ｖｓ１，Ｖｔ２＝Ａｖ・Ｖｓ２，…となる。
したがって、出力信号ｇ１におけるスイッチング雑音対
信号の比Ｖｔｎ／Ｖｔ１，Ｖｔｎ／Ｖｔ２，…は、信号
ｃ１におけるスイッチング雑音対信号の比Ｖｓｎ／Ｖｓ
１，Ｖｓｎ／Ｖｓ２，…と比較して中間アンプ１６の利
得Ａｖ分だけ、すなわち１／Ａｖに小さくなる。したが
って、上述の２段階のサンプリングにより、サンプリン
グ時のスイッチング雑音は効果的に抑制される。

【００１９】中間アンプ１６およびクランプ回路２０の
構成を示す回路図である図３を参照すると、中間アンプ
１６は演算増幅回路Ａ６１と、入力抵抗Ｒｉおよび帰還
抵抗Ｒｆとから成り、クランプ回路２０は、オプチカル
レベルのサンプリング回路２０１と、積分用のコンデン
サＣＩと、サンプルホールド用のコンデンサＣＨと、基
準電圧源ＶＤ１と、積分回路である差動増幅回路２０２
とを含む。この図の中間アンプ１６の利得Ａｖは、Ａｖ
＝−Ｒｆ／Ｒｉである。

【００２０】図３および中間アンプ１６，クランプ回路
２０，サンプリング回路１８および混合回路１４の動作
のタイムチャートである図４を併せて参照すると、中間
アンプ１６の出力信号ｆ１のうち、撮像領域１から供給
される有効表示期間信号に続くオプチカルブラックレベ
ル（ＯＢ）領域２から供給されるＯＢ期間の直流電圧レ
べルは、上記ＯＢ期間に同期したサンプリングパルスＰ
Ｂの供給に応答してサンプリング回路２０１のコンデン
サＣＨにサンプルホールドされる。サンプルホールドさ
れたＯＢレベルＶＯＢは差動増幅回路２０２で基準電圧
ＶＤ１と差動演算がなされ、中間アンプ１６の負入力端
子にフイードバックされる。これにより、出力信号ｆ１
の上記直流電圧レベルと基準電圧ＶＤ１との電位差が常
に０となるように制御される。一方、第２チャネルの中
間アンプ１７およびクランプ回路２１でも同様な動作が
行われ、出力信号ｆ２のＯＢ期間の直流電圧レベルが常
に基準電圧ＶＤ２となるように制御される。以上の動作
により、第１および第２チャネルの各々のＯＢ期間の直
流電圧レベルは、周囲温度の影響を受けることなくそれ
ぞれの基準電圧ＶＤ１，ＶＤ２に常に保持される。

【００２１】これら信号ｆ１，ｆ２は、上述したよう
に、サンプリング回路１８，１９で交互にサンプリング
されて信号ｇ１，ｇ２となり、これら信号ｇ１，ｇ２は
混合回路１４で連続信号ｄに変換される。このとき、そ
れぞれの基準電圧ＶＤ１，ＶＤ２が初期状態において同
一となるようにバランス調整を行うことにより、周囲の
温度変動の影響を受けることなく、常にバランスした状
態に保持できる。

【００２２】本実施例において、中間アンプを反転アン
プ構成で示したが、非反転アンプ構成でも同一の効果が
得られることは勿論である。

【００２３】

【発明の効果】以上説明したように、本発明の電荷結合
素子の信号処理回路は、各チャネルが所定利得の中間増
幅回路と、ＯＢ期間の直流電圧レベルを設定電圧に保持
するクランプ回路と、中間増幅信号を第１のサンプリン
グ回路と異なるタイミングでさらにサンプリングする第
２のサンプリング回路とを備えるので、第１のサンプリ
ング回路のスイッチング雑音が増幅されてサンプリング
されることがなくＳ／Ｎの劣化を抑制できるいう効果が
ある。

【００２４】また、周囲温度の変化の影響が除去される
ので、温度ドリフトに起因する縦縞状の固定パターン雑
音を大幅に抑圧でき高品質の表示画像が得られるという
効果がある。

【図面の簡単な説明】

【図１】本発明の電荷結合素子の信号処理回路の一実施
例を示すブロック図である。

【図２】本実施例の電荷結合素子の信号処理回路におけ
る動作の一例を示すタイムチャートである。

【図３】図１の中間アンプおよびクランプ回路の構成を
示す回路図である。

【図４】本実施例の電荷結合素子の信号処理回路におけ
るＯＢレベルクランプ動作を示すタイムチャートであ
る。

【図５】従来の電荷結合素子の信号処理回路の一例を示
すブロック図である。

【図６】従来の電荷結合素子の信号処理回路における動
作の一例を示すタイムチャートである。

【図７】従来の電荷結合素子の信号処理回路におけるＯ
Ｂレベルクランプ動作を示すタイムチャートである。

【符号の説明】

１ 撮像領域 ２ オプチカルブラック領域 ３，５ 水平シフトレジスタ ４ トランスファ電極 ６，７ 出力アンプ ８，９ 前置アンプ １０，１１ 雑音除去回路 １２，１３ サンプリング回路 １５ バッファ回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上にマトリクス状に配列され
   撮像対象像の光電変換された第１の信号電荷を出力する
   第１の光電変換素子群と、前記第１の光電変換素子群に
   隣接して配列され遮光体に覆われてオプチカルブラック
   レベル対応の光電変換された第２の信号電荷を出力する
   第２の光電変換素子群と、 前記第１および第２の信号電荷から成る１水平走査分の
   電荷信号を１画素周期毎に交互に分割した第１および第
   ２の電荷信号をそれぞれ転送する第１および第２のシフ
   トレジタと、 前記第１および第２のシフトレジタの各々の出力側に接
   続され前記第１および第２の電荷信号対応の第１および
   第２の映像信号をそれぞれ出力する第１および第２の出
   力増幅回路と、 前記第１および第２の映像信号の雑音をそれぞれ除去し
   第１および第２の雑音除去信号をそれぞれ出力する第１
   および第２の雑音除去回路と、 前記第１および第２の雑音除去信号の各々の有効信号成
   分を各々予め定めた第１および第２のタイミングの第１
   および第２のサンプリングパルスの供給にそれぞれ応答
   してサンプリングしそれぞれ第１および第２のサンプリ
   ング信号を出力する第１および第２のサンプリング回路
   と、 前記第１および第２のサンプリング信号を予め定めた利
   得で増幅し第１および第２の中間増幅信号をそれぞれ出
   力する第１および第２の中間増幅回路と、 前記第１および第２の各々の中間増幅信号中の前記第２
   の信号電荷対応の第１および第２の直流電圧レベルをそ
   れぞれ予め定めた第１の電圧に保持する第１および第２
   のクランプ回路と、 前記第１および第２の各々の中間増幅信号を前記第１お
   よび第２のタイミングとそれぞれ異なる第３および第４
   のタイミングの第３および第４のサンプリングパルスの
   供給にそれぞれ応答してサンプリングしそれぞれ第３お
   よび第４のサンプリング信号を出力する第３および第４
   のサンプリング回路と、 前記第３および第４のサンプリング信号を相互に加算し
   て連続信号に変換する混合回路とを備えることを特徴と
   する電荷結合素子の信号処理回路。
2. 【請求項２】 前記第１および第２の中間増幅回路がそ
   れぞれ入力抵抗と帰還抵抗とを含む演算増幅回路を備
   え、 前記第１および第２のクランプ回路が前記第２の信号電
   荷の出力期間に同期した第５および第６のサンプリング
   パルスの供給にそれぞれ応答して前記第１および第２の
   直流電圧レベルをそれぞれサンプリングした第５および
   第６のサンプリング信号として保持する第５および第６
   のサンプリング回路と、前記第１の電圧と等しい第１お
   よび第２の基準電圧を供給する第１および第２の基準電
   圧源と、前記第５および第６のサンプリング信号の各々
   と前記第１および第２の基準電圧の各々との差動演算結
   果の第１および第２の差信号をそれぞれ前記第１および
   第２の中間増幅回路の入力端子に供給する差動増幅回路
   とをそれぞれ備えることを特徴とする請求項１記載の電
   荷結合素子の信号処理回路。