JP2805985B2 - 電荷結合素子の信号処理装置 - Google Patents
電荷結合素子の信号処理装置Info
- Publication number
- JP2805985B2 JP2805985B2 JP2151054A JP15105490A JP2805985B2 JP 2805985 B2 JP2805985 B2 JP 2805985B2 JP 2151054 A JP2151054 A JP 2151054A JP 15105490 A JP15105490 A JP 15105490A JP 2805985 B2 JP2805985 B2 JP 2805985B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- output
- preamplifier
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷結合素子の信号処理装置に関する。
〔従来の技術〕 電荷結合素子（以下CCDと略す）は、近年、画像の高
品質化の要求から多画素化が進んでいる。最近話題にな
っているHD−TVなど、高精細度なテレビジョン方式に対
応するためには、200万画素以上の超高解像度CCDが必要
であり、その結果、パターンの高密度化、クロックレー
トの高速化が強いられる。
品質化の要求から多画素化が進んでいる。最近話題にな
っているHD−TVなど、高精細度なテレビジョン方式に対
応するためには、200万画素以上の超高解像度CCDが必要
であり、その結果、パターンの高密度化、クロックレー
トの高速化が強いられる。
そこで、その対応策として考案されたものにデュアル
チャネル読み出し構造がある。これは、同一構造の水平
シフトレジスタをトランスファ電極を挟んで２本並列に
配置し、垂直シフトレジスタからの信号電荷を１画素お
きに上下のシフトレジスタに振り分けるものであり、パ
ターンルールの緩和、クロックレートの半減という効果
がある。この様に高解像度化に非常に有効なデュアルチ
ャネル読み出し構造にも幾つかの欠点がある。それは、
チャネル間での転送効率、出力アンプのゲイン、直流電
圧レベル等のバラツキであり、画像上では、縦すじ状の
固定パターン雑音、モアレ、解像度劣化等の現象として
現れる。
チャネル読み出し構造がある。これは、同一構造の水平
シフトレジスタをトランスファ電極を挟んで２本並列に
配置し、垂直シフトレジスタからの信号電荷を１画素お
きに上下のシフトレジスタに振り分けるものであり、パ
ターンルールの緩和、クロックレートの半減という効果
がある。この様に高解像度化に非常に有効なデュアルチ
ャネル読み出し構造にも幾つかの欠点がある。それは、
チャネル間での転送効率、出力アンプのゲイン、直流電
圧レベル等のバラツキであり、画像上では、縦すじ状の
固定パターン雑音、モアレ、解像度劣化等の現象として
現れる。
このうち、直流電圧レベルについては、従来、各チャ
ネルの信号を標本化する際の回路系に於て、信号をモニ
ターしながら標本化回路の直流電圧レベルを手動で調整
することによってバランスをとっていた。
ネルの信号を標本化する際の回路系に於て、信号をモニ
ターしながら標本化回路の直流電圧レベルを手動で調整
することによってバランスをとっていた。
第４図に、従来の標本化回路に於ける直流電圧レベル
のチャネル間バラツキ補正回路の一例を示す。第４図に
於て、撮像領域10で光電変換された信号電荷は、垂直転
送された後、１画素おきに、トランスファ電極を挟んで
２本並列に配置された上下の水平シフトレジスタ11,12
に振り分けられる。ここで、上部の水平シフトレジスタ
11を第１チャネル、下部の水平シフトレジスタ12を第２
チャネルとする。そして、信号電荷は、水平シフトレジ
スタ11,12を互いに180度位相をずらして転送され、各チ
ャネルの出力アンプ13,14から出力される。次にその出
力信号は、前置増幅器17,18を介して、標本化回路40,41
に入力され、標本化された後、スイッチ回路23を１画素
周期ごとに切り替えることによって連続信号に変換され
る。
のチャネル間バラツキ補正回路の一例を示す。第４図に
於て、撮像領域10で光電変換された信号電荷は、垂直転
送された後、１画素おきに、トランスファ電極を挟んで
２本並列に配置された上下の水平シフトレジスタ11,12
に振り分けられる。ここで、上部の水平シフトレジスタ
11を第１チャネル、下部の水平シフトレジスタ12を第２
チャネルとする。そして、信号電荷は、水平シフトレジ
スタ11,12を互いに180度位相をずらして転送され、各チ
ャネルの出力アンプ13,14から出力される。次にその出
力信号は、前置増幅器17,18を介して、標本化回路40,41
に入力され、標本化された後、スイッチ回路23を１画素
周期ごとに切り替えることによって連続信号に変換され
る。
次に、この直流電圧レベルのチャネル間バラツキ補正
の動作を、第５図のタイムチャートを使って説明する。
本動作は、例えばウィンドパターンを撮像して行う。出
力アンプ13,14のオフセットレベルが異なると、同一パ
ターンを撮像した場合でも、前置増幅器17,18の直流電
圧レベルVD20,VD10は異なる。よって、スイッチ回路23
で連続信号に変換された信号S3は第５図のように画面上
では周期的な縦すじ状に見える。そこで、直流電圧のチ
ャネル間バランスをとるには、被写体の黒い部分に対応
した光電変換素子における各チャネル出力信号の直流電
圧レベルVD20,VD10が等しくなるように前置増幅器17,18
の直流電圧レベルを制御するボリューム等によって手動
で調整しなければならない。なお、簡易的な調整法とし
ては、高精細度の繰り返しパターンを撮像して、画像を
モニターしながら最もパターンが解像するように直流電
圧レベルを調整する手法もある。
の動作を、第５図のタイムチャートを使って説明する。
本動作は、例えばウィンドパターンを撮像して行う。出
力アンプ13,14のオフセットレベルが異なると、同一パ
ターンを撮像した場合でも、前置増幅器17,18の直流電
圧レベルVD20,VD10は異なる。よって、スイッチ回路23
で連続信号に変換された信号S3は第５図のように画面上
では周期的な縦すじ状に見える。そこで、直流電圧のチ
ャネル間バランスをとるには、被写体の黒い部分に対応
した光電変換素子における各チャネル出力信号の直流電
圧レベルVD20,VD10が等しくなるように前置増幅器17,18
の直流電圧レベルを制御するボリューム等によって手動
で調整しなければならない。なお、簡易的な調整法とし
ては、高精細度の繰り返しパターンを撮像して、画像を
モニターしながら最もパターンが解像するように直流電
圧レベルを調整する手法もある。
以上述べた従来例における直流電圧レベルのチャネル
間バラツキ補正回路では、直流電圧レベルのチャネル間
の差が小さくなるように、出力信号や画像等を観察しな
がら、標本化回路のオフセットレベルをボリューム操作
で調整しなければならない。従って、ヒートラン後の温
度ドリフト等によって生ずるチャネル間での直流電圧レ
ベルの差は、自動的に補正することは出来ない。
間バラツキ補正回路では、直流電圧レベルのチャネル間
の差が小さくなるように、出力信号や画像等を観察しな
がら、標本化回路のオフセットレベルをボリューム操作
で調整しなければならない。従って、ヒートラン後の温
度ドリフト等によって生ずるチャネル間での直流電圧レ
ベルの差は、自動的に補正することは出来ない。
本発明の目的は、温度ドリフト等によって生じるチャ
ネル間での直流電圧レベルの差を小さくし、常にチャネ
ル間でバランスのとれた高品質の画像情報を出力するデ
ュアルチャネル構造の電荷結合素子の信号処理装置を提
供することにある。
ネル間での直流電圧レベルの差を小さくし、常にチャネ
ル間でバランスのとれた高品質の画像情報を出力するデ
ュアルチャネル構造の電荷結合素子の信号処理装置を提
供することにある。
本発明の電荷結合素子の信号処理装置は、半導体基板
上にマトリックス状に配置された光電変換素子群と、前
記光電変換素子群の列方向に対応して配置された複数列
の垂直シフトレジスタ群と、前記垂直シフトレジスタ群
の一端に隣接して配置された第１チャネル及び第２チャ
ネルの水平シフトレジスタと、前記水平シフトレジスタ
のそれぞれの一端に接続された出力アンプとを有し、水
平走査方向の少なくとも一端の前記光電変換素子群に光
が入射しないように遮光体が設けられた電荷結合素子
と；前記各チャネルの出力アンプのそれぞれの出力信号
を増幅する第１チャネル及び第２チャネルの前置増幅器
と；前記第２チャネルの前置増幅器の出力信号を標本化
する標本化回路と；前記第１チャネルの前置増幅器から
出力される遮光体部の信号と前記第２チャネルの前置増
幅器から出力される映像信号とを１画素周期ごとに交互
に取り出す第１のスイッチ回路と；前記第２チャネルの
前置増幅器の出力信号を1/2画素周期遅延させる遅延線
と；前記第１のスイッチ回路の出力信号と前記遅延線の
出力信号の差をとる差動増幅器と；前記差動増幅器の出
力信号と前記標本化回路の出力信号とを１画素周期毎交
互に取り出す第２のスイッチ回路と；前記差動増幅器の
出力信号のうち前記第１および第２チャネルの前置増幅
器の直流レベルの差成分を検出し前記差成分が小さくな
るように前記前置増幅器を制御するフィードバック回路
とを備えている。
上にマトリックス状に配置された光電変換素子群と、前
記光電変換素子群の列方向に対応して配置された複数列
の垂直シフトレジスタ群と、前記垂直シフトレジスタ群
の一端に隣接して配置された第１チャネル及び第２チャ
ネルの水平シフトレジスタと、前記水平シフトレジスタ
のそれぞれの一端に接続された出力アンプとを有し、水
平走査方向の少なくとも一端の前記光電変換素子群に光
が入射しないように遮光体が設けられた電荷結合素子
と；前記各チャネルの出力アンプのそれぞれの出力信号
を増幅する第１チャネル及び第２チャネルの前置増幅器
と；前記第２チャネルの前置増幅器の出力信号を標本化
する標本化回路と；前記第１チャネルの前置増幅器から
出力される遮光体部の信号と前記第２チャネルの前置増
幅器から出力される映像信号とを１画素周期ごとに交互
に取り出す第１のスイッチ回路と；前記第２チャネルの
前置増幅器の出力信号を1/2画素周期遅延させる遅延線
と；前記第１のスイッチ回路の出力信号と前記遅延線の
出力信号の差をとる差動増幅器と；前記差動増幅器の出
力信号と前記標本化回路の出力信号とを１画素周期毎交
互に取り出す第２のスイッチ回路と；前記差動増幅器の
出力信号のうち前記第１および第２チャネルの前置増幅
器の直流レベルの差成分を検出し前記差成分が小さくな
るように前記前置増幅器を制御するフィードバック回路
とを備えている。
従来の手法を用いて、CCD出力信号の直流電圧レベル
のチャネル間でのバラツキを補正した場合、補正は初期
状態における静的なものであるので、ヒートラン後、温
度ドリフト等が原因で、直流電圧レベルが変動しチャネ
ル間でのバランスが一旦崩れると、補正は再度手動で調
整しない限り効かなくなる。
のチャネル間でのバラツキを補正した場合、補正は初期
状態における静的なものであるので、ヒートラン後、温
度ドリフト等が原因で、直流電圧レベルが変動しチャネ
ル間でのバランスが一旦崩れると、補正は再度手動で調
整しない限り効かなくなる。
本発明では、遮光体で覆われた光電変換素子群に対応
す領域（以後、オプティカルブラック領域と記す）にお
ける出力信号の直流電圧レベルのチャネル間での差を検
出して、これが小さくなるように前置増幅器にフィード
バックをかけて、直流電圧レベルのチャネル間のバラン
スをとることができる。よって、温度ドリフト等によっ
て直流電圧レベルのチャネル間のバランスが崩れても、
即座にフィードバックがかかり、これを補正することが
できる。
す領域（以後、オプティカルブラック領域と記す）にお
ける出力信号の直流電圧レベルのチャネル間での差を検
出して、これが小さくなるように前置増幅器にフィード
バックをかけて、直流電圧レベルのチャネル間のバラン
スをとることができる。よって、温度ドリフト等によっ
て直流電圧レベルのチャネル間のバランスが崩れても、
即座にフィードバックがかかり、これを補正することが
できる。
以下、本発明について図面を用いて説明する。
第１図は、本発明の一実施例を示すブロック図であ
る。光電変換素子群と光電変換素子群の列方向に対応し
て配置された複数列の垂直レジスタ群からなる撮像領域
10の水平走査方向の一端に遮光体10aが設けられてい
る。撮像領域10の光電変換素子群により光電変換された
信号電荷は、垂直シフトレジスタ群により垂直方向に転
送された後、１画素おきに、トランスファ電極を挟んで
２本並列に配置された上下の水平シフトレジスタ11,12
に振り分けられる。次に、信号電荷は２本の水平シフト
レジスタ11,12を互いに180度位相をずらして転送され、
各出力アンプ13,14を介して前置増幅器17,18に出力され
る。そして、前置増幅器17の出力信号は、標本化回路19
およびスイッチ回路20に入力される。また、前置増幅器
18の出力信号は、遅延線21およびスイッチ回路20に入力
される。スイッチ回路20では、前置増幅器17,18の出力
信号を選択して差動増幅器22に出力する。差動増幅器22
では、スイッチ回路20の出力信号と遅延線21の出力信号
の差がとられる。スイッチ回路23では、標本化回路19と
差動増幅器22の出力信号のうち、有効信号電圧を１画素
周期ごとに交互に読み出され連続信号に変換される。ま
た、差動増幅器22の出力信号は、前置増幅器17,18の直
流電圧レベルの差を検出し、その差が小さくなるように
前置増幅器18の直流電圧レベルを制御するフィードバッ
ク回路24にも入力される。
る。光電変換素子群と光電変換素子群の列方向に対応し
て配置された複数列の垂直レジスタ群からなる撮像領域
10の水平走査方向の一端に遮光体10aが設けられてい
る。撮像領域10の光電変換素子群により光電変換された
信号電荷は、垂直シフトレジスタ群により垂直方向に転
送された後、１画素おきに、トランスファ電極を挟んで
２本並列に配置された上下の水平シフトレジスタ11,12
に振り分けられる。次に、信号電荷は２本の水平シフト
レジスタ11,12を互いに180度位相をずらして転送され、
各出力アンプ13,14を介して前置増幅器17,18に出力され
る。そして、前置増幅器17の出力信号は、標本化回路19
およびスイッチ回路20に入力される。また、前置増幅器
18の出力信号は、遅延線21およびスイッチ回路20に入力
される。スイッチ回路20では、前置増幅器17,18の出力
信号を選択して差動増幅器22に出力する。差動増幅器22
では、スイッチ回路20の出力信号と遅延線21の出力信号
の差がとられる。スイッチ回路23では、標本化回路19と
差動増幅器22の出力信号のうち、有効信号電圧を１画素
周期ごとに交互に読み出され連続信号に変換される。ま
た、差動増幅器22の出力信号は、前置増幅器17,18の直
流電圧レベルの差を検出し、その差が小さくなるように
前置増幅器18の直流電圧レベルを制御するフィードバッ
ク回路24にも入力される。
次に、この信号処理装置の動作を、第２図、第３図の
タイムチャートを使って説明する。
タイムチャートを使って説明する。
まず、第２図の水平走査期間（以下、1H期間と記す）
のうち、遮光体10aによるオプティカルブラック領域の
信号電圧が出力される期間（以下、オプティカルブラッ
ク期間TOBと記す）において、スイッチ回路20により前
置増幅器17の出力信号Ａは、差動増幅器22に入力され
る。したがって、差動増幅器22では、前置増幅器18の出
力信号Ｂが遅延線21によって1/2画素周期遅延された信
号Ｄと出力信号Ａの差がとられる。同図より、信号Ｄは
1/2画素周期遅延されることにより、信号Ａと位相が合
わせられる。よって、差動増幅器22の出力信号Ｅには、
信号Ａの直流電圧レベルVD2と信号Ｄの直流電圧レベルV
D1の差成分ΔVDが現れる。そして、フィードバック回路
24では、1H期間ごとに差成分ΔVDを検出し、差成分ΔVD
が小さくなるように前置増幅器18の直流電圧レベルに帰
還がかけられる。
のうち、遮光体10aによるオプティカルブラック領域の
信号電圧が出力される期間（以下、オプティカルブラッ
ク期間TOBと記す）において、スイッチ回路20により前
置増幅器17の出力信号Ａは、差動増幅器22に入力され
る。したがって、差動増幅器22では、前置増幅器18の出
力信号Ｂが遅延線21によって1/2画素周期遅延された信
号Ｄと出力信号Ａの差がとられる。同図より、信号Ｄは
1/2画素周期遅延されることにより、信号Ａと位相が合
わせられる。よって、差動増幅器22の出力信号Ｅには、
信号Ａの直流電圧レベルVD2と信号Ｄの直流電圧レベルV
D1の差成分ΔVDが現れる。そして、フィードバック回路
24では、1H期間ごとに差成分ΔVDを検出し、差成分ΔVD
が小さくなるように前置増幅器18の直流電圧レベルに帰
還がかけられる。
次に、第３図に示す1H期間のうちオプティカルブラッ
ク期間TOB以外の期間において、スイッチ回路20により
前置増幅器18の出力信号Ｂは、直接、差動増幅器22に入
力される。したがって、差動増幅器22では、前置増幅器
18の出力信号Ｂとその信号が遅延線21によって1/2画素
周期遅延された信号Ｄとの差がとられる。同図より、信
号Ｄのフィードスルー期間TFTは1/2画素周期遅延される
ことにより、信号Ｂの信号期間TSGと合わせられる。よ
って、差動増幅器22の出力信号Ｅには、信号Ｂと信号Ｄ
の差をとることにより、第１チャネルの有効信号電圧V
P1が振壁変調され１画素周期ごとに現れる。標本化回路
19でも同様の原理の動作によって、第２チャネルの有効
信号電圧VP2が振幅変調され１画素周期ごとに現れる。
そして、スイッチ回路23によって、第１チャネルの有効
信号電圧VP1と第２チャネルの有効信号電圧VP2を１画素
周期ごとに交互に出力し連続信号に変換される。
ク期間TOB以外の期間において、スイッチ回路20により
前置増幅器18の出力信号Ｂは、直接、差動増幅器22に入
力される。したがって、差動増幅器22では、前置増幅器
18の出力信号Ｂとその信号が遅延線21によって1/2画素
周期遅延された信号Ｄとの差がとられる。同図より、信
号Ｄのフィードスルー期間TFTは1/2画素周期遅延される
ことにより、信号Ｂの信号期間TSGと合わせられる。よ
って、差動増幅器22の出力信号Ｅには、信号Ｂと信号Ｄ
の差をとることにより、第１チャネルの有効信号電圧V
P1が振壁変調され１画素周期ごとに現れる。標本化回路
19でも同様の原理の動作によって、第２チャネルの有効
信号電圧VP2が振幅変調され１画素周期ごとに現れる。
そして、スイッチ回路23によって、第１チャネルの有効
信号電圧VP1と第２チャネルの有効信号電圧VP2を１画素
周期ごとに交互に出力し連続信号に変換される。
この様な動作にとって、温度ドリフトによって２つの
チャネルの直流電圧レベルが変動しチャネル間でのバラ
ンスが崩れても、比較的簡単な構成の信号処理回路によ
って、そのチャネル間での直流電圧レベルを検出してフ
ィードバックをかけることができる。
チャネルの直流電圧レベルが変動しチャネル間でのバラ
ンスが崩れても、比較的簡単な構成の信号処理回路によ
って、そのチャネル間での直流電圧レベルを検出してフ
ィードバックをかけることができる。
以上述べた様に、デュアルチャネル構造の電荷結合素
子において、ヒートラン後温度ドリフト等によりチャネ
ル間で直流電圧レベルのバランスが崩れても、それを検
知して、自動的にフィードバックをかけることができ
る。その結果、縦すじ状の固定パターン雑音のない高解
像度、高品質な画像を得ることができる。
子において、ヒートラン後温度ドリフト等によりチャネ
ル間で直流電圧レベルのバランスが崩れても、それを検
知して、自動的にフィードバックをかけることができ
る。その結果、縦すじ状の固定パターン雑音のない高解
像度、高品質な画像を得ることができる。
第１図は本発明の一実施例を示すブロック図、第２図、
第３図は第１図の実施例の動作を示すタイムチャート、
第４図は従来例を示すブロック図、第５図は第４図の従
来例の動作を示すタイムチャートである。 10……撮像領域、10a……遮光体、11,12……水平シフト
レジスタ、13,14……出力アンプ、17,18……前置増幅
器、19,40,41……標本化回路、20,23……スイッチ回
路、21……遅延線、22……差動増幅器、24……フィード
バック回路。
第３図は第１図の実施例の動作を示すタイムチャート、
第４図は従来例を示すブロック図、第５図は第４図の従
来例の動作を示すタイムチャートである。 10……撮像領域、10a……遮光体、11,12……水平シフト
レジスタ、13,14……出力アンプ、17,18……前置増幅
器、19,40,41……標本化回路、20,23……スイッチ回
路、21……遅延線、22……差動増幅器、24……フィード
バック回路。
Claims (1)
- 【請求項１】半導体基板上にマトリックス状に配置され
た光電変換素子群と、前記光電変換素子群の列方向に対
応して配置された複数列の垂直シフトレジスタ群と、前
記垂直シフトレジスタ群の一端に隣接して配置された第
１チャネル及び第２チャネルの水平シフトレジスタと、
前記水平シフトレジスタのそれぞれの一端に接続された
出力アンプとを有し、水平走査方向の少なくとも一端の
前記光電変換素子群に光が入射しないように遮光体が設
けられた電荷結合素子と；前記各チャネルの出力アンプ
のそれぞれの出力信号を増幅する第１チャネル及び第２
チャネルの前置増幅器と；前記第２チャネルの前置増幅
器の出力信号を標本化する標本化回路と；前記第１チャ
ネルの前置増幅器から出力される遮光体部の信号と前記
第２チャネルの前置増幅器から出力される映像信号とを
１画素周期ごとに交互に取り出す第１のスイッチ回路
と；前記第２チャネルの前置増幅器の出力信号を1/2画
素周期遅延させる遅延線と；前記第１のスイッチ回路の
出力信号と前記遅延線の出力信号の差をとる差動増幅器
と；前記差動増幅器の出力信号と前記標本化回路の出力
信号とを１画素周期毎交互に取り出す第２のスイッチ回
路と；前記差動増幅器の出力信号のうち前記第１および
第２チャネルの前置増幅器の直流レベルの差成分を検出
し前記差成分が小さくなるように前記前置増幅器を制御
するフィードバック回路とを備えたことを特徴とする電
荷結合素子の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151054A JP2805985B2 (ja) | 1990-06-08 | 1990-06-08 | 電荷結合素子の信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151054A JP2805985B2 (ja) | 1990-06-08 | 1990-06-08 | 電荷結合素子の信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0443774A JPH0443774A (ja) | 1992-02-13 |
| JP2805985B2 true JP2805985B2 (ja) | 1998-09-30 |
Family
ID=15510291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2151054A Expired - Lifetime JP2805985B2 (ja) | 1990-06-08 | 1990-06-08 | 電荷結合素子の信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805985B2 (ja) |
-
1990
- 1990-06-08 JP JP2151054A patent/JP2805985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0443774A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473966B1 (en) | CCD having a pair of horizontal resisters | |
| US7218351B2 (en) | Image-sensing apparatus for compensating video signal of a plurality of channels | |
| JPH08251491A (ja) | 固体撮像装置 | |
| US4686574A (en) | Line-sequential read out of a phototsensor array via a CCD shift register clocked at a multiple of pixel scan rate | |
| EP0498662B1 (en) | A method of reading out signals for a solid-state imaging device | |
| JP2805985B2 (ja) | 電荷結合素子の信号処理装置 | |
| JPH07183491A (ja) | 電荷転送装置及びこれを用いた固体撮像装置 | |
| JPH01305672A (ja) | 電荷結合素子の信号処理装置 | |
| JPH08307774A (ja) | カラーカメラ | |
| JP2968553B2 (ja) | 電荷結合素子の信号処理装置 | |
| JP2663889B2 (ja) | 二重チャネルの信号処理回路 | |
| JP3019188B2 (ja) | 撮像装置 | |
| JP2734971B2 (ja) | 電荷結合素子の信号処理回路 | |
| JPH0750785A (ja) | 電荷結合素子とその信号処理回路 | |
| JPH03291075A (ja) | 電荷結合素子の信号処理装置 | |
| JPH06197282A (ja) | 固体撮像装置 | |
| JP3988114B2 (ja) | 撮像装置 | |
| JP3843877B2 (ja) | 撮像装置 | |
| JPS6033344B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2867655B2 (ja) | 固体撮像素子 | |
| JPH01225291A (ja) | 電荷結合素子の信号処理装置 | |
| JPH04258091A (ja) | 固体撮像素子 | |
| JPH01286584A (ja) | 固体撮像装置 | |
| JP3003366B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JPH11122538A (ja) | 欠陥画素補正装置 |