JPH11122538A - 欠陥画素補正装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、撮像素子が出力する信号の欠陥画
素を補正する欠陥画素補正装置において、信号のＳＮ比
を改善すると共に、精度の高い欠陥画素の補正を実現す
ることを目的とする。 【解決手段】 複数のＮ画素毎にリセット信号を出力し
て、Ｎ画素の電荷の加算結果に応じた、複合画素信号を
生成するリセット制御手段１１２と、Ｎ画素に１回の割
合で周期的にサンプリングを実施すると共に、欠陥画素
が含まれる複合画素信号については、サンプリングのタ
イミングを変更する、一次サンプリング制御手段１１３
と、欠陥画素の成分が含まれる信号について信号レベル
の補正を実施する、ゲイン補正手段４０を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤイメージセ
ンサなどの固体撮像装置に用いられる欠陥画素補正装置
に関する。

【０００２】

【従来の技術】ＣＣＤイメージセンサなどの固体撮像装
置においては、受光部は、一次元もしくは二次元に配列
された多数の微小受光部、即ち画素配列で構成される。
例えば、水平方向５１２列、垂直方向３２０行の画素配
列を有する二次元イメージセンサにおいては、総画素数
は１６３８４０個である。

【０００３】固体撮像装置の各画素は、半導体などで形
成される。この種の固体撮像装置を製造する場合には、
半導体の結晶に生じる欠陥や製造工程の過程で付着する
塵埃の影響によって、画素に欠陥が生じる場合がある。
固体撮像装置を構成する大量の画素の全てを欠陥なしに
作ることは、極めて困難である。従って、欠陥画素を含
む固体撮像装置を利用しないと、固体撮像装置の歩留ま
りの低下を招く。しかし、欠陥画素を含む固体撮像装置
をそのまま利用すると、欠陥画素の影響で、撮影により
得られる画像の品質が著しく低下する。

【０００４】そこで、欠陥画素を含む固体撮像装置を利
用するために、従来より、欠陥画素の補正技術が提案さ
れている。例えば、特公昭５９−１９５１３号公報の技
術では、水平走査周期の１周期に相当する時間遅延を与
える信号遅延回路を用いて、予め検出された欠陥画素に
ついては、縦方向に隣接する位置に存在する別の画素の
信号で置き換えることにより、欠陥を補正する。

【０００５】また、特公昭６０−５３９８９号公報の技
術では、２つの信号遅延回路を用いて、予め検出された
欠陥画素については、欠陥画素の両側に隣接する位置に
存在する２つの画素の平均値で置き換えることにより、
欠陥を補正する。また、特公昭５９−２０３１６号公報
の技術では、信号レベルを予め定めた閾値と比較して、
欠陥の有無を識別する。そして、欠陥画素を検出する
と、サンプリングホールド回路を制御して、欠陥画素の
代わりに、直前に現れた画素の信号をそのまま出力す
る。即ち、欠陥画素の出力を阻止する。

【０００６】

【発明が解決しようとする課題】ところで、ＣＣＤイメ
ージセンサなどの固体撮像装置が出力する信号において
は、それに含まれるノイズ成分のレベルが比較的大き
い。即ち、ＳＮ（信号／雑音）比が小さい。撮影によっ
て得られる画像の品質を改善するためには、欠陥画素の
補正だけでなく、固体撮像装置が出力する信号のＳＮ比
を高くする必要がある。

【０００７】ＣＣＤイメージセンサなどの固体撮像装置
は、所定のクロックパルスに同期して、多数の画素の各
々の受光量（蓄積電荷量）に応じた信号を、時系列で順
次に出力する。この出力信号から画素単位の信号を取り
出すために、通常、画素毎にリセット制御が実施され
る。ところが、このリセット制御によって発生するノイ
ズの影響が非常に大きい。

【０００８】ところで、最近では、総画素数が非常に大
きい固体撮像装置を、容易に入手できる。総画素数が大
きい固体撮像装置を用いることにより、高い画像解像度
が得られる。一方、固体撮像装置の用途によっては、さ
ほど高い解像度は必要とせず、代わりに高いＳＮ比が要
求される場合もある。

【０００９】例えば、固体撮像装置に対して、リセット
制御を２画素周期につき１回の割合で実施すれば、２画
素毎に混合された画像信号を取り出すことができる。こ
の場合には、画像信号を構成する総画素数が、固体撮像
装置の総画素数の半分になるので、解像度は低くなる。
しかし、画像信号のＳＮ比が改善される。即ち、リセッ
ト制御によって発生するノイズ量が２画素につき１回分
であるのに対して、混合された信号のレベルは約２倍に
なるので、信号のＳＮ比も約２倍になる。

【００１０】しかしながら、このような制御を実施する
場合には、適当な欠陥画素の補正技術が存在しない。例
えば２画素につき１回の割合でリセット制御を実施する
場合には、隣接する２画素の内、何れか一方が欠陥であ
れば、混合された画素も欠陥として扱われる。従って、
混合画素に含まれる２画素の一方が、正常であっても欠
陥として扱われる。

【００１１】混合画素に欠陥が含まれる場合には、従来
技術と同様に、欠陥のある混合画素を、それと隣接する
位置の混合画素で置き換えることができる。しかし、混
合画素単位で置き換えが実施されるので、補正の精度は
低い。即ち、混合画素に含まれる正常な画素よりも離れ
た位置に存在する、隣接混合画素に基づいて置き換えを
実施せざるを得ない。従って、固体撮像装置の画素密度
に比べて、欠陥の補正精度が低くなる。

【００１２】本発明の欠陥画素補正装置は、固体撮像装
置から得られる画像信号のＳＮ比を改善すると共に、欠
陥画素に対して比較的精度の高い補正を実施することを
目的とする。

【００１３】

【課題を解決するための手段】請求項１の欠陥画素補正
装置は、多数の画素のそれぞれに蓄積された電荷が、画
素単位で順次に出力される撮像素子の出力端子におい
て、複数のＮ画素につき１回の割合で周期的に出力され
るリセット信号により、Ｎ画素の電荷の加算結果に応じ
た、複合画素信号を生成するリセット制御手段と、前記
複合画素信号に対して、Ｎ画素につき１回の割合で周期
的にサンプリングを実施すると共に、予め検出された欠
陥画素の成分が含まれる複合画素信号については、前記
サンプリングのタイミングを変更する、一次サンプリン
グ制御手段と、前記複合画素信号のうち、予め検出され
た欠陥画素の成分が含まれる信号については、所定の補
正量に応じて信号レベルの補正を実施する、ゲイン補正
手段を設けたことを特徴とする。

【００１４】請求項２は、請求項１記載の欠陥画素補正
装置において、前記ゲイン補正手段が、前記複合画素信
号のうち、予め検出されたＭ個の欠陥画素の成分が含ま
れる信号について、前記Ｎと（Ｎ−Ｍ）との比率に応じ
て、信号レベルの補正を実施することを特徴とする。請
求項３は、請求項１記載の欠陥画素補正装置において、
予め検出された欠陥画素が現れるタイミングで、前記複
合画素信号のレベルを所定レベルに固定する、リセット
期間変更手段を設けたことを特徴とする。

【００１５】請求項４は、請求項１記載の欠陥画素補正
装置において、前記一次サンプリング制御手段によって
サンプリングされた複合画素信号を、Ｎ画素につき１回
の割合で、かつ一定の周期で周期的にサンプリングす
る、二次サンプリング制御手段を設けたことを特徴とす
る。請求項５は、請求項１記載の欠陥画素補正装置にお
いて、予め検出された各々の欠陥画素の少なくとも位置
情報を保持する、欠陥情報保持手段を設けたことを特徴
とする。

【００１６】請求項６は、請求項１記載の欠陥画素補正
装置において、欠陥画素の成分が含まれる複合画素信号
のうち、所定の条件を満たす信号については、前記複合
画素信号の周囲の画素信号の信号レベルに基づいて、補
正後の信号を生成する、置き換え補正手段を設けたこと
を特徴とする。請求項７は、請求項６記載の欠陥画素補
正装置において、予め特定した位置の画素に対応する信
号に対して、前記置き換え補正手段が、前記複合画素信
号の周囲の画素信号の信号レベルに基づいて、補正後の
信号を生成することを特徴とする。

【００１７】請求項８は、請求項６記載の欠陥画素補正
装置において、前記ゲイン補正手段の補正量と予め定め
た閾値との大小関係が所定の条件を満たす場合に、前記
置き換え補正手段が、前記複合画素信号の周囲の画素信
号の信号レベルに基づいて、補正後の信号を生成するこ
とを特徴とする。

【００１８】（作用） （請求項１）撮像素子の出力端子に現れる信号は、リセ
ット信号によって、Ｎ画素毎に所定のリセットレベルに
固定される。そして、次のリセット信号が現れるまでの
間に、Ｎ個の画素に蓄積された電荷（受光量に相当す
る）が現れて、それらが加算される。従って、撮像素子
の出力端子に現れる信号は、Ｎ画素の電荷の加算結果、
つまり複合画素信号になる。

【００１９】例えば、水平方向に連続的に、第１画素，
第２画素，第３画素，第４画素，第５画素，・・・が存
在する撮像素子に対して、２画素毎にリセット信号を出
力すると、撮像素子の第１画素と第２画素によって、第
１混合画素が生成され、撮像素子の第３画素と第４画素
によって、第２混合画素が生成される。この場合、混合
画素は、撮像素子の２つの画素の加算結果であるため、
信号レベルが高くなる。しかし、この信号に含まれるノ
イズ成分は、１画素単位で信号を取り出す場合とほとん
ど変わらない。従って、混合画素の信号は、ＳＮ比が高
い。

【００２０】撮像素子の出力端子に現れる信号のレベル
は、経時的に変動するので、実際に複合画素信号を取り
出すためには、所定の画素に対応するタイミングで、信
号のサンプリングを実施する必要がある。一次サンプリ
ング制御手段は、前記複合画素信号に対して、Ｎ画素に
つき１回の割合で周期的にサンプリングを実施し、Ｎ画
素が混合された信号の成分を取り出す。

【００２１】ところで、混合画素に欠陥画素（白傷）が
含まれる場合に、一定の周期でサンプリングを実施する
と、欠陥画素の影響によって、検出される混合画素の信
号レベルが異常になる。この場合、混合画素に含まれる
正常な画素の成分を取り出すことはできない。従って、
隣接する混合画素に基づいた置き換え以外に、欠陥の補
正手段はない。

【００２２】しかし、一次サンプリング制御手段は、予
め検出された欠陥画素の成分が含まれる複合画素信号に
ついては、前記サンプリングのタイミングを変更する。
この変更によって、欠陥画素が含まれる混合画素につい
ても、正常な画素が含まれる場合には、その信号成分を
複合画素信号として取り出すことができる。但し、欠陥
画素と正常画素を含む混合画素については、複合画素信
号として取り出される信号が、Ｎ画素よりも少ない画素
の電荷量によって生成されるので、信号の振幅が、正常
な混合画素よりも小さくなる。

【００２３】そこで、ゲイン補正手段は、前記複合画素
信号のうち、予め検出された欠陥画素の成分が含まれる
信号については、所定の補正量に応じて信号レベルの補
正を実施する。つまり、本発明では、Ｎ画素で構成され
る混合画素に欠陥画素が含まれる場合でも、混合画素に
含まれる残りの正常な画素の信号成分に基づいて、欠陥
の補正された混合画素が生成される。従って、混合画素
以外の離れた位置の画素を補正に利用する必要がなく、
精度の高い補正が実現する。

【００２４】（請求項２）Ｎ個の画素の混合によって生
成される混合画素に、Ｍ個の欠陥画素が含まれる場合に
は、混合画素中に(Ｎ−Ｍ)個の正常画素が含まれる。従
って、前記複合画素信号に、(Ｎ−Ｍ)個の正常画素の成
分が取り出される場合には、Ｎと（Ｎ−Ｍ）との比率に
応じて、信号のゲイン補正を実施すれば、欠陥を含まな
い混合画素と欠陥を含む混合画素のレベルを合わせるこ
とができる。

【００２５】（請求項３）混合画素に欠陥画素（白傷）
と正常画素が含まれる場合に、正常画素の前に欠陥画素
が現れると、欠陥画素によって複合画素信号のレベルが
飽和する。その場合、正常画素が現れても複合画素信号
にレベル変化が生じない。従って、サンプリングのタイ
ミングを変更するだけでは、正常画素の成分を取り出す
ことができない。

【００２６】この発明では、リセット期間変更手段が、
欠陥画素が現れるタイミングで、前記複合画素信号のレ
ベルを、所定レベルに固定する。従って、欠陥画素によ
って複合画素信号のレベルが飽和するのが防止される。
そして、欠陥画素に続く正常画素の信号成分を、複合画
素信号として取り出すことができる。 （請求項４）前記一次サンプリング制御手段は、欠陥画
素の有無に応じて、サンプリングのタイミングを変更す
る。従って、一次サンプリング制御手段でサンプリング
された信号においては、画素が切り替わるタイミングが
一定でない。

【００２７】二次サンプリング制御手段は、前記一次サ
ンプリング制御手段によってサンプリングされた複合画
素信号を、一定の周期で周期的にサンプリングする。従
って、二次サンプリング制御手段でサンプリングされた
複合画素信号においては、一定の周期で画素が切り替わ
る。

【００２８】（請求項５）欠陥情報保持手段が、予め検
出された各々の欠陥画素の位置情報を保持する。従っ
て、欠陥情報保持手段に保持された情報を参照すれば、
各画素について、欠陥に対する補正処理の必要性の有無
を識別できる。 （請求項６）例えば、混合されるＮ画素の全てが欠陥で
あると、混合画素に含まれる画素の信号成分だけでは、
欠陥の補正ができない。また、ゲイン補正手段における
補正量が比較的大きい場合には、大きな補正誤差が生じ
る可能性がある。

【００２９】そこで、この発明では、欠陥画素の成分が
含まれる複合画素信号のうち、所定の条件を満たす信号
については、置き換え補正手段により、前記複合画素信
号の周囲の画素信号の信号レベルに基づいて、補正後の
信号を生成する。 （請求項７）この発明では、前記置き換え補正手段は、
予め特定した位置の画素に対応する信号に対して、補正
を実施する。

【００３０】（請求項８）この発明では、前記置き換え
補正手段は、前記ゲイン補正手段の補正量と予め定めた
閾値との大小関係が、所定の条件を満たす場合に補正を
実施する。

【００３１】

【発明の実施の形態】

（第１の実施の形態）この形態の欠陥画素補正装置を備
える、画像入力装置の構成と動作を、図１，図２，図
３，図４，図５，図６，図７，図８，図９，図１０及び
図１１に示す。この形態は、請求項１〜請求項７に対応
する。

【００３２】図１は、画像入力装置の構成を示すブロッ
ク図である。図２は、図１に示す画像読取制御ユニット
１００の構成を示すブロック図である。図３は、図１に
示す二次元イメージセンサ１０の構成を示すブロック図
である。図４は、図１に示す画素置き換え補正回路５０
の構成を示すブロック図である。図５は、画素置き換え
補正回路５０で処理される画素の構成を示す平面図であ
る。図６，図７，図８，図９及び図１０は、図１に示す
サンプリングユニット２０の動作を示すタイムチャート
である。図１１は、図１に示すＲＯＭ７０のデータ構成
を示すマップである。

【００３３】この形態では、請求項１のリセット制御手
段は、リセットパルス変調回路１１２として具体化され
ている。また、一次サンプリング制御手段は、サンプル
ホールド回路２１及びサンプリングパルス変調回路１１
３として具体化されている。ゲイン補正手段は、ゲイン
補正回路４０として具体化されている。また、請求項３
のリセット期間変更手段は、リセットパルス変調回路１
１２として具体化されている。請求項４の二次サンプリ
ング制御手段は、サンプルホールド回路２５及びサンプ
リングパルス変調回路１１３として具体化されている。

【００３４】また、請求項５の欠陥情報保持手段は、Ｒ
ＯＭ７０として具体化されている。請求項６の置き換え
補正手段は、画素置き換え制御回路５０として具体化さ
れている。図１を参照すると、この画像入力装置は、二
次元イメージセンサ１０，サンプリングユニット２０，
Ａ／Ｄ変換回路３０，ゲイン補正回路４０，画素置き換
え補正回路５０，信号処理回路６０，読み出し専用メモ
リ（ＲＯＭ）７０及び画像読取制御ユニット１００で構
成されている。

【００３５】二次元イメージセンサ１０は、図３に示す
ように、受光部１１，垂直転送レジスタ１２，水平転送
レジスタ１３，トランジスタ１４及び増幅器１５を備え
ている。多数の受光部１１が、画像を構成する画素の各
々に対応付けて二次元配列されている。垂直転送レジス
タ１２は、受光部１１の列数と同じ数だけ設けられてい
る。

【００３６】垂直転送レジスタ１２及び水平転送レジス
タ１３は、ＣＣＤ素子で構成されている。撮影した画像
信号を取り出す場合、撮像動作によって多数の受光部１
１の各々の位置に蓄積された電荷は、まず、垂直転送レ
ジスタ１２に転送される。垂直転送レジスタ１２に垂直
転送パルスＳＤＶを印加すると、１パルス毎に、垂直転
送レジスタ１２の各画素位置に保持されている電荷が、
矢印Ｙ方向に１画素単位でシフトされる。また、垂直転
送レジスタ１２の終端位置１２ａに保持される電荷は、
垂直転送レジスタ１２に転送される。

【００３７】水平転送レジスタ１３に水平転送パルスＳ
ＤＨを印加すると、１パルス毎に、水平転送レジスタ１
３の各画素位置に保持されている電荷が、矢印Ｘ方向に
１画素単位でシフトされる。水平転送レジスタ１３にお
ける電荷の転送と、垂直転送レジスタ１２における電荷
の転送を繰り返すことにより、受光部１１の各々の位置
で蓄積された電荷が、水平転送レジスタ１３の終端位置
１３ａに順次に現れる。

【００３８】増幅器１５は、ＦＤＡ(Floating Difusion
Amplifier)と呼ばれる。この増幅器１５は、水平転送
レジスタ１３の終端位置１３ａに転送される電荷を、そ
の入力端に蓄積し、蓄積された電荷量に比例するレベル
の信号成分を含むアナログ信号Ｓ１０を出力する。水平
転送レジスタ１３の終端位置１３ａに接続されたトラン
ジスタ１４を制御することにより、終端位置１３ａを予
め定めた電圧に固定し、増幅器１５の入力端に蓄積され
た電荷を放出できる。

【００３９】一般的な制御の場合、順次に転送される電
荷の１画素毎に、電荷の放出、即ちリセット動作が実施
される。しかし、この形態では、トランジスタ１４の制
御端子に印加するリセット信号ＲＳＴにより、複数画素
につき１回の周期で、増幅器１５の入力端に蓄積された
電荷が放出される。

【００４０】例えば、二次元イメージセンサ１０の画素
の２つ毎に、リセット信号ＲＳＴを出力する場合には、
信号Ｓ１０は図６に示すような波形になる。信号Ｓ１０
について、図６を参照して説明する。リセット期間中
は、信号Ｓ１０は一定のレベルＬ０になる。リセットが
解除された後、最初の画素の信号成分が現れるまでの間
は、信号Ｓ１０には、ノイズ成分であるフィードスルー
レベルＬfsが現れる。最初の画素の電荷が現れると、そ
の画素の電荷量に応じたレベル変化が生じ、信号Ｓ１０
には、レベルＬ１が現れる。

【００４１】最初の画素が現れてから２番目の画素が現
れるまでの期間は、リセット信号ＲＳＴが現れない。従
って、２番目の画素の電荷が現れると、その画素の電荷
量に応じたレベル変化が生じ、これがレベルＬ１に加算
されるので、信号Ｓ１０には、レベルＬ２が現れる。つ
まり、フィードスルーレベルＬfsとレベルＬ１の電位差
が、最初の画素の信号成分に相当する。また、レベルＬ
１とレベルＬ２の電位差が、２番目の画素の信号成分に
相当する。更に、フィードスルーレベルＬfsとレベルＬ
２の電位差Ｌｓは、連続する２つの画素の信号成分の総
和に相当する。

【００４２】２つの画素の電荷が現れた後で、リセット
信号ＲＳＴが現れると、信号Ｓ１０は、再び一定のレベ
ルＬ０にリセットされる。従って、フィードスルーレベ
ルＬfsとレベルＬ２の電位差Ｌｓをサンプリングすれ
ば、連続する２画素の信号成分を混合した信号が得られ
る。二次元イメージセンサ１０から出力される信号Ｓ１
０に含まれるノイズに関しては、リセット制御によって
発生するノイズ成分の影響が支配的である。２画素毎に
リセット制御を実施すると、レベルの大きなノイズ成分
が、２画素につき１回だけ現れる。一方、連続する２画
素の信号成分を混合すると、信号成分のレベルＬｓは、
約２倍になる。

【００４３】従って、複数画素につき１回の割合でリセ
ット制御を実施して、複数画素の混合を実施すると、得
られる信号のＳＮ比が改善される。画素の混合は、２画
素に限らない。リセット制御をＮ画素の周期で実施すれ
ば、Ｎ画素毎に混合された信号が得られる。例えば、図
９の例では、４画素の周期でリセット制御を実施するの
で、４画素毎に混合された信号が得られる。

【００４４】リセット信号ＲＳＴにパルスが現れた後、
４番目の画素が現れるときに、制御信号φＰＳに同期し
て、信号Ｓ１０のサンプリングを実施すれば、４画素が
混合された信号レベルＬ４を検出できる。信号レベルＬ
４とフィードスルーレベルＬfsとの差分Ｌｓは、連続す
る４画素の信号成分の総和になる。信号Ｓ１０の電位差
Ｌｓを検出するために、図１のサンプリングユニット２
０が設けてある。図１を参照すると、サンプリングユニ
ット２０は、サンプルホールド回路２１，２２，２３，
２５と、アナログ減算回路２４を備えている。

【００４５】サンプルホールド回路２１は、制御信号φ
ＰＳに同期して、混合される複数画素の最後の信号レベ
ル、例えば図６のレベルＬ２をサンプリングする。サン
プルホールド回路２２は、制御信号φＰＤに同期して、
フィードスルーレベルＬfsをサンプリングする。サンプ
ルホールド回路２３は、サンプルホールド回路２２が出
力する信号Ｓ１１を、制御信号φＰＳに同期してサンプ
リングする。アナログ減算回路２４は、サンプルホール
ド回路２１が出力する信号Ｓ１３のレベルと、サンプル
ホールド回路２３が出力する信号Ｓ１２のレベルとの差
分、即ち、複数画素が混合された信号成分を抽出する。

【００４６】サンプルホールド回路２５は、アナログ減
算回路２４が出力する信号Ｓ１４を、制御信号φＳＨＳ
に同期してサンプリングする。制御信号φＰＳ及びφＰ
Ｄは、何れも周期的に変化するパルス信号であるが、こ
の例では、パルスの発生するタイミングに変化が生じ
る。サンプルホールド回路２５は、制御信号φＳＨＳに
より、一定の周期でサンプリングを繰り返す。

【００４７】Ａ／Ｄ変換回路３０は、クロック信号ＣＬ
Ｋ１に同期して、サンプリングユニット２０が出力する
信号Ｓ１５を、ディジタル信号Ｓ２２に変換する。ゲイ
ン補正回路４０は、Ａ／Ｄ変換回路３０が出力するディ
ジタル信号Ｓ２２に対してゲインの補正を実施する。例
えば、図７に示すように、白傷（画像上に明るく現れる
傷）の欠陥がある１つの画素を含む２画素について、信
号Ｓ１０をサンプリングして得られる信号成分の振幅Ｌ
ｈは、欠陥画素を含まない信号Ｓ１０のレベルＬｓに比
べて、半分程度になる。

【００４８】従って、欠陥画素を含む信号については、
振幅の低下を補う必要がある。この補正を、ゲイン補正
回路４０が実施する。例えば、図７に示すように、２画
素単位で画素の混合を実施する場合には、１つの欠陥画
素（白傷）が含まれる信号に対しては、欠陥がない場合
と比べてゲインを２倍にする。ゲイン補正回路４０にお
けるゲイン補正量は、混合する画素数Ｎと、その中に含
まれる欠陥画素によって生じる、信号レベルＬｓのレベ
ル低下の程度に応じて決定される。

【００４９】ゲイン補正回路４０は、画像読取制御ユニ
ット１００から入力される、ゲイン信号ＧＡＩＮ及びゲ
イン補正許可信号ＧＥＮに従ってゲイン補正を実施す
る。複数画素を混合して得られる信号Ｓ１０に欠陥画素
が含まれる場合、通常は、サンプリングユニット２０の
タイミング制御と、ゲイン補正回路４０のゲイン補正に
よって、欠陥が補償される。

【００５０】しかし、例えば混合される複数画素の全て
が欠陥である場合には、サンプリングタイミングの制御
やゲイン補正では、欠陥の補正ができない。また、欠陥
画素による信号レベルの低下が著しい場合には、ゲイン
補正回路４０において、精度の高い補正ができない。上
記のような特殊な条件の下においては、画素置き換え補
正回路５０によって、欠陥画素を含む信号の補正が実施
される。画素置き換え補正回路５０においては、混合さ
れた複数画素以外の隣接画素の信号レベルに基づいて、
欠陥画素を含む信号の補正を実施する。

【００５１】信号処理回路６０は、例えばγ補正，画素
の補間処理など、一般的な信号処理を実施して、記録や
表示に利用可能な画像信号Ｓ２４を生成する。二次元イ
メージセンサ１０が出力する信号Ｓ１０に、欠陥画素が
含まれる場合のリセット信号ＲＳＴと、サンプリング用
の制御信号φＰＤ，φＰＳの制御について、以下に説明
する。

【００５２】図７を参照して説明する。この例では、時
系列で周期的に現れる画素の２画素毎の周期Ｔ２で、リ
セット信号ＲＳＴにパルスが現れる。つまり、連続する
２画素毎に混合された信号Ｓ１０が得られる。混合され
る２画素の、前側の画素が白傷の欠陥である場合、その
白傷画素が現れる期間Ｔ２１に、増幅器１５の入力端に
転送される電荷量が大きいので、特別な制御を実施しな
いと、信号Ｓ１０に大きなレベルの落ち込み（点線で示
すように飽和する）が発生する。

【００５３】このように、信号Ｓ１０のレベルが飽和す
ると、混合される２画素の、後側の１画素が正常であっ
ても、後側の画素の信号成分の影響は、信号Ｓ１０に現
れない。そこで、期間Ｔ２１においては、リセット信号
ＲＳＴのリセット期間を引き延ばす。これによって、期
間Ｔ２１の間は、信号Ｓ１０が所定レベルに固定される
ので、前側の画素の影響が信号Ｓ１０に現れない。

【００５４】前側の画素が現れる期間が終了した後で、
リセット信号ＲＳＴによるリセット制御が解除されるの
で、実線で示すように、正常な後側の画素の成分が、信
号Ｓ１０に現れる。従って、欠陥を含む混合画素につい
ても、信号Ｓ１０から正常な画素成分を抽出できる。

【００５５】但し、リセット信号ＲＳＴの引き延ばしに
よって、フィードスルーレベルＬfsが現れるタイミング
が、１画素分遅れるので、制御信号φＰＤのタイミング
も、実線で示すように、通常に比べて１画素分遅らせる
必要がある。また、検出される信号のレベルＬｈは、正
常な混合画素の約半分なので、正常な混合画素とレベル
を合わせるために、ゲインを２倍に補正する必要があ
る。この補正は、ゲイン補正回路４０によって実施され
る。

【００５６】一方、混合される２画素の、後側の画素が
白傷の欠陥である場合、その白傷画素が現れる期間Ｔ２
２に、増幅器１５の入力端に転送される電荷量が大きい
ので、特別な制御を実施しないと、信号Ｓ１０に大きな
レベルの落ち込み（点線で示すように飽和する）が発生
する。従って、期間Ｔ２２において、欠陥がない場合と
同じタイミングで、サンプリングを実施すれば、後側の
欠陥画素の影響によって、正常な前側の画素の信号成分
の取り出しが不可能になる。

【００５７】そこで、実線で示すように、サンプリング
用の制御信号φＰＳにパルスが現れるタイミングを、欠
陥がない信号と比べて、１画素分だけ前にずらす。これ
によって、前側の正常な画素の信号成分を取り出すこと
ができる。この場合にも、検出される信号のレベルは、
正常な混合画素の約半分なので、正常な混合画素とレベ
ルを合わせるために、ゲインを２倍に補正する必要があ
る。この補正は、ゲイン補正回路４０によって実施され
る。

【００５８】期間Ｔ２２における信号レベルの落ち込み
については、制御信号φＰＳのタイミングの変更だけで
も問題は生じない。しかし、この例では、リセット信号
ＲＳＴのタイミングの変更も同時に実施している。この
リセット制御により、期間Ｔ２２における信号Ｓ１０の
レベルの異常な落ち込みが回避される。次に、混合され
る２画素に、黒傷（画像中に暗く現れる欠陥）の欠陥画
素が含まれる場合について説明する。この場合には、信
号Ｓ１０は図８に示すように変化する。

【００５９】図８を参照すると、混合される２画素の前
側が黒傷の場合には、黒傷の画素が現れる期間Ｔ２１
に、信号Ｓ１０にレベル変化が生じない。期間Ｔ２１の
後で、正常な後側の画素が現れると、この信号成分によ
って、信号Ｓ１０にレベル変化が生じる。また、混合さ
れる２画素の後側が黒傷の場合には、正常な前側の画素
の信号成分によって、信号Ｓ１０にレベル変化が生じた
後、黒傷の画素が現れる期間Ｔ２２に、信号Ｓ１０にレ
ベル変化が生じない。

【００６０】従って、黒傷の欠陥画素を含む信号Ｓ１０
については、リセット信号ＲＳＴ及び制御信号φＰＤ，
φＰＳを特別に制御する必要はない。即ち、信号のタイ
ミングを変更しなくても、混合画素に含まれる正常な画
素の成分を取り出すことができる。但し、混合画素に欠
陥画素が含まれる場合には、サンプリングによって取り
出される信号の振幅が、欠陥画素を含まない混合画素の
約半分になる。そこで、正常な混合画素とレベルを合わ
せるために、ゲインを２倍に補正する。この補正は、ゲ
イン補正回路４０によって実施される。

【００６１】２以上の画素毎に画素の混合を実施する場
合にも、上記と同様の制御によって、欠陥画素の補正を
実施できる。図１０を参照して説明する。この例では、
時系列で周期的に現れる画素の４画素毎の周期Ｔ４で、
リセット信号ＲＳＴにパルスが現れる。つまり、連続す
る４画素毎に混合された信号Ｓ１０が得られる。

【００６２】混合される４画素の、１番最初の画素が白
傷の欠陥である場合、その白傷画素が現れる期間Ｔ４１
に、増幅器１５の入力端に転送される電荷量が大きいの
で、特別な制御を実施しないと、信号Ｓ１０に大きなレ
ベルの落ち込み（点線で示すように飽和する）が発生す
る。

【００６３】このように、信号Ｓ１０のレベルが飽和す
ると、混合される４画素の、後側の３画素が正常であっ
ても、後側の画素の信号成分の影響は、信号Ｓ１０に現
れない。そこで、期間Ｔ４１においては、リセット信号
ＲＳＴのリセット期間を引き延ばす。これによって、期
間Ｔ４１の間は、信号Ｓ１０が所定レベルに固定される
ので、１番目の画素の影響が信号Ｓ１０に現れない。

【００６４】１番目の画素が現れる期間が終了した後
で、リセット信号ＲＳＴによるリセット制御が解除され
るので、実線で示すように、正常な後側の画素の成分
が、信号Ｓ１０に現れる。従って、欠陥を含む混合画素
についても、信号Ｓ１０から正常な画素成分を抽出でき
る。但し、リセット信号ＲＳＴの引き延ばしによって、
フィードスルーレベルＬfsが現れるタイミングが、１画
素分遅れるので、制御信号φＰＤのタイミングも、実線
で示すように、通常に比べて１画素分遅らせる必要があ
る。

【００６５】また、検出される信号のレベルＬｑは、正
常な混合画素の約（３／４）なので、正常な混合画素と
レベルを合わせるために、ゲインを（４／３）倍に補正
する必要がある。この補正は、ゲイン補正回路４０によ
って実施される。一方、混合される４画素の、３番目の
画素が白傷の欠陥である場合、その白傷画素が現れる期
間Ｔ４３に、増幅器１５の入力端に転送される電荷量が
大きいので、特別な制御を実施しないと、信号Ｓ１０に
大きなレベルの落ち込み（点線で示すように飽和する）
が発生する。

【００６６】このように、信号Ｓ１０のレベルが飽和し
た後は、混合される４画素の、１番目，２番目及び４番
目の３画素が正常であっても、これらの画素の何れの信
号成分も取り出すことはできない。そこで、この例で
は、実線で示すように、サンプリング用の制御信号φＰ
Ｓにパルスが現れるタイミングを、欠陥がない信号と比
べて、２画素分だけ前にずらす。これによって、１番目
と２番目の正常な画素の信号成分を取り出すことができ
る。

【００６７】この場合に検出される信号のレベルＬｈ
は、正常な混合画素のレベルＬｓの約半分なので、正常
な混合画素とレベルを合わせるために、ゲインを２倍に
補正する必要がある。この補正は、ゲイン補正回路４０
によって実施される。期間Ｔ４３における信号レベルの
落ち込みについては、制御信号φＰＳのタイミングの変
更だけでも問題は生じない。しかし、この例では、リセ
ット信号ＲＳＴのタイミングの変更も同時に実施してい
る。このリセット制御により、期間Ｔ４３における信号
Ｓ１０のレベルの異常な落ち込みが回避される。

【００６８】なお、リセット制御を実施する場合には、
期間Ｔ４４で、４番目の正常な画素の信号成分を取り出
すことも可能である。上記のような、リセット信号及び
サンプリング信号のタイミング制御とゲイン補正では、
欠陥画素の補正ができない場合には、画素置き換え補正
回路５０で、置き換え補正が実施される。

【００６９】画素置き換え補正回路５０の構成例を図４
に示す。図４に示す画素置き換え補正回路５０は、主走
査方向にＮ画素単位で混合して得られる信号Ｓ２２を処
理するので、画素置き換え補正回路５０の１画素は、二
次元イメージセンサ１０のＮ画素に対応する。また、図
４に示す画素置き換え補正回路５０は、図５に示すよう
な配列で画素が並ぶ、カラー画像信号を処理する場合を
想定して、構成してある。

【００７０】図５に示すカラー画像信号は、二次元イメ
ージセンサ１０の受光部の前方に、所定のカラーフィル
タを配置することで得られる。具体的には、透過色成分
がＲ（赤色），Ｇ（緑色），Ｂ（青色）の３種類の分光
フィルタを、ベイヤ配列に従って、混合される画素単位
で、順番に繰り返し並べたカラーフィルタを用いること
によって、図５の画素配列が得られる。

【００７１】図４を参照すると、この画素置き換え補正
回路５０は、２画素遅延回路５１，５２，平均値算出回
路５３及びデータセレクタ５４で構成してある。データ
セレクタ５４は、画素置き換え許可信号ＲＥＮのレベル
の高／低に応じて、２つの信号Ｓ５１及びＳ５３の何れ
か一方を、選択的に信号Ｓ２３として出力する。画素の
置き換えを実施しない場合には、信号Ｓ５１が、データ
セレクタ５４を介して出力される。画素の置き換えを実
施する場合には、信号Ｓ５３が、データセレクタ５４を
介して出力される。

【００７２】信号Ｓ５３は、平均値算出回路５３で生成
される。２画素遅延回路５１及び５２は、各々、信号Ｓ
２２の画素周期（混合画素の周期）の２画素分だけ、信
号のタイミングを遅延させる回路である。平均値算出回
路５３は、信号Ｓ２２を４画素分、遅延して得られる信
号Ｓ５２と、信号Ｓ２２との平均値を計算し、その結果
を信号Ｓ５３として出力する。

【００７３】例えば、図５に示す欠陥画素Ｇ３が信号Ｓ
５１に現れる時には、信号Ｓ５２及び信号Ｓ２２が、そ
れぞれ、図５に示す周辺画素Ｇ１及びＧ５に対応する。
従って、平均値算出回路５３は、２つの周辺画素Ｇ１及
びＧ５の平均値として、欠陥画素Ｇ３の代わりの画素
を、信号Ｓ５３として生成できる。また、例えば図５に
示す欠陥画素Ｂ３が信号Ｓ５１に現れる時には、信号Ｓ
５２及び信号Ｓ２２が、それぞれ、図５に示す周辺画素
Ｂ１及びＢ５に対応する。従って、平均値算出回路５３
は、２つの周辺画素Ｂ１及びＢ５の平均値として、欠陥
画素Ｂ３の代わりの画素を、信号Ｓ５３として生成でき
る。

【００７４】以上に説明した、様々な欠陥画素補正処理
は、画像読取制御ユニット１００によって制御される。
画像読取制御ユニット１００は、読み出し専用メモリ７
０に予め記憶された欠陥情報に基づいて、欠陥画素に対
する補正制御を実施する。工場などで予め行われる二次
元イメージセンサ１０の個別の検査結果に基づき、二次
元イメージセンサ１０に含まれる各々の欠陥画素を補正
するのに必要な情報が、予め読み出し専用メモリ７０に
登録される。

【００７５】読み出し専用メモリ７０に保持された、デ
ータの構成を図１１に示す。図１１に示すように、読み
出し専用メモリ７０上には、欠陥情報Ｄ１，欠陥情報Ｄ
２，欠陥情報Ｄ３，欠陥情報Ｄ４，・・・を記憶する領
域が確保されている。欠陥情報Ｄ１，欠陥情報Ｄ２，欠
陥情報Ｄ３，欠陥情報Ｄ４，・・・は、画素の並び順と
一致するように、順番に配置されている。

【００７６】前記リセット制御によって混合される、Ｎ
画素毎の各グループに、１つ又は複数の欠陥画素が含ま
れている場合には、そのＮ画素に対して、１つの欠陥情
報が割り当てられる。二次元イメージセンサ１０の全画
素中の、Ｋグループに欠陥画素が含まれている場合に
は、Ｋ個の欠陥情報が、読み出し専用メモリ７０に記憶
される。Ｋ個の欠陥情報の後には、それ以上は欠陥情報
が存在しないことを示すために、全ビット０のデータが
書き込まれる。

【００７７】欠陥情報Ｄ１，欠陥情報Ｄ２，欠陥情報Ｄ
３，欠陥情報Ｄ４，・・・のそれぞれは、欠陥画素位置
情報，リセット位置情報，φＰＤ位置情報，φＰＳ位置
情報，ゲイン補正情報，ゲイン補正遅れ量情報及び置き
換え補正情報を含んでいる。欠陥画素位置情報は、補正
対象となる欠陥画素グループの画素位置を示すＸ座標及
びＹ座標の値を備える。この座標は、混合されるＮ画素
単位で割り当てられる。

【００７８】例えば、二次元イメージセンサ１０が、Ｘ
方向に５１２個の画素を有する場合に、２画素毎に画素
を混合するのであれば、欠陥画素の位置を示すＸ座標の
値は、０〜２５５の範囲になる。リセット位置情報は、
補正対象となる欠陥画素グループ（欠陥画素を含む混合
されるＮ画素）に含まれる、欠陥画素の数と、各欠陥画
素のグループ内の位置を示す値を備える。例えば、図１
０に示す期間Ｔ４３に現れる白傷の場合には、欠陥画素
数として１が記憶され、その欠陥画素の位置として３が
記憶される。

【００７９】なお、黒傷に対しては、リセット制御のタ
イミングをずらす必要がないので、欠陥画素数として、
０（補正不要）が記憶される。φＰＤ位置情報は、補正
対象となる欠陥画素グループに対して制御信号φＰＤの
パルスのタイミングを制御するために用いる値である。
実際には、φＰＤ位置情報として、欠陥画素グループに
含まれるＮ画素の中での絶対位置、もしくは基準位置に
対するオフセット量が記憶される。

【００８０】例えば、図１０に示す期間Ｔ４１に現れる
白傷に対しては、制御信号φＰＤを１画素分遅らせる必
要があるので、基準位置に対するオフセット量として１
が記憶される。また、黒傷の場合には、制御信号φＰＤ
をずらす必要がないので、基準位置に対するオフセット
量として０が記憶される。φＰＳ位置情報は、補正対象
となる欠陥画素グループに対して制御信号φＰＳのパル
スのタイミングを制御するために用いる値である。実際
には、φＰＳ位置情報として、欠陥画素グループに含ま
れるＮ画素の中での絶対位置、もしくは基準位置に対す
るオフセット量が記憶される。

【００８１】例えば、図１０に示す期間Ｔ４３に現れる
白傷に対しては、制御信号φＰＳを２画素分進める必要
があるので、基準位置に対するオフセット量として−２
が記憶される。また、黒傷の場合には、制御信号φＰＳ
をずらす必要がないので、基準位置に対するオフセット
量として０が記憶される。ゲイン補正情報は、ゲイン補
正回路４０でのゲイン補正に必要な情報である。具体的
には、実際にサンプリングされる信号に含まれる、混合
画素数ｍの値が保持される。

【００８２】例えば、図１０に示す期間Ｔ４３に現れる
白傷を補正する場合には、欠陥のない２つの画素が混合
された信号レベルＬｈがサンプリングされるので、混合
画素数ｍとして、２を保持する。実際のゲイン補正量
は、（Ｎ／ｍ）として求められる。

【００８３】ゲイン補正遅れ量情報は、信号がサンプリ
ングユニット２０の出力に現れてから、ゲイン補正回路
４０でゲイン補正が実施されるまでの間の、信号の遅延
時間を示す。実際には、所定のクロックパルスの１周期
を単位とする数値によって、遅延時間が表される。置き
換え補正情報は、画素置き換え補正回路５０による置き
換え補正を、実施するか否かを示す情報である。例え
ば、特定の欠陥画素グループに含まれるＮ画素全てが欠
陥画素であれば、このグループ内での欠陥補正が不可能
なので、置き換え補正を許可する情報がセットされる。

【００８４】画像読取制御ユニット１００の具体的な構
成を、図２に示す。図２を参照すると、画像読取制御ユ
ニット１００は、発振器１０１，水平位置カウンタ１０
２，垂直位置カウンタ１０３，制御回路１０４，水平転
送パルス発生回路１０５，垂直転送パルス発生回路１０
６，インタフェース１０７，第２レジスタ群１０８，第
１レジスタ群１０９，遅延回路１１０，比較回路１１
１，リセットパルス変調回路１１２及びサンプリングパ
ルス変調回路１１３を備えている。

【００８５】発振器１０１は、周期が一定のクロックパ
ルス信号を出力する。水平位置カウンタ１０２は、発振
器１０１が出力するクロックパルス信号を計数して、主
走査（Ｘ）方向の走査画素位置を示す数値データを出力
する。この走査画素位置は、１画素単位の位置を示す。
垂直位置カウンタ１０３は、発振器１０１が出力するク
ロックパルス信号を計数して、副走査（Ｙ）方向の走査
画素位置を示す数値データを出力する。制御回路１０４
は、これに接続される様々な回路を、発振器１０１が出
力するクロックパルスに同期して制御する。

【００８６】水平転送パルス発生回路１０５は、発振器
１０１が出力するクロックパルス信号と、水平位置カウ
ンタ１０２が出力する主走査方向の走査画素位置及び垂
直位置カウンタ１０３が出力する副走査方向の走査画素
位置に基づいて、水平転送パルスＳＤＨを生成する。

【００８７】垂直転送パルス発生回路１０６は、発振器
１０１が出力するクロックパルス信号と、水平位置カウ
ンタ１０２が出力する主走査方向の走査画素位置及び垂
直位置カウンタ１０３が出力する副走査方向の走査画素
位置に基づいて、垂直転送パルスＳＤＶを生成する。イ
ンタフェース１０７は、図１に示す読み出し専用メモリ
７０と接続されている。読み出し専用メモリ７０に、ア
ドレス信号ＡＤＲとしてメモリアドレス情報を与える
と、そのアドレス情報の位置に記憶されたデータが、読
み出し専用メモリ７０から読み出され、データ信号ＤＡ
Ｔに現れる。

【００８８】第２レジスタ群１０８及び第１レジスタ群
１０９は、各々、読み出し専用メモリ７０から読み出さ
れる１組の欠陥情報（図１１参照）を、一時的に保持可
能な多数のレジスタで構成される。読み出し専用メモリ
７０から読み出されたデータは、インタフェース１０７
を介して第２レジスタ群１０８に保持された後、第１レ
ジスタ群１０９に転送される。

【００８９】２組のレジスタ群を設けたのは、連続する
画素に欠陥があっても、それの補正を可能にするためで
ある。即ち、読み出し専用メモリ７０のデータ信号ＤＡ
Ｔのビット数に比べて、１組の欠陥情報のビット数が大
きいので、それを１回で読み出すことができない。１組
の欠陥情報を第２レジスタ群１０８にセットするために
は、複数画素周期以上の時間を必要とする。しかし、第
２レジスタ群１０８から第１レジスタ群１０９へのデー
タ転送は、１クロック周期で可能である。従って、連続
する混合画素に各々欠陥が含まれる場合でも、両方の混
合画素の欠陥の補正が可能である。

【００９０】即ち、連続する混合画素のうち、先行する
混合画素に対しては、第１レジスタ群１０９に保持され
た第１組の欠陥情報を使用でき、続く混合画素に対して
は、第２レジスタ群１０８に保持された第２組の欠陥情
報を、第１レジスタ群１０９に転送して直ちに使用でき
る。遅延回路１１０は、複数の信号のタイミングを合わ
せるために、信号の遅延を実施する。例えば、Ａ／Ｄ変
換回路３０などにおいては、処理を実行するのにある程
度の時間を必要とするので、入力と出力の間で信号の遅
延が生じる。

【００９１】欠陥画素の補正のためには、特定の混合画
素に対して、サンプリングユニット２０の制御とゲイン
補正回路４０の制御を実施する必要がある。しかし、サ
ンプリングユニット２０から出力される信号がゲイン補
正回路４０に入力されるまでの間に、信号の遅延が生じ
る。従って、補正に使用する制御信号を、遅延回路１１
０で遅延させる。

【００９２】比較回路１１１は、ディジタル比較器であ
り、第１レジスタ群１０９から出力される１組の欠陥画
素の座標と、水平位置カウンタ１０２及び垂直位置カウ
ンタ１０３から出力される走査画素の位置座標とを比較
する。比較結果の信号は、制御回路１０４に与えられ
る。リセットパルス変調回路１１２は、二次元イメージ
センサ１０に与えるリセット信号ＲＳＴを生成する。リ
セットパルス変調回路１１２の入力１１２ａには、水平
転送パルス発生回路１０５から、互いにタイミングのず
れたＮ（混合画素数）種類の信号と、水平転送パルスＳ
ＤＨが与えられる。

【００９３】リセットパルス変調回路１１２は、第１レ
ジスタ群１０９から与えられる欠陥情報に含まれるリセ
ット位置情報に基づいて、入力１１２ａに印加される複
数の信号を論理的に処理して、リセット信号ＲＳＴを生
成する。このリセット信号ＲＳＴのパルスのタイミング
は、リセット位置情報の内容に応じて、例えば、図７，
図１０のように自動的に調整される。

【００９４】サンプリングパルス変調回路１１３は、サ
ンプリングユニット２０に与える制御信号φＰＤ，φＰ
Ｓ及びφＳＨＳを生成する。サンプリングパルス変調回
路１１３の入力１１３ａには、水平転送パルス発生回路
１０５から、互いにタイミングのずれたＮ（混合画素
数）種類の信号が与えられる。サンプリングパルス変調
回路１１３は、第１レジスタ群１０９から与えられる欠
陥情報に含まれる、φＰＤ位置情報及びφＰＳ位置情報
に基づいて、入力１１３ａに印加される複数の信号を論
理的に処理して、制御信号φＰＤ，φＰＳ及びφＳＨＳ
を生成する。

【００９５】制御信号φＰＤ及びφＰＳの各々のパルス
のタイミングは、それぞれ、φＰＤ位置情報及びφＰＳ
位置情報に応じて、例えば、図７，図１０のように自動
的に調整される。次に、制御回路１０４によって制御さ
れる、画像読取制御ユニット１００の全体の動作につい
て説明する。

【００９６】二次元イメージセンサ１０から画素信号の
読み出しを開始する前（走査の垂直ブランキング期間
中）に、制御回路１０４の制御により、読み出し専用メ
モリ７０から第１組の欠陥情報Ｄ１及び第２組の欠陥情
報Ｄ２が読み出される。第１組の欠陥情報Ｄ１は、イン
タフェース１０７及び第２レジスタ群１０８を介して、
第１レジスタ群１０９に転送され保持される。第２組の
欠陥情報Ｄ２は、インタフェース１０７を介して、第２
レジスタ群１０８に転送され保持される。

【００９７】もしも、二次元イメージセンサ１０の欠陥
数が０なら、第１レジスタ群１０９に保持される欠陥情
報は、全て０になる。その場合、欠陥情報に含まれる欠
陥画素位置情報が０なので、比較回路の出力に一致信号
が現れない。従って、制御回路１０４の欠陥補正動作は
進行しない。走査の進行により、第１レジスタ群１０９
から比較回路１１１に印加される欠陥画素位置情報と、
水平位置カウンタ１０２及び垂直位置カウンタ１０３か
ら出力される走査画素位置とが一致すると、一致信号
が、比較回路１１１から制御回路１０４に印加される。

【００９８】一致信号が到来すると、制御回路１０４
は、第１レジスタ群１０９を制御して、第１レジスタ群
１０９に保持された欠陥情報に基づいた信号を、遅延回
路１１０，リセットパルス変調回路１１２及びサンプリ
ングパルス変調回路１１３に、それぞれ印加する。即
ち、リセットパルス変調回路１１２に対しては、欠陥の
補正を許可する制御信号ＲＯＥとリセット位置変更情報
ＲＤｉを与える。リセット位置変更情報ＲＤｉは、リセ
ット信号ＲＳＴに現れるパルスの位置（タイミング）を
示す。

【００９９】リセットパルス変調回路１１２は、第１レ
ジスタ群１０９から入力される信号ＲＯＥ，ＲＤｉに応
答して、例えば、図７，図１０に示すように、欠陥画素
を含む混合画素に対しては、リセット信号ＲＳＴのタイ
ミングを変更する。また、第１レジスタ群１０９は、サ
ンプリングパルス変調回路１１３に対して、欠陥の補正
を許可する制御信号ＣＯＥとサンプリング位置情報変更
情報ＣＤｉを与える。サンプリング位置情報変更情報Ｃ
Ｄｉは、制御信号φＰＤ及びφＰＳの各々に関するパル
ス位置（タイミング）の変更量を示す。

【０１００】サンプリングパルス変調回路１１３は、第
１レジスタ群１０９から入力される信号ＣＯＥ，ＣＤｉ
に応答して、例えば、図７，図１０に示すように、欠陥
画素を含む混合画素に対して、制御信号φＰＤ及びφＰ
Ｓのタイミングを変更する。更に、第１レジスタ群１０
９は、遅延回路１１０に対して、ゲイン補正許可信号Ｇ
ＥＮ，置き換え補正許可信号ＲＥＮ及びゲイン補正量情
報ＧＡＩＮを与える。ゲイン補正許可信号ＧＥＮ及び置
き換え補正許可信号ＲＥＮは、何れも、許可又は禁止を
示す２値信号である。

【０１０１】ゲイン補正許可信号ＧＥＮ及びゲイン補正
量情報ＧＡＩＮは、欠陥情報に含まれるゲイン補正量情
報に基づいて生成される。置き換え補正許可信号ＲＥＮ
は、欠陥情報に含まれる置き換え補正情報に応じて生成
される。遅延回路１１０は、欠陥情報に含まれるゲイン
補正遅れ量情報に相当する遅延時間だけ、ゲイン補正許
可信号ＧＥＮ，置き換え補正許可信号ＲＥＮ及びゲイン
補正量情報ＧＡＩＮを遅らせる。

【０１０２】遅延回路１１０によって遅延された、ゲイ
ン補正許可信号ＧＥＮ及びゲイン補正量情報ＧＡＩＮが
ゲイン補正回路４０に印加される。また、遅延回路１１
０によって遅延された置き換え補正許可信号ＲＥＮが、
画素置き換え補正回路５０に印加される。従って、欠陥
画素を含む特定の混合画素に対しては、第１レジスタ群
１０９に保持される１組の欠陥情報に基づいて、リセッ
ト信号ＲＳＴ及び制御信号φＰＤ，φＰＳのタイミング
制御と、ゲイン補正回路４０におけるゲイン補正、ある
いは画素置き換え補正回路５０における画素置き換え補
正が実施される。

【０１０３】欠陥画素を含む特定の混合画素に対して上
記の補正処理が完了し、走査画素位置が次の位置に移る
と、制御回路１０４は、第２レジスタ群１０８に保持さ
れた１組の欠陥情報を、第１レジスタ群１０９に転送す
る。この後で、制御回路１０４は、読み出し専用メモリ
７０が保持する次の１組の欠陥情報を読み出し、第２レ
ジスタ群１０８に転送する。以上の動作が繰り返し実行
される。

【０１０４】各画像フレームの走査において、最後の欠
陥画素に対する補正処理が完了すると、第１レジスタ群
１０９から比較回路１１１に印加される欠陥画素位置が
０になるので、欠陥画素位置と走査画素位置との一致は
生じない。つまり、比較回路１１１が生成する一致信号
の出力が停止するので、欠陥画素の補正処理は、それ以
上進行しない。

【０１０５】なお、欠陥画素が存在しない混合画素に対
しては、制御信号ＲＯＥ及びＣＯＥが何れも禁止レベル
にセットされるので、リセット信号ＲＳＴ，制御信号φ
ＰＤ及びφＰＳは、図６及び図９に示すように周期が一
定になる。また、制御信号ＧＥＮ及びＲＥＮが何れも禁
止レベルにセットされるので、ゲイン補正回路４０及び
画素置き換え補正回路５０の補正処理は禁止される。

【０１０６】この形態では、読み出し専用メモリ７０に
欠陥情報を書き込む際に、欠陥画素グループ毎に、欠陥
補正の方法として、ゲイン補正と置き換え補正の何れか
を選択することができる。 （第２の実施の形態）この形態における欠陥画素補正装
置の構成と動作を、図１２及び図１３に示す。この形態
は、請求項８に対応する。この形態は、前記第１の実施
の形態の変形例であり、構成は図１及び図２とほぼ同一
である。

【０１０７】但し、読み出し専用メモリ７０のデータ構
成は、図１２に示すように変更されている。また、制御
回路１０４が実施する「パルス発生制御」の動作が、図
１３に示すように変更されている。前記第１の実施の形
態では、欠陥画素に対して置き換え補正を実施するか否
かを、読み出し専用メモリ７０上の欠陥情報のそれぞれ
に設けた「置き換え補正情報」によって制御している。

【０１０８】第２の実施の形態では、図１２に示すよう
に、「置き換え補正情報」を欠陥情報から削除してあ
る。また、欠陥情報とは別に、読み出し専用メモリ７０
の先頭位置に、「ゲイン補正閾値」の情報を配置してあ
る。読み出し専用メモリ７０上の「ゲイン補正閾値」
は、装置の電源が投入された直後、あるいは各画像フレ
ームの処理を実行する前に、制御回路１０４によって読
み取られる。

【０１０９】制御回路１０４は、比較回路１１１から一
致信号が到来する度に、図１３に示す「パルス発生制
御」を実施する。なお、図１３の処理は、制御回路１０
４の内部のハードウェア回路によって実行される。各ス
テップの内容を説明する。ステップＳ１では、制御回路
１０４は、第１レジスタ群１０９に保持される１組の欠
陥情報に含まれる、ゲイン補正量情報を読み取る。

【０１１０】ステップＳ２では、制御回路１０４は、ス
テップＳ１で読み取ったゲイン補正量情報の値を、前記
「ゲイン補正閾値」の値と比較して、補正量が適正か否
かを識別する。適正であればステップＳ３に進み、適正
でなければステップＳ４に進む。例えば、ゲイン補正量
情報の値が異常に大きい場合には、ゲイン補正を実施す
ると大きな補正誤差が生じる可能性があるので、不適正
とみなし、置き換え補正を実施するために、ステップＳ
４に進む。

【０１１１】ステップＳ３では、制御回路１０４は、ゲ
イン補正を許可する。即ち、ゲイン補正回路４０に与え
るゲイン補正許可信号ＧＥＮを許可レベルにセットす
る。同時に、画素置き換え補正回路５０に与える置き換
え補正許可信号ＲＥＮを禁止レベルにセットする。ステ
ップＳ４では、制御回路１０４は、ゲイン補正を禁止す
る。即ち、ゲイン補正回路４０に与えるゲイン補正許可
信号ＧＥＮを禁止レベルにセットする。同時に、画素置
き換え補正回路５０に与える置き換え補正許可信号ＲＥ
Ｎを許可レベルにセットする。

【０１１２】ステップＳ５では、制御回路１０４は、リ
セットパルス変調回路１１２及びサンプリングパルス変
調回路１１３を制御して、リセット信号ＲＳＴ及び制御
信号φＰＤ，φＰＳ及びφＳＨＳのパルスの発生を許可
する。この形態では、欠陥補正の方法として、ゲイン補
正回路４０によるゲイン補正と画素置き換え補正回路５
０による置き換え補正の何れを実行するかを欠陥画素グ
ループ毎に、決定する必要がない。読み出し専用メモリ
７０に書き込む単一の「ゲイン補正閾値」の値を調整す
るだけで、欠陥補正の方法が自動的に選択される。

【０１１３】

【発明の効果】

（請求項１）複数画素の混合により、信号のＳＮ比が改
善される。しかも、混合する複数画素に含まれる、より
近い位置の正常な画素に基づいて、欠陥画素の補正がで
きるので、欠陥補正精度が高い。

【０１１４】（請求項２）欠陥画素を含む混合画素につ
いても、適正な信号レベルが得られる。 （請求項３）混合する複数画素の最初に欠陥画素が存在
する場合であっても、欠陥画素に続いて現れる正常な画
素の信号成分を抽出できる。

【０１１５】（請求項４）画素が切り替わる時間周期が
一定の信号を出力できる。 （請求項５）欠陥画素を瞬時に識別できる。また、欠陥
画素を検出する回路を設ける必要がない。

【０１１６】（請求項６）混合画素に含まれる全ての画
素が欠陥であっても、欠陥の補正ができる。 （請求項７）欠陥画素の補正の方法を、混合画素毎に、
予め決定できる。 （請求項８）欠陥画素の補正の方法が、自動的に決定さ
れる。

【図面の簡単な説明】

【図１】画像入力装置の構成を示すブロック図である。

【図２】図１に示す画像読取制御ユニット１００の構成
を示すブロック図である。

【図３】図１に示す二次元イメージセンサ１０の構成を
示すブロック図である。

【図４】図１に示す画素置き換え補正回路５０の構成を
示すブロック図である。

【図５】画素置き換え補正回路５０で処理される画素の
構成を示す平面図である。

【図６】図１に示すサンプリングユニット２０の動作を
示すタイムチャートである。

【図７】図１に示すサンプリングユニット２０の動作を
示すタイムチャートである。

【図８】図１に示すサンプリングユニット２０の動作を
示すタイムチャートである。

【図９】図１に示すサンプリングユニット２０の動作を
示すタイムチャートである。

【図１０】図１に示すサンプリングユニット２０の動作
を示すタイムチャートである。

【図１１】図１に示すＲＯＭ７０のデータ構成を示すマ
ップである。

【図１２】第２の実施の形態における読み出し専用メモ
リ７０のデータ構成を示すマップである。

【図１３】第２の実施の形態における制御回路１０４の
動作の一部を示すフローチャートである。

【符号の説明】

１０ 二次元イメージセンサ １１ 受光部 １２ 垂直転送レジスタ １３ 水平転送レジスタ １４ トランジスタ １５ 増幅器 ２０ サンプリングユニット ２１，２２，２３，２５ サンプルホールド回路 ２４ アナログ減算回路 ３０ Ａ／Ｄ変換回路 ４０ ゲイン補正回路 ５０ 画素置き換え補正回路 ５１，５２ ２画素遅延回路 ５３ 平均値算出回路 ５４ データセレクタ ６０ 信号処理回路 ７０ 読み出し専用メモリ １００ 画像読取制御ユニット １０１ 発振器 １０２ 水平位置カウンタ １０３ 垂直位置カウンタ １０４ 制御回路 １０５ 水平転送パルス発生回路 １０６ 垂直転送パルス発生回路 １０７ インタフェース １０８ 第２レジスタ群 １０９ 第１レジスタ群 １１０ 遅延回路 １１１ 比較回路 １１２ リセットパルス変調回路 １１３ サンプリングパルス変調回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 多数の画素のそれぞれに蓄積された電荷
   が、画素単位で順次に出力される撮像素子の出力端子に
   おいて、複数のＮ画素につき１回の割合で周期的に出力
   されるリセット信号により、Ｎ画素の電荷の加算結果に
   応じた、複合画素信号を生成するリセット制御手段と、 前記複合画素信号に対して、Ｎ画素につき１回の割合で
   周期的にサンプリングを実施すると共に、予め検出され
   た欠陥画素の成分が含まれる複合画素信号については、
   前記サンプリングのタイミングを変更する、一次サンプ
   リング制御手段と、 前記複合画素信号のうち、予め検出された欠陥画素の成
   分が含まれる信号については、所定の補正量に応じて信
   号レベルの補正を実施する、ゲイン補正手段を設けたこ
   とを特徴とする欠陥画素補正装置。
2. 【請求項２】 請求項１記載の欠陥画素補正装置におい
   て、前記ゲイン補正手段が、前記複合画素信号のうち、
   予め検出されたＭ個の欠陥画素の成分が含まれる信号に
   ついて、前記Ｎと（Ｎ−Ｍ）との比率に応じて、信号レ
   ベルの補正を実施することを特徴とする欠陥画素補正装
   置。
3. 【請求項３】 請求項１記載の欠陥画素補正装置におい
   て、予め検出された欠陥画素が現れるタイミングで、前
   記複合画素信号のレベルを所定レベルに固定する、リセ
   ット期間変更手段を設けたことを特徴とする欠陥画素補
   正装置。
4. 【請求項４】 請求項１記載の欠陥画素補正装置におい
   て、前記一次サンプリング制御手段によってサンプリン
   グされた複合画素信号を、Ｎ画素につき１回の割合で、
   かつ一定の周期で周期的にサンプリングする、二次サン
   プリング制御手段を設けたことを特徴とする欠陥画素補
   正装置。
5. 【請求項５】 請求項１記載の欠陥画素補正装置におい
   て、予め検出された各々の欠陥画素の少なくとも位置情
   報を保持する、欠陥情報保持手段を設けたことを特徴と
   する欠陥画素補正装置。
6. 【請求項６】 請求項１記載の欠陥画素補正装置におい
   て、欠陥画素の成分が含まれる複合画素信号のうち、所
   定の条件を満たす信号については、前記複合画素信号の
   周囲の画素信号の信号レベルに基づいて、補正後の信号
   を生成する、置き換え補正手段を設けたことを特徴とす
   る欠陥画素補正装置。
7. 【請求項７】 請求項６記載の欠陥画素補正装置におい
   て、予め特定した位置の画素に対応する信号に対して、
   前記置き換え補正手段が、前記複合画素信号の周囲の画
   素信号の信号レベルに基づいて、補正後の信号を生成す
   ることを特徴とする欠陥画素補正装置。
8. 【請求項８】 請求項６記載の欠陥画素補正装置におい
   て、前記ゲイン補正手段の補正量と予め定めた閾値との
   大小関係が所定の条件を満たす場合に、前記置き換え補
   正手段が、前記複合画素信号の周囲の画素信号の信号レ
   ベルに基づいて、補正後の信号を生成することを特徴と
   する欠陥画素補正装置。