JP2968553B2 - 電荷結合素子の信号処理装置 - Google Patents
電荷結合素子の信号処理装置Info
- Publication number
- JP2968553B2 JP2968553B2 JP2093416A JP9341690A JP2968553B2 JP 2968553 B2 JP2968553 B2 JP 2968553B2 JP 2093416 A JP2093416 A JP 2093416A JP 9341690 A JP9341690 A JP 9341690A JP 2968553 B2 JP2968553 B2 JP 2968553B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- channel
- circuit
- sampling
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷結合素子の信号処理装置に関する。
電荷結合素子（以後、CCDと記す）は、近年、画像の
高品質化の要求から多画素化が進んでいる。最近話題に
なっているHD−TVなど、高精細度なテレビジョン方式に
対応するためには、200万画素以上の超高解像度CCDが必
要であり、その結果、パターンの高密度化，クロックレ
ートの高速化が強いられる。
高品質化の要求から多画素化が進んでいる。最近話題に
なっているHD−TVなど、高精細度なテレビジョン方式に
対応するためには、200万画素以上の超高解像度CCDが必
要であり、その結果、パターンの高密度化，クロックレ
ートの高速化が強いられる。
そこで、その対応策として考案されたものにデュアル
チャネル読出し構造がある。これは、同一構造の水平シ
フトレジスタをトランスファ電極を挟んで２本並列に配
置し、垂直シフトレジスタからの信号電荷を１画素おき
に上下のシフトレジスタに振り分けるものであり、パタ
ーンルールを緩和し，クロックレートを半減できるとい
う効果を有する。このように高解像度化に非常に有効な
デュアルチャネル読出し構造にも幾つかの欠点がある。
それは、チャネル間での転送効率，出力アンプのゲイ
ン，直流電圧レベル等のばらつきであり、画像上では、
縦すじ状の固定パターン雑音，モアレ，解像度劣化等の
現象として現れる。
チャネル読出し構造がある。これは、同一構造の水平シ
フトレジスタをトランスファ電極を挟んで２本並列に配
置し、垂直シフトレジスタからの信号電荷を１画素おき
に上下のシフトレジスタに振り分けるものであり、パタ
ーンルールを緩和し，クロックレートを半減できるとい
う効果を有する。このように高解像度化に非常に有効な
デュアルチャネル読出し構造にも幾つかの欠点がある。
それは、チャネル間での転送効率，出力アンプのゲイ
ン，直流電圧レベル等のばらつきであり、画像上では、
縦すじ状の固定パターン雑音，モアレ，解像度劣化等の
現象として現れる。
このうち、直流電圧レベルについては、従来、各チャ
ネルの信号を標本化する際の回路系において、信号をモ
ニターしながら標本化回路の直流電圧レベルを手動で調
整することによってバランスをとっていた。
ネルの信号を標本化する際の回路系において、信号をモ
ニターしながら標本化回路の直流電圧レベルを手動で調
整することによってバランスをとっていた。
第５図は従来の標本化回路における直流電圧レベルの
チャネル間ばらつき補正回路の一例を示すブロック図で
ある。第５図を参照すると、撮像領域51で光電変換され
た信号電荷は垂直転送された後、１画素おきにトランス
ファ電極を挟んで２本並列に配置された上下の水平シフ
トレジスタ52,53に振り分けられる。ここで、上部の水
平シフトレジスタ52を第１チャネルとし、下部の水平シ
フトレジスタ53を第２チャネルとする。そして、信号電
荷は水平シフトレジスタ52,53を互いに180゜位相をずら
して転送されて各チャネルの出力アンプ54,55から出力
される。次にその出力信号は標本化回路56,57に入力さ
れて標本化された後、各チャネルの有効信号電圧成分が
ゲート回路58,59を一画素周期ごとに交互にオンし、混
合回路60に交互に出力することによって連続信号に変換
され、プロセス回路に出力される。
チャネル間ばらつき補正回路の一例を示すブロック図で
ある。第５図を参照すると、撮像領域51で光電変換され
た信号電荷は垂直転送された後、１画素おきにトランス
ファ電極を挟んで２本並列に配置された上下の水平シフ
トレジスタ52,53に振り分けられる。ここで、上部の水
平シフトレジスタ52を第１チャネルとし、下部の水平シ
フトレジスタ53を第２チャネルとする。そして、信号電
荷は水平シフトレジスタ52,53を互いに180゜位相をずら
して転送されて各チャネルの出力アンプ54,55から出力
される。次にその出力信号は標本化回路56,57に入力さ
れて標本化された後、各チャネルの有効信号電圧成分が
ゲート回路58,59を一画素周期ごとに交互にオンし、混
合回路60に交互に出力することによって連続信号に変換
され、プロセス回路に出力される。
次に、この直流電圧レベルのチャネル間ばらつき補正
の動作について第６図を併用して説明する。第６図は第
５図の従来例の動作を示すタイムチャートである。本動
作は、例えばウインドパターンを撮像して行う。出力ア
ンプ54,55のオフセットレベルが異なると、同一パター
ンを撮像した場合でも、各ゲート回路58,59の出力信号
I,IIの直流電圧レベルは異なる。したがって、混合回路
60で連続信号に変換された信号IIIは第６図のようにな
り画面上では周期的な縦すじ状に見える。そこで、直流
電圧のチャネル間バランスをとるには、被写体の黒い部
分に対応した光電変換素子における各チャネル出力信号
の直流電圧レベルＶ′D1,V′D2が等しくなるように標本
化回路56,57の直流電圧レベルを制御するボリューム等
によって手動で調整しなければならない。なお、簡易的
な調整法としては、高精細度の繰り返しパターンを撮像
して、画像をモニターしながら最も良くパターンが解像
するように直流電圧レベルを調整する手法もある。
の動作について第６図を併用して説明する。第６図は第
５図の従来例の動作を示すタイムチャートである。本動
作は、例えばウインドパターンを撮像して行う。出力ア
ンプ54,55のオフセットレベルが異なると、同一パター
ンを撮像した場合でも、各ゲート回路58,59の出力信号
I,IIの直流電圧レベルは異なる。したがって、混合回路
60で連続信号に変換された信号IIIは第６図のようにな
り画面上では周期的な縦すじ状に見える。そこで、直流
電圧のチャネル間バランスをとるには、被写体の黒い部
分に対応した光電変換素子における各チャネル出力信号
の直流電圧レベルＶ′D1,V′D2が等しくなるように標本
化回路56,57の直流電圧レベルを制御するボリューム等
によって手動で調整しなければならない。なお、簡易的
な調整法としては、高精細度の繰り返しパターンを撮像
して、画像をモニターしながら最も良くパターンが解像
するように直流電圧レベルを調整する手法もある。
この従来例における直流電圧レベルのチャネル間ばら
つき補正回路では、直流電圧レベルのチャネル間の差が
小さくなるように、出力信号や画像等を観察しながら標
本化回路のオフセットレベルをボリューム操作によって
調整しなければならない。したがって、ヒートラン後の
温度ドリフト等によって生ずるチャネル間での直流電圧
レベルの差は自動的に補正することはできないという問
題点があった。
つき補正回路では、直流電圧レベルのチャネル間の差が
小さくなるように、出力信号や画像等を観察しながら標
本化回路のオフセットレベルをボリューム操作によって
調整しなければならない。したがって、ヒートラン後の
温度ドリフト等によって生ずるチャネル間での直流電圧
レベルの差は自動的に補正することはできないという問
題点があった。
本発明の目的は、温度ドリフト等によってチャネル間
での直流電圧レベルの差が生じても、その差が小さくな
るように標本化回路にフィードバックをかけることによ
って、常にチャネル間でバランスのとれた高品質の画像
を出力する電荷結合素子の信号処理装置を提供すること
にある。
での直流電圧レベルの差が生じても、その差が小さくな
るように標本化回路にフィードバックをかけることによ
って、常にチャネル間でバランスのとれた高品質の画像
を出力する電荷結合素子の信号処理装置を提供すること
にある。
本発明によれば、半導体基板上にマトリックス状に配
置された光電変換素子群と、この光電変換素子群の列方
向に対応して配置された複数列の垂直シフトレジスタ群
と、この垂直シフトレジスタ群の一端に隣接して配置さ
れた第１チャネルおよび第２チャネルの水平シフトレジ
スタと、この第１チャネルおよび第２チャネルの水平シ
フトレジスタのそれぞれの一端に接続された出力アンプ
とを備えかつ水平走査方向の少なくとも一端の前記光電
変換素子群に光が入射しないように遮光体が設けられた
電荷結合素子と、前記各出力アンプの出力信号を標本化
する第１および第２の標本化回路と、この各標本化回路
の出力信号の有効信号電圧成分を抜き出す第１および第
２のゲート回路と、この第１および第２のゲート回路の
出力信号を混合する混合回路と、この混合回路の出力か
ら前記遮光体によって遮光された前記光電変換素子群に
対応する出力信号の所定の期間を抜き出す第３のゲート
回路と、この第３のゲート回路の出力に接続され前記第
１および第２のゲート回路の出力信号の直流電圧レベル
の差成分を検出するチャネル間直流レベル差検出器とを
備え、このチャネル間直流レベル差検出器は、前記第１
および第２のゲート回路の出力信号の直流電圧レベルの
差成分を検出した後、この検出された差成分を前記第１
および第２の標本化回路のうち一方のチャネルの標本化
回路のオフセットレベルに加算して積分し、この積分し
た値によって前記差成分が小さくなるように前記一方の
チャネルの標本化回路のオフセットレベルを制御するこ
とを特徴とする電荷結合素子の信号処理装置が得られ
る。
置された光電変換素子群と、この光電変換素子群の列方
向に対応して配置された複数列の垂直シフトレジスタ群
と、この垂直シフトレジスタ群の一端に隣接して配置さ
れた第１チャネルおよび第２チャネルの水平シフトレジ
スタと、この第１チャネルおよび第２チャネルの水平シ
フトレジスタのそれぞれの一端に接続された出力アンプ
とを備えかつ水平走査方向の少なくとも一端の前記光電
変換素子群に光が入射しないように遮光体が設けられた
電荷結合素子と、前記各出力アンプの出力信号を標本化
する第１および第２の標本化回路と、この各標本化回路
の出力信号の有効信号電圧成分を抜き出す第１および第
２のゲート回路と、この第１および第２のゲート回路の
出力信号を混合する混合回路と、この混合回路の出力か
ら前記遮光体によって遮光された前記光電変換素子群に
対応する出力信号の所定の期間を抜き出す第３のゲート
回路と、この第３のゲート回路の出力に接続され前記第
１および第２のゲート回路の出力信号の直流電圧レベル
の差成分を検出するチャネル間直流レベル差検出器とを
備え、このチャネル間直流レベル差検出器は、前記第１
および第２のゲート回路の出力信号の直流電圧レベルの
差成分を検出した後、この検出された差成分を前記第１
および第２の標本化回路のうち一方のチャネルの標本化
回路のオフセットレベルに加算して積分し、この積分し
た値によって前記差成分が小さくなるように前記一方の
チャネルの標本化回路のオフセットレベルを制御するこ
とを特徴とする電荷結合素子の信号処理装置が得られ
る。
従来の手法を用いてCCD出力信号の直流電圧レベルの
チャネル間でのばらつきを補正した場合、補正は初期状
態における静的なものであるので、ヒートラン後、温度
ドリフト等が原因で直流電圧レベルが変動しチャネル間
でのバランスが一旦崩れると、補正は再度手動で調整し
ない限り効かなくなる。
チャネル間でのばらつきを補正した場合、補正は初期状
態における静的なものであるので、ヒートラン後、温度
ドリフト等が原因で直流電圧レベルが変動しチャネル間
でのバランスが一旦崩れると、補正は再度手動で調整し
ない限り効かなくなる。
本発明では、遮光体で覆われた光電変換素子群に対応
する領域（以後、オプティカルブラック領域と記す）に
おける出力信号の直流電圧レベルのチャネル間での差を
検出して、これが小さくなるように標本化回路にフィー
ドバックをかけて直流電圧レベルのチャネル間のバラン
スをとることができる。したがって、温度ドリフト等に
よって直流電圧レベルのチャネル間のバランスが崩れて
も、即座にフィードバックがかかってこれを補正するこ
とができる。
する領域（以後、オプティカルブラック領域と記す）に
おける出力信号の直流電圧レベルのチャネル間での差を
検出して、これが小さくなるように標本化回路にフィー
ドバックをかけて直流電圧レベルのチャネル間のバラン
スをとることができる。したがって、温度ドリフト等に
よって直流電圧レベルのチャネル間のバランスが崩れて
も、即座にフィードバックがかかってこれを補正するこ
とができる。
次に、本発明について図面を参照して説明する。
第１図は本発明の電荷結合素子の信号処理装置の一実
施例を示すブロック図である。
施例を示すブロック図である。
第１図を参照すると、撮像領域10で光電変換された信
号電荷は垂直方向に転送された後、１画素おきにトラン
スファ電極を挟んで２本並列に配置された上下の水平シ
フトレジスタ11,12に振り分けられる。次に信号電荷は
２本の水平シフトレジスタ11,12を互いに180゜位相をず
らして転送されて各出力アンプ13,14から出力される。
そして、その出力信号は標本化回路15,16に入力されて
標本化された後、ゲート回路17,18が一画素周期ごとに
交互にオンされ、その出力信号は混合回路19で混合され
て連続信号に変換される。そして、さらにプロセス回路
およびゲート回路20,チャネル間直流レベル差検出器21
に出力される。
号電荷は垂直方向に転送された後、１画素おきにトラン
スファ電極を挟んで２本並列に配置された上下の水平シ
フトレジスタ11,12に振り分けられる。次に信号電荷は
２本の水平シフトレジスタ11,12を互いに180゜位相をず
らして転送されて各出力アンプ13,14から出力される。
そして、その出力信号は標本化回路15,16に入力されて
標本化された後、ゲート回路17,18が一画素周期ごとに
交互にオンされ、その出力信号は混合回路19で混合され
て連続信号に変換される。そして、さらにプロセス回路
およびゲート回路20,チャネル間直流レベル差検出器21
に出力される。
次に、この信号処理回路の動作について第２図を併用
して説明する。第２図は第１図の実施例の動作を示すタ
イムチャートである。
して説明する。第２図は第１図の実施例の動作を示すタ
イムチャートである。
第１および第２のゲート回路17,18の出力信号，
におけるオプティカルブラック領域の信号電圧VD1,VD2
は、出力アンプ13,14のオフセットレベルが同じであれ
ば、本来等しくなるはずである。しかし、実際には出力
アンプのオフセットレベルがチャネル間でばらつくため
に等しくならない。これを等しくするのが本補正の動作
である。ゲート回路20にゲートパルスP3が印加され、混
合回路19で連続信号に変換された信号のうちオプティ
カルブラック領域に対応する期間の信号が抜き出され
る。そして、ゲート回路20の出力信号のハイレベルと
ローレベルの差を検知して、その差がなくなるように標
本化回路15,16のオフセットレベルを制御する。例え
ば、第２図のように第１チャネルの直流電圧レベルが高
ければ、第２チャネルの標本化回路16のオフセットレベ
ルに出力信号のハイレベルとロウレベルの差に比例し
た直流電圧VDC1,VDC2,…を加算していく。そして、出力
信号のハイレベルとロウレベルの差がゼロになると補
正は終了する。
におけるオプティカルブラック領域の信号電圧VD1,VD2
は、出力アンプ13,14のオフセットレベルが同じであれ
ば、本来等しくなるはずである。しかし、実際には出力
アンプのオフセットレベルがチャネル間でばらつくため
に等しくならない。これを等しくするのが本補正の動作
である。ゲート回路20にゲートパルスP3が印加され、混
合回路19で連続信号に変換された信号のうちオプティ
カルブラック領域に対応する期間の信号が抜き出され
る。そして、ゲート回路20の出力信号のハイレベルと
ローレベルの差を検知して、その差がなくなるように標
本化回路15,16のオフセットレベルを制御する。例え
ば、第２図のように第１チャネルの直流電圧レベルが高
ければ、第２チャネルの標本化回路16のオフセットレベ
ルに出力信号のハイレベルとロウレベルの差に比例し
た直流電圧VDC1,VDC2,…を加算していく。そして、出力
信号のハイレベルとロウレベルの差がゼロになると補
正は終了する。
第３図は第１図におけるチャネル間直流レベル差検出
器の一構成例を示すブロック図である。第３図を参照す
ると、混合回路19の出力信号はクロック周波数付近の成
分を通過させるバンドパスフィルタ211に入力される。
そして、その出力信号は増幅器212で増幅され、コンデ
ンサ213を介して容量結合された後、ゲート回路214に入
力され、その出力信号は続く積分加算器215に入力され
る。
器の一構成例を示すブロック図である。第３図を参照す
ると、混合回路19の出力信号はクロック周波数付近の成
分を通過させるバンドパスフィルタ211に入力される。
そして、その出力信号は増幅器212で増幅され、コンデ
ンサ213を介して容量結合された後、ゲート回路214に入
力され、その出力信号は続く積分加算器215に入力され
る。
次に、第４図は第３図に示したチャネル間直流レベル
差検出器の動作を示すタイムチャートである。第４図を
併せ参照すると、混合回路19の出力信号はバンドパス
フィルタ211に入力されると、クロック周波数付近の成
分のみが通過し、クロック周波数を繰返し周波数とする
連続信号に変換され、さらに増幅器212によって増幅さ
れる。そして、その出力信号は容量結合された後、ナイ
キスト周波数（＝クロック周波数/2）を周波数とするゲ
ートパルスP4をゲート回路214に印加して第１チャネル
に対応する信号電圧が抜き出される。ここで増幅器212
の出力信号は容量結合されているので、ゲート回路214
で抜き出される電圧レベルは第１チャネルの直流電圧レ
ベルVD10,VD11,VD12,…VD1nと増幅器212の出力信号の平
均値レベルVAVの電位差となる。そして、その電位差は
ゲートパルスP4が印加されるごとに、積分加算器215に
よって第２チャネルに対応する標本化回路16のオフセッ
トレベルに加算される。このような一連の動作が繰り返
されると、第２チャネルに対応する標本化回路16のオフ
セットレベルは徐々に第１チャネルに対応する標本化回
路15のオフセットレベルに近づいていき、最終的には等
しくなって直流電圧レベルがチャネル間でバランスがと
れる。
差検出器の動作を示すタイムチャートである。第４図を
併せ参照すると、混合回路19の出力信号はバンドパス
フィルタ211に入力されると、クロック周波数付近の成
分のみが通過し、クロック周波数を繰返し周波数とする
連続信号に変換され、さらに増幅器212によって増幅さ
れる。そして、その出力信号は容量結合された後、ナイ
キスト周波数（＝クロック周波数/2）を周波数とするゲ
ートパルスP4をゲート回路214に印加して第１チャネル
に対応する信号電圧が抜き出される。ここで増幅器212
の出力信号は容量結合されているので、ゲート回路214
で抜き出される電圧レベルは第１チャネルの直流電圧レ
ベルVD10,VD11,VD12,…VD1nと増幅器212の出力信号の平
均値レベルVAVの電位差となる。そして、その電位差は
ゲートパルスP4が印加されるごとに、積分加算器215に
よって第２チャネルに対応する標本化回路16のオフセッ
トレベルに加算される。このような一連の動作が繰り返
されると、第２チャネルに対応する標本化回路16のオフ
セットレベルは徐々に第１チャネルに対応する標本化回
路15のオフセットレベルに近づいていき、最終的には等
しくなって直流電圧レベルがチャネル間でバランスがと
れる。
このような動作により、温度ドリフト等によって直流
電圧レベル差がチャネル間で生じても、即座にフィード
バックがかかりバランスがとれる。
電圧レベル差がチャネル間で生じても、即座にフィード
バックがかかりバランスがとれる。
以上説明したように本発明は、半導体基板上にマトリ
ックス状に配置された光電変換素子群と，この光電変換
素子群の列方向に対応して配置された複数列の垂直シフ
トレジスタ群と，この垂直シフトレジスタ群の一端に隣
接して設置された第１チャネルおよび第２チャネルの水
平シフトレジスタと，この第１チャネルおよび第２チャ
ネルの水平シフトレジスタのそれぞれの一端に接続され
た出力アンプとを備えかつ水平走査方向の少なくとも一
端の光電変換素子群に光が入射しないように遮光体が設
けられた電荷結合素子と、各出力アンプの出力信号を標
本化する第１および第２の標本化回路と、この各標本化
回路の出力信号の有効信号電圧成分を抜き出す第１およ
び第２のゲート回路と、この第１および第２のゲート回
路の出力信号を混合する混合回路と、この混合回路の出
力信号の一定期間を抜き出す第３のゲート回路と、この
第３のゲート回路の出力に接続され第１および第２のゲ
ート回路の出力信号の直流電圧レベルの差成分を検出す
るチャネル間直流レベル差検出器とを備え、このチャネ
ル間直流レベル差検出器から出力される差成分が小さく
なるように第１および第２の標本化回路のうち一方のチ
ャネルの標本化回路のオフセットレベルを制御すること
により、また、上記第３のゲート回路で、混合回路の出
力信号のうち遮光体によって遮光された光電変換素子群
に対応する信号を抜き出すことにより、そして、上記チ
ャネル間直流レベル差検出器で、第１および第２のゲー
ト回路の出力信号の直流電圧レベルの差成分を検出し、
さらにこの差成分が小さくなるように一方のチャネルの
標本化回路のオフセットレベルを制御することにより、
ヒートラン後温度ドリフト等によりチャネル間で直流電
圧レベルのバランスが崩れても、それを検知して自動的
にフィードバックをかけることができるので、縦すじ状
の固定パターン雑音のない高解像，高品質な画像を得る
ことができるという効果を有する。
ックス状に配置された光電変換素子群と，この光電変換
素子群の列方向に対応して配置された複数列の垂直シフ
トレジスタ群と，この垂直シフトレジスタ群の一端に隣
接して設置された第１チャネルおよび第２チャネルの水
平シフトレジスタと，この第１チャネルおよび第２チャ
ネルの水平シフトレジスタのそれぞれの一端に接続され
た出力アンプとを備えかつ水平走査方向の少なくとも一
端の光電変換素子群に光が入射しないように遮光体が設
けられた電荷結合素子と、各出力アンプの出力信号を標
本化する第１および第２の標本化回路と、この各標本化
回路の出力信号の有効信号電圧成分を抜き出す第１およ
び第２のゲート回路と、この第１および第２のゲート回
路の出力信号を混合する混合回路と、この混合回路の出
力信号の一定期間を抜き出す第３のゲート回路と、この
第３のゲート回路の出力に接続され第１および第２のゲ
ート回路の出力信号の直流電圧レベルの差成分を検出す
るチャネル間直流レベル差検出器とを備え、このチャネ
ル間直流レベル差検出器から出力される差成分が小さく
なるように第１および第２の標本化回路のうち一方のチ
ャネルの標本化回路のオフセットレベルを制御すること
により、また、上記第３のゲート回路で、混合回路の出
力信号のうち遮光体によって遮光された光電変換素子群
に対応する信号を抜き出すことにより、そして、上記チ
ャネル間直流レベル差検出器で、第１および第２のゲー
ト回路の出力信号の直流電圧レベルの差成分を検出し、
さらにこの差成分が小さくなるように一方のチャネルの
標本化回路のオフセットレベルを制御することにより、
ヒートラン後温度ドリフト等によりチャネル間で直流電
圧レベルのバランスが崩れても、それを検知して自動的
にフィードバックをかけることができるので、縦すじ状
の固定パターン雑音のない高解像，高品質な画像を得る
ことができるという効果を有する。
第１図は本発明の電荷結合素子の信号処理装置の一実施
例を示すブロック図、第２図は第１図の実施例の動作を
示すタイムチャート、第３図は第１図におけるチャネル
間直流レベル差検出器の一構成例を示すブロック図、第
４図は第３図に示したチャネル間直流レベル差検出器の
動作を示すタイムチャート、第５図は従来の標本化回路
における直流電圧レベルのチャネル間ばらつき補正回路
の一例を示すブロック図、第６図は第５図の従来例の動
作を示すタイムチャートである。 10,51……撮像領域、11,12,52,53……水平シフトレジス
タ、13,14,54,55……出力アンプ、15,16,56,57……標本
化回路、17,18,20,58,59,214……ゲート回路、19,60…
…混合回路、211……チャネル間直流レベル差検出回
路、211……バンドパスフィルタ、212……増幅器、213
……コンデンサ、215……積分加算器。
例を示すブロック図、第２図は第１図の実施例の動作を
示すタイムチャート、第３図は第１図におけるチャネル
間直流レベル差検出器の一構成例を示すブロック図、第
４図は第３図に示したチャネル間直流レベル差検出器の
動作を示すタイムチャート、第５図は従来の標本化回路
における直流電圧レベルのチャネル間ばらつき補正回路
の一例を示すブロック図、第６図は第５図の従来例の動
作を示すタイムチャートである。 10,51……撮像領域、11,12,52,53……水平シフトレジス
タ、13,14,54,55……出力アンプ、15,16,56,57……標本
化回路、17,18,20,58,59,214……ゲート回路、19,60…
…混合回路、211……チャネル間直流レベル差検出回
路、211……バンドパスフィルタ、212……増幅器、213
……コンデンサ、215……積分加算器。
Claims (1)
- 【請求項１】半導体基板上にマトリックス状に配置され
た光電変換素子群と、この光電変換素子群の列方向に対
応して配置された複数列の垂直シフトレジスタ群と、こ
の垂直シフトレジスタ群の一端に隣接して配置された第
１チャネルおよび第２チャネルの水平シフトレジスタ
と、この第１チャネルおよび第２チャネルの水平シフト
レジスタのそれぞれの一端に接続された出力アンプとを
備えかつ水平走査方向の少なくとも一端の前記光電変換
素子群に光が入射しないように遮光体が設けられた電荷
結合素子と、前記各出力アンプの出力信号を標本化する
第１および第２の標本化回路と、この各標本化回路の出
力信号の有効信号電圧成分を抜き出す第１および第２の
ゲート回路と、この第１および第２のゲート回路の出力
信号を混合する混合回路と、この混合回路の出力から前
記遮光体によって遮光された前記光電変換素子群に対応
する出力信号の所定の期間を抜き出す第３のゲート回路
と、この第３のゲート回路の出力に接続され前記第１お
よび第２のゲート回路の出力信号の直流電圧レベルの差
成分を検出するチャネル間直流レベル差検出器とを備
え、このチャネル間直流レベル差検出器は、前記第１お
よび第２のゲート回路の出力信号の直流電圧レベルの差
成分を検出した後、この検出された差成分を前記第１お
よび第２の標本化回路のうち一方のチャネルの標本化回
路のオフセットレベルに加算して積分し、この積分した
値によって前記差成分が小さくなるように前記一方のチ
ャネルの標本化回路のオフセットレベルを制御すること
を特徴とする電荷結合素子の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093416A JP2968553B2 (ja) | 1990-04-09 | 1990-04-09 | 電荷結合素子の信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093416A JP2968553B2 (ja) | 1990-04-09 | 1990-04-09 | 電荷結合素子の信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03291074A JPH03291074A (ja) | 1991-12-20 |
| JP2968553B2 true JP2968553B2 (ja) | 1999-10-25 |
Family
ID=14081698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2093416A Expired - Lifetime JP2968553B2 (ja) | 1990-04-09 | 1990-04-09 | 電荷結合素子の信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968553B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63274272A (ja) * | 1987-04-30 | 1988-11-11 | Nec Corp | 電荷結合撮像装置の駆動方法 |
| JP2650275B2 (ja) * | 1987-10-27 | 1997-09-03 | ソニー株式会社 | 固体撮像装置の出力回路 |
| JP2702982B2 (ja) * | 1988-09-14 | 1998-01-26 | 株式会社日立製作所 | 撮像装置 |
-
1990
- 1990-04-09 JP JP2093416A patent/JP2968553B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03291074A (ja) | 1991-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4655383B2 (ja) | イメージセンサの画像信号処理装置 | |
| JP2006528444A (ja) | Ｃｃｄ撮像装置のスミア低減 | |
| EP0473966B1 (en) | CCD having a pair of horizontal resisters | |
| US7218351B2 (en) | Image-sensing apparatus for compensating video signal of a plurality of channels | |
| US4413284A (en) | Noise reducer for a solid state imager | |
| US5113246A (en) | Image sensing apparatus for correcting a defect in color signals generated by a CCD | |
| JP2968553B2 (ja) | 電荷結合素子の信号処理装置 | |
| JP2003304454A (ja) | 撮像装置 | |
| JP2805985B2 (ja) | 電荷結合素子の信号処理装置 | |
| JPH01305672A (ja) | 電荷結合素子の信号処理装置 | |
| JPH03291075A (ja) | 電荷結合素子の信号処理装置 | |
| JPH0750785A (ja) | 電荷結合素子とその信号処理回路 | |
| JP2734971B2 (ja) | 電荷結合素子の信号処理回路 | |
| JPH08242408A (ja) | 撮像装置 | |
| US4404587A (en) | Electrical compensation for misregistration of striped color filter in a color imager with discrete sampling elements | |
| JP3843877B2 (ja) | 撮像装置 | |
| JP2663889B2 (ja) | 二重チャネルの信号処理回路 | |
| Kuroda et al. | A 1/4 inch 330 k square pixel progressive-scan IT-CCD image sensor with submicrometer channel width | |
| JPH043588A (ja) | 固体撮像装置 | |
| JPH0496481A (ja) | 固体撮像装置 | |
| JPH11122538A (ja) | 欠陥画素補正装置 | |
| JP2867655B2 (ja) | 固体撮像素子 | |
| JPH01286584A (ja) | 固体撮像装置 | |
| JPH04328969A (ja) | 電荷結合素子の信号処理回路 | |
| JPH01225291A (ja) | 電荷結合素子の信号処理装置 |