JPH0750785A - 電荷結合素子とその信号処理回路 - Google Patents

Abstract

(57)【要約】 【構成】デュアルチャネル読み出し方式の電荷結合素子
の出力信号を垂直ブランキング期間だけ抜き出す第２の
スイッチ回路を通して、信号利得検出器２７へ与える。
左右の垂直シフトレジスタには入力ダイオード１０から
参照信号電荷がそれぞれ第１の入力ゲート１１，第２の
入力ゲート１２を介して供給される。信号利得検出器で
両チャネル間の信号レベル差を検出して、その差が縮ま
るよう第１，第２の前置増幅器の利得を制御する利得制
御回路２８へ送る。 【効果】両チャネル間の信号レベル差が自動的に制御さ
れ、温度変化などによって影響の少ない高品質の画像信
号が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電荷結合素子とその信
号処理回路に関する。

【０００２】

【従来の技術】電荷結合素子（以後、ＣＣＤと略す）
は、近年、画像の高画質化の要求から多画素化が進んで
いる。次世代の映像メディアであるハイビジョンなど、
高精細度なテレビジョン方式に対応するためには、２０
０万画素以上の超高解像度ＣＣＤが必要であり、その結
果、パターンの高密度化、クロックレートの高速化が強
いられる。

【０００３】そこで、その対応策としてデュアルチャネ
ル読み出し構造が考案された。これは、同一構造の水平
シフトレジスタをトランスファ電極をはさんで２本並列
に配置し、垂直シフトレジスタからの信号電荷を１画素
おきに上下の水平シフトレジスタに振り分けるものであ
り、パターンルールの緩和、クロックレートの半減とい
う効果がある。

【０００４】しかし、この構造にも幾つかの欠点があ
る。それは、垂直シフトレジスタから上下の水平シフト
レジスタに振り分ける際に生ずる転送不良、上下の水平
シフトレジスタの転送効率の差、チャネル間での出力増
幅器のゲインのばらつきによる信号利得のばらつき、お
よび直流レベル等のばらつきであり、画像上では、縦す
じ状の固定パターン雑音、モアレ、解像度劣化等の現象
として現れる。

【０００５】このうち、２チャネルの信号利得のばらつ
きについては、従来、各チャネルの信号を標本化する際
の回路系に於て、信号をモニタしながら前置増幅器のゲ
インを手動で調整することによってバランスをとってい
た。

【０００６】図６は、従来の標本化回路に於ける２チャ
ネルの信号利得のチャネル間ばらつき補正回路の一例を
示すブロック図である。

【０００７】撮像アレー１１０で光電変換された信号電
荷は、垂直転送された後、１画素おきに、トランスファ
電極を挟んで２本並列に配置された第２，第１の水平シ
フトレジスタ１６，１７に振り分けられる。ここで、下
部の第１の水平シフトレジスタ１７を第１チャネル、上
部の第２の水平シフトレジスタ１６を第２チャネルとす
る。そして、信号電荷は第２，第１の水平シフトレジス
タ１６，１７を互いに１８０°位相をずらして転送さ
れ、各チャネルの出力増幅器１８，１９から出力され
る。

【０００８】次にその出力信号は、広帯域の第１，第２
の前置増幅器２０，２２を介して、それぞれ第１，第２
の標本化回路２１，２３に入力され、標本化された後、
スイッチ回路２４を１画素周期で切り換えることによっ
て、連続信号に変換され、バッファ回路２５を介してプ
ロセス回路に出力される。

【０００９】次に、この２チャネルの信号利得のチャネ
ル間ばらつき補正の動作を、図７のタイムチャートを参
照して説明する。本動作は、例えばウィンドパターンを
撮像して行う。２チャネルの信号利得が異なると、同一
パターンを撮像した場合でも、第１，第２の標本化回路
２１，２３の出力信号α，βの振幅（パターンの白レベ
ルと黒レベルの電位差）Ｖｇ１，Ｖｇ２は異なる。よっ
て、スイッチ回路２４によって、連続信号に変換する
と、信号γのように二重に見える。そこで、２チャネル
の信号利得のチャネル間ばらつきを補正するには、Ｖｇ
１，Ｖｇ２が等しくなるように第１，第２の前置増幅器
２０，２１のゲイン調整ボリュームＶＲｇ１，ＶＲｇ２
を手動で調整しなければならない。なお、簡易的な調整
法としては、繰り返しパターンを撮像して、画像をモニ
ターしながら最もパターンが解像するようにゲインを調
整する手法もある。

【００１０】

【発明が解決しようとする課題】以上述べた従来の電荷
結合素子の信号処理装置は、チャネル間の信号利得の差
が小さくなるように、出力信号や画像等を観察しなが
ら、前置増幅器のゲインをボリューム操作で調整するの
で、ヒートラン後の温度ドリフトによって生ずるチャネ
ル間での信号利得の差は、自動的に補正することは出来
ないとう欠点があった。

【００１１】本発明の目的は、温度ドリフトによってチ
ャネル間で信号利得の差が生じても、その差が小さくな
るように前置増幅器にフィードバックをかけることによ
って、常にチャネル間でバランスのとれた高品質の画像
を提供することにある。

【００１２】

【課題を解決するための手段】本発明の電荷結合素子
は、半導体基板に形成されたフォトダイオード列および
前記フォトダイオード列で光電変換された信号電荷を受
取って列方向に転送する垂直シフトレジスタからなる画
素列を複数並列に配置した撮像アレーと、参照信号電荷
を前記各画素列の垂直シフトレジスタに供給する入力ダ
イオードと、前記撮像アレーの左側の垂直レジスタ群お
よび右側の垂直レジスタ群と前記入力ダイオードとの間
にそれぞれ配置された第１の入力ゲートおよび第２の入
力ゲートと、前記画素列からの信号電荷を１列おきにそ
れぞれ受取って行方向に転送する第１の水平シフトレジ
スタおよび第２の水平シフトレジスタと、前記第１の水
平シフトレジスタおよび第２の水平シフトレジスタの出
力信号電荷をそれぞれ電位に変換する第１の出力増幅器
および第２の出力増幅器とを有するというものである。

【００１３】また、本発明の電荷結合素子の信号処理回
路は、前述した本発明の電荷結合素子の入力ダイオード
を駆動するクロックドライバと、前記第１および第２の
入力ゲートに印加する電圧を制御するゲート電圧制御回
路と、前記第１，第２の水平レジスタに対応するチャネ
ルの出力増幅器から出力された信号を増幅する第１，第
２の前置増幅器と、前記第１，第２の前置増幅器の出力
信号をそれぞれ標本化する第１，第２の標本化回路と、
前記第１，第２の標本化回路の有効信号電圧を有効映像
期間には一画素周期毎に交互に取り出し、垂直ブランキ
ング期間には前半と後半で切り換えて取り出す第１のス
イッチ回路と、前記第１のスイッチ回路の出力信号のう
ち垂直ブランキング期間にのみ信号を抜き出す第２のス
イッチ回路と、前記第２のスイッチ回路の出力信号から
前記第１および第２のチャネルの信号利得を検出する信
号利得検出回路と、さらに信号利得のチャネル間のばら
つきが小さくなるように、前記第１，第２の前置増幅器
の少なくとも一方に負帰還をかける利得制御回路とを有
するというものである。

【００１４】

【作用】従来の手段を用いて、チャネル間の信号利得の
差を補正した場合、補正は初期状態に於ける静的なもの
であるので、ヒートラン後、温度ドリフトが原因で、２
チャネルの水平シフトレジスタの転送効率、出力アンプ
のゲインが変動したチャネル間で信号利得のバランスが
一旦崩れると、補正は再度手動で調整しない限り効かな
くなる。

【００１５】本発明では、垂直ブランキング期間に垂直
シフトレジスタの上部に配置された入力ダイオードから
水平方向に２つの領域に分けて配置された垂直シフトレ
ジスタに異なるレベルの参照信号電荷を入力する。そし
て、参照信号電荷を垂直転送した後、１画素おきに２チ
ャネルの水平シフトレジスタに振り分け、各チャネルの
出力増幅器から信号を取り出す。そして、その電位差を
検出しチャネル間でレベルが等しくなるように、前置増
幅器にフィードバックをかけて、信号利得のチャネル間
のバランスをとることが出来る。よって、温度ドリフト
等によって信号利得のチャネル間のバランスが崩れて
も、即座にフィードバックがかかり、これを補正するこ
とが出来る。

【００１６】

【実施例】以下、実施例について図面を用いて説明す
る。

【００１７】図１は本発明の一実施例を示すブロック図
である。

【００１８】この実施例の電荷結合素子は、シリコンな
どの半導体基板に形成されたフォトダイオード列（１
３）および前述のフォトダイオード列で光電変換された
信号電荷を受取って列方向に転送する垂直シフトレジス
タ１４からなる画素列を複数並列に配置した撮像アレー
と、参照信号電荷を前述の各画素列の垂直シフトレジス
タに供給する入力ダイオード１０と、前述の撮像アレー
の左側の垂直レジスタ群および右側の垂直レジスタ群と
入力ダイオード１０との間にそれぞれ配置された第１の
入力ゲート１１および第２の入力ゲート１２と、前述の
画素列からの信号電荷を１列おきにそれぞれ受取って行
方向に転送する第１の水平シフトレジスタ１７および第
２の水平シフトレジスタ１６と、第１の水平シフトレジ
スタ１７および第２の水平シフトレジスタ１８の出力信
号電荷をそれぞれ電位に変換する第１の出力増幅器１９
および第２の出力増幅器１８とを有している。

【００１９】そうして、この電荷結合素子には、入力ダ
イオード１０を駆動するクロックドライバ３０と、第１
および第２の入力ゲート１１，１２に印加する電圧を制
御するゲート電圧制御回路２９と、第１，第２の出力増
幅器１９，１８から出力された信号を増幅する第１，第
２の前置増幅器２０，２２と、第１，第２の前置増幅器
２０，２２の出力信号をそれぞれ標本化する第１，第２
の標本化回路２１，２３と、第１，第２の標本化回路２
１，２３の有効信号電圧を有効映像期間には一画素周期
毎に交互に取り出し、垂直ブランキング期間には前半と
後半で切り換えて取り出す第１のスイッチ回路２４と、
第１のスイッチ回路２４の出力信号のうち垂直ブランキ
ング期間にのみ信号を抜き出す第２のスイッチ回路２６
と、第２のスイッチ回路２６の出力信号から第１，第２
の水平シフトレジスタに対応する第１，第２のチャネル
の信号利得を検出する信号利得検出回路２７と、さらに
信号利得のチャネル間のばらつきが小さくなるように、
第１，第２の前置増幅器２０，２２の少なくとも一方に
負帰還をかける利得制御回路２８とを有する信号処理回
路が附加されている。

【００２０】すなわち、垂直シフトレジスタ１４を、水
平方向に対し２つの領域Ｌ，Ｒに分けるとすると、領域
Ｌ，Ｒに対応した垂直シフトレジスタの上端は、それぞ
れ第１，第２の入力ゲート１１，１２を介して入力ダイ
オード１０に接続されている。また、垂直シフトレジス
タ１４の下端は、トランスファー電極１５を挟んで平行
に配置された第２，第１の水平シフトレジスタ１６，１
７と電気的に接合されている。第２，第１の水平シフト
レジスタ１６，１７の出力端には、それぞれ第２，第１
の出力増幅器１８，１９が接続されている。

【００２１】フォトダイオード１３で光電変換された信
号電荷は、垂直シフトレジスタ１４内を垂直転送された
る。これと同時に、各垂直シフトレジスタに於て、参照
信号電荷が入力ダイオード１０を介してクロックドライ
バ３０から入力される。この際、その参照信号電荷量
は、ゲート電圧制御回路２９によって制御される第１，
第２の入力ゲート１１，１２の印加電圧Ｖｄｃｌ、Ｖｄ
ｃｒに比例する。この入力された参照信号電荷は、フォ
トダイオード１３で光電変換された信号電荷に続いて、
垂直シフトレジスタ１４内を垂直転送される。垂直転送
された信号電荷は、１画素おきにトランスファー電極１
５を挟んで２本並列に配置された第２，第１の水平シフ
トレジスタ１５，１７に振り分けられた後、２本の水平
シフトレジスタ１６，１７内を互いに１８０°位相をず
らして転送され、各出力増幅器１８，１９から出力され
る。以上の動作により、有効映像期間には、フォトダイ
オード１３で光電変換された信号電荷が出力され、垂直
ブランキング期間に入力ダイオード１０から入力された
参照信号電荷が出力される。

【００２２】そして、第１，第２の出力増幅器１８，１
９の出力信号は、第１，第２の前置増幅器２０，２２を
介して、第１，第２の標本化回路２１，２３に入力さ
れ、標本化された後、第１のスイッチ回路２４を切り換
えることによって連続信号に変換される。その連続信号
に変換された信号は、バッファ回路２５を介して、プロ
セス回路および第２のスイッチ回路２６，信号利得検出
器２７，利得制御回路２８に入力される。

【００２３】チャネル間の信号利得の差を検出する信号
利得検出器２７の一構成例を図３に示す。バッファ回路
２５の出力信号Ｅは、垂直ブランキング期間Ｔｖｂｌｋ
を抜き出す第２のスイッチ回路２６に入力される。そし
て、その出力信号は２系統へ分けられ、一方はディレイ
ライン２７１を介して差動増幅器２７２の負入力端子に
入力され、もう一方は、直接、差動増幅器２７２の正入
力端子に入力される。この差動増幅器２７２の出力信号
は、第３のスイッチ回路２７３とホールドコンデンサ２
７４で構成されるサンプルホールド回路に入力される。
続いて、サンプルホールド回路の出力信号Ｇは、水平走
査周波数２ｆｈ（＝２／Ｔｈ）、付近の成分を通過させ
るバンドパスフィルタ２７５に入力される。そして、そ
の出力信号Ｈは増幅器２７６で増幅され、コンデンサ２
７７を介して容量結合された後、第４のスイッチ回路２
７８に入力され、その出力信号は続く積分加算器２７９
に入力される。

【００２４】次に、この信号処理の動作について、図
４，図５のタイムチャートを使って説明する。図４に於
いて、バッファ回路２５の出力信号Ｅは、第２のスイッ
チ回路２６によって、垂直ブランキング期間Ｔｖｂｌｋ
のみが抜き出される。そして、ディレイライン２７１に
より１／２Ｔｈ（水平走査期間の半分）遅延され、信号
Ｆとして、差動増幅器２７２の負入力端子に入力され
る。差動増幅器２７２では、遅延信号Ｆと、遅延されず
直接、正入力端子に入力される信号Ｅの差が出力され、
サンプルホールドパルスａを第３のスイッチ回路２７３
に印加して、領域Ｌ，領域Ｒに対応する信号レベルの差
Ｖｇｃ１＝Ｖｒ１−Ｖｌ１，Ｖｇｃ２＝Ｖｒ２−Ｖｌ２
を検出する。ここで、Ｖｇｃ１は、第１の水平シフトレ
ジスタ１７のゲインを示し、Ｖｇｃ２は第２の水平シフ
トレジスタ１６のゲインを示す。よって、第１，第２の
水平シフトレジスタにゲインレベルの差があると２ｆｈ
の周波数の繰り返し成分として、現われる。

【００２５】次に、図４，図５に於いて、前述したサン
プルホールド回路の出力信号Ｇがバンドパスフィルタ２
７５に入力されると、２ｆｈの周波数付近の成分のみが
通過し、２ｆｈを繰り返し周波数とする連続信号に変換
され、さらに増幅器２７６によって増幅される。そし
て、その出力信号は容量結合された後、水平走査周波数
ｆｈを周波数とするサンプリングパルスｂを第４のスイ
ッチ回路２７８に印加して第２の水平シフトレジスタに
対応するゲインレベルが抜き出される。ここで増幅器２
７６の出力信号は容量結合されているので、スイッチ回
路２７８で抜き出される電圧レベルは第２チャネルのゲ
インレベルＡｇ２０，Ａｇ２１，…，Ａｇ２ｎと増幅器
２７６の出力信号の平均値レベルＡｇａｖの電位差とな
る。そして、その電位差はサンプリングパルスｂが印加
される毎に、積分加算器２７９によって第２の水平シフ
トレジスタに対応するゲインレベルが信号Ｉのように加
算される。この様な一連の動作により、第２の水平シフ
トレジスタに対応するゲインレベルが大きい場合には、
信号Ｉの直流レベルは増加し、小さい場合には減少す
る。そして、積分加算器２７９の出力信号Ｉは、利得制
御回路２８に入力され、利得制御回路２８によって、出
力信号Ｉの直流レベルが増加する際は、第２チャネルに
対応する第２の前置増幅器２２のゲインを下げる方向
に、また、直流レベルが減少する際には、第２の前置増
幅器２２のゲインを上げる方向に帰還がかかる。

【００２６】以上の一連の動作によって、温度ドリフト
等によってチャネル間で信号利得のバランスが崩れて
も、それを検知して自動的にバランスがとれるように帰
還がかかる。

【００２７】

【発明の効果】以上述べたように、本発明の電荷結合素
子および信号処理装置によれば、ヒートラン後温度ドリ
フト等によりチャネル間で信号利得のバランスが崩れて
も、それを検知して、自動的にフィードバックをかける
ことが出来るので、縦すじ状の固定パターン雑音のない
高解像度、高品質な画像を得ることが出来るという効果
がある。

【図面の簡単な説明】

【図１】本発明の一実施例の電荷結合素子と信号処理回
路とともに示すブロック図である。

【図２】本発明の一実施例の動作を説明するためのタイ
ムチャートである。

【図３】信号利得検出器の構成例を示す回路図である。

【図４】信号利得検出器の動作を説明するためのタイム
チャートである。

【図５】信号利得検出器の動作を説明するためのタイム
チャートである。

【図６】従来の電荷結合素子と信号処理回路を示すブロ
ック図である。

【図７】従来の電荷結合素子と信号処理回路の動作を説
明するためのタイムチャートである。

【符号の説明】

１０ 入力ダイオード １１ 第１の入力ゲート １２ 第２の入力ゲート １３ フォトダイオード １４ 垂直シフトレジスタ １５ トランスファ電極 １６ 第２の水平シフトレジスタ、第１の水平シフト
レジスタ １８ 第２の出力増幅器 １９ 第１の出力増幅器 ２０ 第１の前置増幅器 ２１ 第１の標本化回路 ２２ 第２の前置増幅器 ２３ 第２のサンプリング回路 ２４ 第１のスイッチ回路 ２５ バッファ回路 ２６ 第２のスイッチ回路 ２７ 信号利得検出器 ２８ 利得制御回路 １１０ 撮像アレー

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/762 21/339

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板に形成されたフォトダイオー
   ド列および前記フォトダイオード列で光電変換された信
   号電荷を受取って列方向に転送する垂直シフトレジスタ
   からなる画素列を複数並列に配置した撮像アレーと、参
   照信号電荷を前記各画素列の垂直シフトレジスタに供給
   する入力ダイオードと、前記撮像アレーの左側の垂直レ
   ジスタ群および右側の垂直レジスタ群と前記入力ダイオ
   ードとの間にそれぞれ配置された第１の入力ゲートおよ
   び第２の入力ゲートと、前記画素列からの信号電荷を１
   列おきにそれぞれ受取って行方向に転送する第１の水平
   シフトレジスタおよび第２の水平シフトレジスタの出力
   信号電荷をそれぞれ電位に変換する第１の出力増幅器お
   よび第２の出力増幅器とを有することを特徴とする電荷
   結合素子。
2. 【請求項２】 請求項１に記載の前記電荷結合素子の入
   力ダイオードを駆動するクロックドライバと、前記第１
   および第２の入力ゲートに印加する電圧を制御するゲー
   ト電圧制御回路と、前記第１，第２の出力増幅器から出
   力された信号を増幅する第１，第２の前置増幅器と、前
   記第１，第２の前置増幅器の出力信号をそれぞれ標本化
   する第１，第２の標本化回路と、前記第１，第２の標本
   化回路の有効信号電圧を有効映像期間には一画素周期毎
   に交互に取り出し、垂直ブランキング期間には前半と後
   半で切り換えて取り出す第１のスイッチ回路と、前記第
   １のスイッチ回路の出力信号のうち垂直ブランキング期
   間にのみ信号を抜き出す第２のスイッチ回路と、前記第
   ２のスイッチ回路の出力信号から前記第１，第２のチャ
   ネルの信号利得を検出する信号利得検出回路と、さらに
   信号利得のチャネル間のばらつきが小さくなるように、
   前記第１，第２の前置増幅器の少なくとも一方に負帰還
   をかける利得制御回路とを有することを特徴とする電荷
   結合素子の信号処理回路。