JPH11164087A - 固体撮像装置およびその駆動方法 - Google Patents
固体撮像装置およびその駆動方法Info
- Publication number
- JPH11164087A JPH11164087A JP9327485A JP32748597A JPH11164087A JP H11164087 A JPH11164087 A JP H11164087A JP 9327485 A JP9327485 A JP 9327485A JP 32748597 A JP32748597 A JP 32748597A JP H11164087 A JPH11164087 A JP H11164087A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- charge transfer
- charges
- ccd
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 複数の電荷転送列で各々電荷を転送する際の
出力信号のＤＣレベル差を抑制すること。 【解決手段】 本発明の固体撮像装置１は、少なくとも
１本のセンサー列２と、このセンサー列２に対して複数
のＣＣＤレジスタ３、４を備えているとともにその各Ｃ
ＣＤレジスタ３、４が電荷の転送方向に向けて同一の出
力ゲートへ向かう導入部Ｌを備えている電荷転送手段
と、電荷転送手段の導入部Ｌ上における出力ゲートＯＧ
の手前に設けられ、複数のＣＣＤレジスタ３、４で各々
転送してきた電荷に各々同相となる駆動電圧を与えて出
力ゲートＯＧへ転送する最終段転送電極とを備えてい
る。また、各ＣＣＤレジスタ３、４の列単位で電荷を転
送する駆動方法でもある。
出力信号のＤＣレベル差を抑制すること。 【解決手段】 本発明の固体撮像装置１は、少なくとも
１本のセンサー列２と、このセンサー列２に対して複数
のＣＣＤレジスタ３、４を備えているとともにその各Ｃ
ＣＤレジスタ３、４が電荷の転送方向に向けて同一の出
力ゲートへ向かう導入部Ｌを備えている電荷転送手段
と、電荷転送手段の導入部Ｌ上における出力ゲートＯＧ
の手前に設けられ、複数のＣＣＤレジスタ３、４で各々
転送してきた電荷に各々同相となる駆動電圧を与えて出
力ゲートＯＧへ転送する最終段転送電極とを備えてい
る。また、各ＣＣＤレジスタ３、４の列単位で電荷を転
送する駆動方法でもある。
Description
【０００１】
【発明の属する技術分野】本発明は、画素列に対して複
数の電荷転送列を備えるとともに各電荷転送列で転送し
た電荷を同一の出力ゲートを介して出力する固体撮像装
置およびその駆動方法に関する。
数の電荷転送列を備えるとともに各電荷転送列で転送し
た電荷を同一の出力ゲートを介して出力する固体撮像装
置およびその駆動方法に関する。
【０００２】
【従来の技術】従来、複写機やファクシミリ、スキャナ
等で適用される画像読み取り装置においては、原稿面と
ＣＣＤラインセンサーの読み取り位置とを相対的に移動
して原稿面全体の画像を読み取るようにしている。
等で適用される画像読み取り装置においては、原稿面と
ＣＣＤラインセンサーの読み取り位置とを相対的に移動
して原稿面全体の画像を読み取るようにしている。
【０００３】例えば、複写機においては、プラテンガラ
ス上に載置した原稿に対して読み取り光学系を移動する
ことで、ＣＣＤラインセンサーによる読み取り位置を走
査して原稿面の画像取り込みを行っている。
ス上に載置した原稿に対して読み取り光学系を移動する
ことで、ＣＣＤラインセンサーによる読み取り位置を走
査して原稿面の画像取り込みを行っている。
【０００４】このようなＣＣＤラインセンサーには、複
数の画素が一列に並ぶセンサー列の両側に２本のＣＣＤ
レジスタが配置され、センサー列の偶数画素における電
荷と奇数画素における電荷とを各々のＣＣＤレジスタに
よって転送する両側読み出し式のものが考えられてい
る。
数の画素が一列に並ぶセンサー列の両側に２本のＣＣＤ
レジスタが配置され、センサー列の偶数画素における電
荷と奇数画素における電荷とを各々のＣＣＤレジスタに
よって転送する両側読み出し式のものが考えられてい
る。
【０００５】図１１は従来の固体撮像装置の構成を説明
する模式図である。すなわち、この固体撮像装置１’
は、複数の画素が一列に並ぶセンサー列２と、その両側
に配置された２本のＣＣＤレジスタ３、４と、ＣＣＤレ
ジスタ３、４における電荷転送方向最終段に接続された
出力ゲートＯＧと、電荷を電圧に変換するフローティン
グディフュージョン部ＦＤと、リセットゲートＲＧと、
リセットドレインＲＤと、出力バッファＢとを備えた構
成となっている。
する模式図である。すなわち、この固体撮像装置１’
は、複数の画素が一列に並ぶセンサー列２と、その両側
に配置された２本のＣＣＤレジスタ３、４と、ＣＣＤレ
ジスタ３、４における電荷転送方向最終段に接続された
出力ゲートＯＧと、電荷を電圧に変換するフローティン
グディフュージョン部ＦＤと、リセットゲートＲＧと、
リセットドレインＲＤと、出力バッファＢとを備えた構
成となっている。
【０００６】２本のＣＣＤレジスタ３、４には、各々逆
相の電圧φ１、φ２が印加され、センサー列２からの電
荷の読み出しと、転送とを行っている。また、各々逆相
の電圧φ１、φ２が印加されることで、ＣＣＤレジスタ
３にはセンサー列２の奇数画素で得た電荷が読み出さ
れ、ＣＣＤレジスタ４にはセンサー列２の偶数画素で得
た電荷が読み出されるようになっている。
相の電圧φ１、φ２が印加され、センサー列２からの電
荷の読み出しと、転送とを行っている。また、各々逆相
の電圧φ１、φ２が印加されることで、ＣＣＤレジスタ
３にはセンサー列２の奇数画素で得た電荷が読み出さ
れ、ＣＣＤレジスタ４にはセンサー列２の偶数画素で得
た電荷が読み出されるようになっている。
【０００７】各々のＣＣＤレジスタ３、４で順次転送さ
れた偶数画素および奇数画素の電荷は最終段に隣接して
設けられた出力ゲートへ転送される。図１２は最終段の
構成を説明する模式図である。このように最終段におい
ても逆相の電圧φ１、φ２が印加され、ＣＣＤレジスタ
３で転送されてきた奇数画素の電荷およびＣＣＤレジス
タ４で転送されてきた偶数画素の電荷を交互に出力ゲー
トＯＧへ送るようになっている。
れた偶数画素および奇数画素の電荷は最終段に隣接して
設けられた出力ゲートへ転送される。図１２は最終段の
構成を説明する模式図である。このように最終段におい
ても逆相の電圧φ１、φ２が印加され、ＣＣＤレジスタ
３で転送されてきた奇数画素の電荷およびＣＣＤレジス
タ４で転送されてきた偶数画素の電荷を交互に出力ゲー
トＯＧへ送るようになっている。
【０００８】図１３はφ１、φ２に対応したＣＣＤ出力
波形図である。すなわち、各々逆相のφ１、φ２によっ
て転送されてきた電荷のうち、φ１の立ち上がりで奇数
画素の電荷に対応した出力信号が得られ、φ２の立ち上
がりで偶数画素の電荷に対応した出力信号が得られるよ
うになる。
波形図である。すなわち、各々逆相のφ１、φ２によっ
て転送されてきた電荷のうち、φ１の立ち上がりで奇数
画素の電荷に対応した出力信号が得られ、φ２の立ち上
がりで偶数画素の電荷に対応した出力信号が得られるよ
うになる。
【０００９】このように、１本のセンサー列に対して２
本のＣＣＤレジスタで電荷転送を行うことによって、１
本のＣＣＤレジスタで全て転送する場合に比べて転送レ
ートを半分にすることが可能となり、転送効率を高める
ことができるようになる。
本のＣＣＤレジスタで電荷転送を行うことによって、１
本のＣＣＤレジスタで全て転送する場合に比べて転送レ
ートを半分にすることが可能となり、転送効率を高める
ことができるようになる。
【００１０】
【発明が解決しようとする課題】しかしながら、奇数画
素と偶数画素とを交互に出力ゲートへ転送する場合、転
送のための電圧φ１とφ２とで出力レベルのＤＣ段差が
発生するという問題がある。
素と偶数画素とを交互に出力ゲートへ転送する場合、転
送のための電圧φ１とφ２とで出力レベルのＤＣ段差が
発生するという問題がある。
【００１１】これは電圧φ１とφ２を印加する電極形状
の相違からゲート容量が異なっており、出力ゲートに隣
接する最終段でのゲート容量の相違から奇数画素の出力
レベルと奇数画素の出力レベルとのＤＣレベルに差が生
じるためである。
の相違からゲート容量が異なっており、出力ゲートに隣
接する最終段でのゲート容量の相違から奇数画素の出力
レベルと奇数画素の出力レベルとのＤＣレベルに差が生
じるためである。
【００１２】そこで、固体撮像装置の信号出力に対して
後段で黒画素の読み取りによる信号処理を行い、このＤ
Ｃレベルの差を補正するようにしている。しかし、出力
回路の入出力特性は図１４（ａ）に示すようになってお
り、図１４（ｂ）に示す露光量−出力電圧特性で分かる
ように、露光量が少ない領域では奇数画素と偶数画素と
の出力電圧の相違は少ないものの、露光量が多い領域で
はその差が顕著に現れることになる。
後段で黒画素の読み取りによる信号処理を行い、このＤ
Ｃレベルの差を補正するようにしている。しかし、出力
回路の入出力特性は図１４（ａ）に示すようになってお
り、図１４（ｂ）に示す露光量−出力電圧特性で分かる
ように、露光量が少ない領域では奇数画素と偶数画素と
の出力電圧の相違は少ないものの、露光量が多い領域で
はその差が顕著に現れることになる。
【００１３】このような露光量によって奇数画素と偶数
画素との出力電圧が相違するものを後段の信号処理で補
正するには、一種のガンマ補正が必要となる。しかし、
ＣＣＤの個体ばらつきがあるため、ガンマ補正を行うの
は非常に困難である。
画素との出力電圧が相違するものを後段の信号処理で補
正するには、一種のガンマ補正が必要となる。しかし、
ＣＣＤの個体ばらつきがあるため、ガンマ補正を行うの
は非常に困難である。
【００１４】また、ＣＣＤレジスタが高速駆動されると
出力回路の周波数特性のために次のような問題が発生す
る。すなわち、奇数画素の出力信号と偶数画素の出力信
号とが交互に出力される際、先に示したＤＣレベル差に
よって、出力回路の周波数特性が悪化し、ＭＴＦ（解像
度）の低下を招くことになる。
出力回路の周波数特性のために次のような問題が発生す
る。すなわち、奇数画素の出力信号と偶数画素の出力信
号とが交互に出力される際、先に示したＤＣレベル差に
よって、出力回路の周波数特性が悪化し、ＭＴＦ（解像
度）の低下を招くことになる。
【００１５】
【課題を解決するための手段】本発明はこのような課題
を解決するために成された固体撮像装置およびその駆動
方法である。すなわち、本発明の固体撮像装置は、少な
くとも１本の画素列から成る電荷取り込み手段と、この
電荷取り込み手段に対して複数の電荷転送列を備えてい
るとともにその各電荷転送列が電荷の転送方向に向けて
同一の出力ゲートへ向かう導入部を備えている電荷転送
手段と、電荷転送手段の導入部上における出力ゲートの
手前に設けられ、電荷転送手段における複数の電荷転送
列で各々転送してきた電荷に各々同相となる駆動電圧を
与えて出力ゲートへ転送する最終段転送電極とを備えて
いる。
を解決するために成された固体撮像装置およびその駆動
方法である。すなわち、本発明の固体撮像装置は、少な
くとも１本の画素列から成る電荷取り込み手段と、この
電荷取り込み手段に対して複数の電荷転送列を備えてい
るとともにその各電荷転送列が電荷の転送方向に向けて
同一の出力ゲートへ向かう導入部を備えている電荷転送
手段と、電荷転送手段の導入部上における出力ゲートの
手前に設けられ、電荷転送手段における複数の電荷転送
列で各々転送してきた電荷に各々同相となる駆動電圧を
与えて出力ゲートへ転送する最終段転送電極とを備えて
いる。
【００１６】このような固体撮像装置では、複数の電荷
転送列で各々転送してきた電荷に最終段転送電極から印
加される駆動電圧が各々同相となり、出力ゲートへ転送
される際の各電荷に対応したＤＣレベルが一定となる。
つまり、複数の電荷転送列で各々転送される電荷の出力
信号におけるＤＣレベル差を無くすことができるように
なる。
転送列で各々転送してきた電荷に最終段転送電極から印
加される駆動電圧が各々同相となり、出力ゲートへ転送
される際の各電荷に対応したＤＣレベルが一定となる。
つまり、複数の電荷転送列で各々転送される電荷の出力
信号におけるＤＣレベル差を無くすことができるように
なる。
【００１７】また、本発明の固体撮像装置の駆動方法
は、少なくとも１本の画素列から成る電荷取り込み手段
で電荷を取り込む工程と、電荷取り込み手段で取り込ん
だ電荷を複数の電荷転送列へ読み出し、電荷転送列単位
でその電荷を転送して同一の出力ゲートを介して出力す
る工程とを備えている。
は、少なくとも１本の画素列から成る電荷取り込み手段
で電荷を取り込む工程と、電荷取り込み手段で取り込ん
だ電荷を複数の電荷転送列へ読み出し、電荷転送列単位
でその電荷を転送して同一の出力ゲートを介して出力す
る工程とを備えている。
【００１８】このような固体撮像装置の駆動方法では、
電荷取り込み手段で取り込んだ電荷を複数の電荷転送列
へ読み出し、その電荷転送列単位で出力ゲートに転送す
ることから、出力信号も電荷転送列単位となる。つま
り、一つの電荷転送列で転送した電荷の出力が連続する
状態となり、画素毎の出力信号におけるＤＣレベルの変
動を無くすことができるようになる。
電荷取り込み手段で取り込んだ電荷を複数の電荷転送列
へ読み出し、その電荷転送列単位で出力ゲートに転送す
ることから、出力信号も電荷転送列単位となる。つま
り、一つの電荷転送列で転送した電荷の出力が連続する
状態となり、画素毎の出力信号におけるＤＣレベルの変
動を無くすことができるようになる。
【００１９】
【発明の実施の形態】以下に、本発明の固体撮像装置お
よびその駆動方法における実施の形態を図に基づいて説
明する。図１は第１実施形態の構成を説明する模式図で
ある。すなわち、第１実施形態における固体撮像装置１
は、複数の画素が一列に並ぶセンサー列２と、このセン
サー列２の両側に配置されたＣＣＤレジスタ３、４と、
各ＣＣＤレジスタ３、４に対応した読み出しゲート３
１、４１と、ＣＣＤレジスタ３とセンサー列２との間に
配置されるラインメモリ５とを備えている。
よびその駆動方法における実施の形態を図に基づいて説
明する。図１は第１実施形態の構成を説明する模式図で
ある。すなわち、第１実施形態における固体撮像装置１
は、複数の画素が一列に並ぶセンサー列２と、このセン
サー列２の両側に配置されたＣＣＤレジスタ３、４と、
各ＣＣＤレジスタ３、４に対応した読み出しゲート３
１、４１と、ＣＣＤレジスタ３とセンサー列２との間に
配置されるラインメモリ５とを備えている。
【００２０】また、ＣＣＤレジスタ３、４は電荷の転送
方向において同一の出力ゲートＯＧに向かう導入部Ｌを
備えている。さらに、この出力ゲートＯＧの後段にはフ
ローティングディフュージョン部ＦＤ、リセットゲート
ＲＧ、リセットドレインＲＤおよび出力バッファＢが設
けられている。
方向において同一の出力ゲートＯＧに向かう導入部Ｌを
備えている。さらに、この出力ゲートＯＧの後段にはフ
ローティングディフュージョン部ＦＤ、リセットゲート
ＲＧ、リセットドレインＲＤおよび出力バッファＢが設
けられている。
【００２１】２つのＣＣＤレジスタ３、４のうち、ＣＣ
Ｄレジスタ３はセンサー列２の奇数画素に対応する電荷
を転送し、ＣＣＤレジスタ４は偶数画素に対応する電荷
を転送する。本実施形態の固体撮像装置１では、ＣＣＤ
レジスタ３、４によって、奇数画素に対応した電荷と偶
数画素に対応した電荷とを各ＣＣＤレジスタ３、４の列
単位で転送する点に特徴がある。
Ｄレジスタ３はセンサー列２の奇数画素に対応する電荷
を転送し、ＣＣＤレジスタ４は偶数画素に対応する電荷
を転送する。本実施形態の固体撮像装置１では、ＣＣＤ
レジスタ３、４によって、奇数画素に対応した電荷と偶
数画素に対応した電荷とを各ＣＣＤレジスタ３、４の列
単位で転送する点に特徴がある。
【００２２】また、このような列単位での電荷転送を行
うことから、ＣＣＤレジスタ３、４の最終段における電
極構成として各ＣＣＤレジスタ３、４に対して各々同相
となる駆動電圧を印加して出力ゲートＯＧへの転送を行
うことができるようになっている。
うことから、ＣＣＤレジスタ３、４の最終段における電
極構成として各ＣＣＤレジスタ３、４に対して各々同相
となる駆動電圧を印加して出力ゲートＯＧへの転送を行
うことができるようになっている。
【００２３】図２は最終段の構成を説明する模式図であ
る。すなわち、各ＣＣＤレジスタ３、４の出力ゲートＯ
Ｇに隣接する最終段の電極としては、各ＣＣＤレジスタ
３、４に駆動電圧φ１、φ２を同相で印加できるものが
設けられている。このような構成により、各ＣＣＤレジ
スタ３、４とも駆動電圧φ１、φ２が同相で印加され、
出力ゲートＯＧへの転送を行うことができるため、出力
ゲートＯＧへの電荷転送におけるゲート容量を各ＣＣＤ
レジスタ３、４すなわち奇数画素および偶数画素で同じ
にすることができるようになる。
る。すなわち、各ＣＣＤレジスタ３、４の出力ゲートＯ
Ｇに隣接する最終段の電極としては、各ＣＣＤレジスタ
３、４に駆動電圧φ１、φ２を同相で印加できるものが
設けられている。このような構成により、各ＣＣＤレジ
スタ３、４とも駆動電圧φ１、φ２が同相で印加され、
出力ゲートＯＧへの転送を行うことができるため、出力
ゲートＯＧへの電荷転送におけるゲート容量を各ＣＣＤ
レジスタ３、４すなわち奇数画素および偶数画素で同じ
にすることができるようになる。
【００２４】なお、このようにＣＣＤレジスタ３、４の
最終段で駆動電圧φ１、φ２を各々同相で印加する電極
構成とするためには、読み出しゲート３１、４１の部分
で逆相となって印加されるφ１、φ２の電極ピッチを例
えば導入部Ｌで徐々に変更していき、最終段で同相とな
るようにすればよい。
最終段で駆動電圧φ１、φ２を各々同相で印加する電極
構成とするためには、読み出しゲート３１、４１の部分
で逆相となって印加されるφ１、φ２の電極ピッチを例
えば導入部Ｌで徐々に変更していき、最終段で同相とな
るようにすればよい。
【００２５】次に、図３のタイミングチャートに基づい
て第１実施形態の固体撮像装置における電荷の転送方法
を説明する。なお、以下の説明でこの図に示されない符
号は図１を参照するものとする。
て第１実施形態の固体撮像装置における電荷の転送方法
を説明する。なお、以下の説明でこの図に示されない符
号は図１を参照するものとする。
【００２６】先ず、φＲＯＧが読み出しゲート３１、４
１に印加されることで、センサー列２の各画素における
電荷が読み出されることになる。この際、奇数画素に対
応した電荷はＣＣＤレジスタ３の手前に配置されたライ
ンメモリ５まで読み出され、偶数画素に対応した電荷は
ＣＣＤレジスタ４まで読み出される。
１に印加されることで、センサー列２の各画素における
電荷が読み出されることになる。この際、奇数画素に対
応した電荷はＣＣＤレジスタ３の手前に配置されたライ
ンメモリ５まで読み出され、偶数画素に対応した電荷は
ＣＣＤレジスタ４まで読み出される。
【００２７】次に、駆動電圧φ１およびこれと逆相のφ
２（図示せず）を印加することで、ＣＣＤレジスタ４に
読み出された偶数画素の電荷を順次転送し、出力ゲート
ＯＧからフローティングディフュージョン部ＦＤを介し
て偶数画素の出力信号Ｖoutを得る（Ｓ２，Ｓ４，Ｓ
６，…）。
２（図示せず）を印加することで、ＣＣＤレジスタ４に
読み出された偶数画素の電荷を順次転送し、出力ゲート
ＯＧからフローティングディフュージョン部ＦＤを介し
て偶数画素の出力信号Ｖoutを得る（Ｓ２，Ｓ４，Ｓ
６，…）。
【００２８】そして、最終偶数画素の出力信号まで得ら
れた後、φＶをラインメモリ５に印加する。これによっ
て、ラインメモリ５に蓄積されていた奇数画素の電荷が
ＣＣＤレジスタ３まで転送されることになる。
れた後、φＶをラインメモリ５に印加する。これによっ
て、ラインメモリ５に蓄積されていた奇数画素の電荷が
ＣＣＤレジスタ３まで転送されることになる。
【００２９】次に、駆動電圧φ１およびこれと逆相のφ
２（図示せず）を印加することで、ＣＣＤレジスタ３に
読み出された奇数画素の電荷を順次転送し、出力ゲート
ＯＧからフローティングディフュージョン部ＦＤを介し
て奇数画素の出力信号Ｖoutを得る（Ｓ１，Ｓ３，
…）。
２（図示せず）を印加することで、ＣＣＤレジスタ３に
読み出された奇数画素の電荷を順次転送し、出力ゲート
ＯＧからフローティングディフュージョン部ＦＤを介し
て奇数画素の出力信号Ｖoutを得る（Ｓ１，Ｓ３，
…）。
【００３０】このように、偶数画素の電荷、奇数画素の
電荷をＣＣＤレジスタ３、４の列単位で転送すること
で、センサー列２の全ての画素の電荷に対応した出力信
号を得る。また、このような転送とともに、先に説明し
たＣＣＤレジスタ３、４の最終段の電極に駆動電圧φ
１、φ２が同相で印加されることで、偶数画素および奇
数画素の全てにおいてφ１もしくはφ２のパルスに対応
したタイミングで出力信号を得ることができるようにな
る。つまり、偶数画素および奇数画素とも最終段におけ
るゲート容量を同じにできることから各々の出力信号の
ＤＣレベルを一定にすることが可能となる。
電荷をＣＣＤレジスタ３、４の列単位で転送すること
で、センサー列２の全ての画素の電荷に対応した出力信
号を得る。また、このような転送とともに、先に説明し
たＣＣＤレジスタ３、４の最終段の電極に駆動電圧φ
１、φ２が同相で印加されることで、偶数画素および奇
数画素の全てにおいてφ１もしくはφ２のパルスに対応
したタイミングで出力信号を得ることができるようにな
る。つまり、偶数画素および奇数画素とも最終段におけ
るゲート容量を同じにできることから各々の出力信号の
ＤＣレベルを一定にすることが可能となる。
【００３１】次に、第２実施形態の説明を行う。図４は
第２実施形態における固体撮像装置の構成を説明する模
式図である。すなわち、第２実施形態における固体撮像
装置１は、複数の画素が直線状に並ぶセンサー列２と、
このセンサー列２の両側に配置されたＣＣＤレジスタ
３、４と、各ＣＣＤレジスタ３、４に対応した読み出し
ゲート３１、４１とを備えている。
第２実施形態における固体撮像装置の構成を説明する模
式図である。すなわち、第２実施形態における固体撮像
装置１は、複数の画素が直線状に並ぶセンサー列２と、
このセンサー列２の両側に配置されたＣＣＤレジスタ
３、４と、各ＣＣＤレジスタ３、４に対応した読み出し
ゲート３１、４１とを備えている。
【００３２】また、ＣＣＤレジスタ３、４は電荷の転送
方向において同一の出力ゲートＯＧに向かう導入部Ｌを
備えている。さらに、この出力ゲートＯＧの後段にはフ
ローティングディフュージョン部ＦＤ、リセットゲート
ＲＧ、リセットドレインＲＤおよび出力バッファＢが設
けられている。
方向において同一の出力ゲートＯＧに向かう導入部Ｌを
備えている。さらに、この出力ゲートＯＧの後段にはフ
ローティングディフュージョン部ＦＤ、リセットゲート
ＲＧ、リセットドレインＲＤおよび出力バッファＢが設
けられている。
【００３３】２つのＣＣＤレジスタ３、４のうち、ＣＣ
Ｄレジスタ３はセンサー列２の奇数画素に対応する電荷
を転送し、ＣＣＤレジスタ４は偶数画素に対応する電荷
を転送する。第２実施形態の固体撮像装置１では、第１
実施形態と同様、ＣＣＤレジスタ３、４によって、奇数
画素に対応した電荷と偶数画素に対応した電荷とを各Ｃ
ＣＤレジスタ３、４の列単位で転送する点で共通する
が、ラインメモリを持たずに電荷を一時蓄積しておく点
で相違する。
Ｄレジスタ３はセンサー列２の奇数画素に対応する電荷
を転送し、ＣＣＤレジスタ４は偶数画素に対応する電荷
を転送する。第２実施形態の固体撮像装置１では、第１
実施形態と同様、ＣＣＤレジスタ３、４によって、奇数
画素に対応した電荷と偶数画素に対応した電荷とを各Ｃ
ＣＤレジスタ３、４の列単位で転送する点で共通する
が、ラインメモリを持たずに電荷を一時蓄積しておく点
で相違する。
【００３４】また、第２実施形態の固体撮像装置１にお
いても、第１実施形態と同様に列単位での電荷転送を行
うことから、ＣＣＤレジスタ３、４の最終段における電
極構成は図２に示すものと同じ構成となっている。すな
わち、各ＣＣＤレジスタ３、４ともに最終段で駆動電圧
φ１、φ２が同相として印加され、出力ゲートＯＧへの
転送を行うことができるようになっている。
いても、第１実施形態と同様に列単位での電荷転送を行
うことから、ＣＣＤレジスタ３、４の最終段における電
極構成は図２に示すものと同じ構成となっている。すな
わち、各ＣＣＤレジスタ３、４ともに最終段で駆動電圧
φ１、φ２が同相として印加され、出力ゲートＯＧへの
転送を行うことができるようになっている。
【００３５】次に、図５のタイミングチャートに基づい
て第２実施形態の固体撮像装置における電荷の転送方法
を説明する。なお、以下の説明でこの図に示されない符
号は図４を参照するものとする。
て第２実施形態の固体撮像装置における電荷の転送方法
を説明する。なお、以下の説明でこの図に示されない符
号は図４を参照するものとする。
【００３６】先ず、φＲＯＧ２が読み出しゲート４１に
印加されることで、センサー列２の偶数画素における電
荷がＣＣＤレジスタ４へ読み出されることになる。次
に、駆動電圧φ１およびこれと逆相のφ２（図示せず）
を印加することで、ＣＣＤレジスタ４に読み出された偶
数画素の電荷を順次転送し、出力ゲートＯＧからフロー
ティングディフュージョン部ＦＤを介して偶数画素の出
力信号Ｖout を得る（Ｓ２，Ｓ４，Ｓ６，…）。
印加されることで、センサー列２の偶数画素における電
荷がＣＣＤレジスタ４へ読み出されることになる。次
に、駆動電圧φ１およびこれと逆相のφ２（図示せず）
を印加することで、ＣＣＤレジスタ４に読み出された偶
数画素の電荷を順次転送し、出力ゲートＯＧからフロー
ティングディフュージョン部ＦＤを介して偶数画素の出
力信号Ｖout を得る（Ｓ２，Ｓ４，Ｓ６，…）。
【００３７】次いで、偶数画素の電荷の転送を行う間、
センサー列２に蓄積されていた奇数画素の電荷を読み出
すため、φＲＯＧ１を読み出しゲート３１に印加する。
これにより、センサー列２の奇数画素の電荷がＣＣＤレ
ジスタ３へ読み出されることになる。
センサー列２に蓄積されていた奇数画素の電荷を読み出
すため、φＲＯＧ１を読み出しゲート３１に印加する。
これにより、センサー列２の奇数画素の電荷がＣＣＤレ
ジスタ３へ読み出されることになる。
【００３８】そして、駆動電圧φ１およびこれと逆相の
φ２（図示せず）を印加することで、ＣＣＤレジスタ３
に読み出された奇数画素の電荷を順次転送し、出力ゲー
トＯＧからフローティングディフュージョン部ＦＤを介
して偶数画素の出力信号Ｖou t を得る（Ｓ１，Ｓ３
…）。
φ２（図示せず）を印加することで、ＣＣＤレジスタ３
に読み出された奇数画素の電荷を順次転送し、出力ゲー
トＯＧからフローティングディフュージョン部ＦＤを介
して偶数画素の出力信号Ｖou t を得る（Ｓ１，Ｓ３
…）。
【００３９】このように、偶数画素の電荷、奇数画素の
電荷をＣＣＤレジスタ３、４の列単位で転送するととも
に、ＣＣＤレジスタ３、４の最終段の電極に駆動電圧φ
１、φ２が各々同相で印加されることで、偶数画素およ
び奇数画素の全てにおいてφ１もしくはφ２のパルスに
対応したタイミングで出力信号を得ることができように
なる。つまり、偶数画素および奇数画素とも最終段にお
けるゲート容量を同じにできることから出力信号のＤＣ
レベルを一定にすることが可能となる。また、第２実施
形態では、ラインメモリを持たずに済むことから構成を
簡素化できるようになる。
電荷をＣＣＤレジスタ３、４の列単位で転送するととも
に、ＣＣＤレジスタ３、４の最終段の電極に駆動電圧φ
１、φ２が各々同相で印加されることで、偶数画素およ
び奇数画素の全てにおいてφ１もしくはφ２のパルスに
対応したタイミングで出力信号を得ることができように
なる。つまり、偶数画素および奇数画素とも最終段にお
けるゲート容量を同じにできることから出力信号のＤＣ
レベルを一定にすることが可能となる。また、第２実施
形態では、ラインメモリを持たずに済むことから構成を
簡素化できるようになる。
【００４０】次に、第３実施形態の説明を行う。図６は
第３実施形態における固体撮像装置の構成を説明する模
式図である。第３実施形態における固体撮像装置１の構
成は第２実施形態と同様であり、複数の画素が直線状に
並ぶセンサー列２と、このセンサー列２の両側に配置さ
れたＣＣＤレジスタ３、４と、各ＣＣＤレジスタ３、４
に対応した読み出しゲート３１、４１とを備えている。
第３実施形態における固体撮像装置の構成を説明する模
式図である。第３実施形態における固体撮像装置１の構
成は第２実施形態と同様であり、複数の画素が直線状に
並ぶセンサー列２と、このセンサー列２の両側に配置さ
れたＣＣＤレジスタ３、４と、各ＣＣＤレジスタ３、４
に対応した読み出しゲート３１、４１とを備えている。
【００４１】また、ＣＣＤレジスタ３、４の電荷の転送
方向において同一の出力ゲートＯＧに向かう導入部Ｌ、
出力ゲートＯＧの後段には設けられるフローティングデ
ィフュージョン部ＦＤ、リセットゲートＲＧ、リセット
ドレインＲＤおよび出力バッファＢも第２実施形態と同
様である。
方向において同一の出力ゲートＯＧに向かう導入部Ｌ、
出力ゲートＯＧの後段には設けられるフローティングデ
ィフュージョン部ＦＤ、リセットゲートＲＧ、リセット
ドレインＲＤおよび出力バッファＢも第２実施形態と同
様である。
【００４２】第３実施形態の固体撮像装置１では、第２
実施形態と同様、ＣＣＤレジスタ３、４によって、奇数
画素に対応した電荷と偶数画素に対応した電荷とを各Ｃ
ＣＤレジスタ３、４の列単位で転送する点で共通する
が、転送しない電荷をＣＣＤレジスタに一時蓄積してお
く点で相違する。
実施形態と同様、ＣＣＤレジスタ３、４によって、奇数
画素に対応した電荷と偶数画素に対応した電荷とを各Ｃ
ＣＤレジスタ３、４の列単位で転送する点で共通する
が、転送しない電荷をＣＣＤレジスタに一時蓄積してお
く点で相違する。
【００４３】なお、第３実施形態の固体撮像装置１にお
いても、第１実施形態および第２実施形態と同様に列単
位での電荷転送を行うことから、ＣＣＤレジスタ３、４
の最終段における電極構成は図２に示すものと同じ構成
となっている。すなわち、各ＣＣＤレジスタ３、４とも
に最終段で駆動電圧φ１、φ２が同相で印加され、出力
ゲートＯＧへの転送を行うことができるようになってい
る。
いても、第１実施形態および第２実施形態と同様に列単
位での電荷転送を行うことから、ＣＣＤレジスタ３、４
の最終段における電極構成は図２に示すものと同じ構成
となっている。すなわち、各ＣＣＤレジスタ３、４とも
に最終段で駆動電圧φ１、φ２が同相で印加され、出力
ゲートＯＧへの転送を行うことができるようになってい
る。
【００４４】次に、図７のタイミングチャートに基づい
て第３実施形態の固体撮像装置における電荷の転送方法
を説明する。なお、以下の説明でこの図に示されない符
号は図６を参照するものとする。
て第３実施形態の固体撮像装置における電荷の転送方法
を説明する。なお、以下の説明でこの図に示されない符
号は図６を参照するものとする。
【００４５】先ず、φＲＯＧが読み出しゲート３１、４
１に印加されることで、センサー列２の各画素における
電荷が読み出されることになる。すなわち、センサー列
の奇数画素における電荷は読み出しゲート３１を介して
ＣＣＤレジスタ３に読み出され、偶数画素における電荷
は読み出しゲート４１を介してＣＣＤレジスタ４に読み
出される。
１に印加されることで、センサー列２の各画素における
電荷が読み出されることになる。すなわち、センサー列
の奇数画素における電荷は読み出しゲート３１を介して
ＣＣＤレジスタ３に読み出され、偶数画素における電荷
は読み出しゲート４１を介してＣＣＤレジスタ４に読み
出される。
【００４６】次に、φ１Ｅｖｅｎおよびこれと逆相のφ
２Ｅｖｅｎ（図示せず）をＣＣＤレジスタ４に印加する
ことで、ＣＣＤレジスタ４に読み出された偶数画素の電
荷を順次転送し、出力ゲートＯＧからフローティングデ
ィフュージョン部ＦＤを介して偶数画素の出力信号Ｖ
out を得る（Ｓ２，Ｓ４，Ｓ６，…）。
２Ｅｖｅｎ（図示せず）をＣＣＤレジスタ４に印加する
ことで、ＣＣＤレジスタ４に読み出された偶数画素の電
荷を順次転送し、出力ゲートＯＧからフローティングデ
ィフュージョン部ＦＤを介して偶数画素の出力信号Ｖ
out を得る（Ｓ２，Ｓ４，Ｓ６，…）。
【００４７】なお、この偶数画素の電荷を転送する間、
奇数画素の電荷はＣＣＤレジスタ３で一時待機している
ことになる。
奇数画素の電荷はＣＣＤレジスタ３で一時待機している
ことになる。
【００４８】次いで、φ１Ｏｄｄおよびこれと逆相のφ
２Ｏｄｄ（図示せず）をＣＣＤレジスタ３に印加するこ
とで、ＣＣＤレジスタ３に読み出されて一時待機してい
た奇数画素の電荷を順次転送し、出力ゲートＯＧからフ
ローティングディフュージョン部ＦＤを介して奇数画素
の出力信号Ｖout を得る（Ｓ１，Ｓ３，…）。
２Ｏｄｄ（図示せず）をＣＣＤレジスタ３に印加するこ
とで、ＣＣＤレジスタ３に読み出されて一時待機してい
た奇数画素の電荷を順次転送し、出力ゲートＯＧからフ
ローティングディフュージョン部ＦＤを介して奇数画素
の出力信号Ｖout を得る（Ｓ１，Ｓ３，…）。
【００４９】このように、偶数画素の電荷、奇数画素の
電荷をＣＣＤレジスタ３、４の列単位で転送するととも
に、ＣＣＤレジスタ３、４の最終段の電極に駆動電圧φ
１、φ２が各々同相で印加されることで、偶数画素およ
び奇数画素の全てにおいてφ１もしくはφ２のパルスに
対応したタイミングで出力信号を得ることができるよう
になる。つまり、偶数画素および奇数画素とも最終段に
おけるゲート容量を同じにできることから出力信号のＤ
Ｃレベルを一定にすることが可能となる。また、第３実
施形態では、第２実施形態と同様、ラインメモリを持た
ずに済むことから構成を簡素化できるようになる。
電荷をＣＣＤレジスタ３、４の列単位で転送するととも
に、ＣＣＤレジスタ３、４の最終段の電極に駆動電圧φ
１、φ２が各々同相で印加されることで、偶数画素およ
び奇数画素の全てにおいてφ１もしくはφ２のパルスに
対応したタイミングで出力信号を得ることができるよう
になる。つまり、偶数画素および奇数画素とも最終段に
おけるゲート容量を同じにできることから出力信号のＤ
Ｃレベルを一定にすることが可能となる。また、第３実
施形態では、第２実施形態と同様、ラインメモリを持た
ずに済むことから構成を簡素化できるようになる。
【００５０】次に、第４実施形態の説明を行う。図８は
第４実施形態における固体撮像装置の構成を説明する模
式図である。第４実施形態における固体撮像装置１は、
センサー列２、ＣＣＤレジスタ３、４、読み出しゲート
３１、４１、ラインメモリ５および導入部Ｌを備えてい
る点で第１実施形態と同様であるが、導入部Ｌにおける
出力ゲートＯＧの手前に設けられた最終段の電極が、従
来と同様にＣＣＤレジスタ３、４で各々逆相の駆動電圧
が印加される構成となっている（図１２参照）。
第４実施形態における固体撮像装置の構成を説明する模
式図である。第４実施形態における固体撮像装置１は、
センサー列２、ＣＣＤレジスタ３、４、読み出しゲート
３１、４１、ラインメモリ５および導入部Ｌを備えてい
る点で第１実施形態と同様であるが、導入部Ｌにおける
出力ゲートＯＧの手前に設けられた最終段の電極が、従
来と同様にＣＣＤレジスタ３、４で各々逆相の駆動電圧
が印加される構成となっている（図１２参照）。
【００５１】すなわち、第４実施形態では、ＣＣＤレジ
スタ３、４の最終段の電極が従来と同様な構成であるも
のの、ＣＣＤレジスタ３、４に転送された奇数画素の電
荷および偶数画素の電荷をＣＣＤレジスタ３、４の列単
位で転送する点に特徴がある。
スタ３、４の最終段の電極が従来と同様な構成であるも
のの、ＣＣＤレジスタ３、４に転送された奇数画素の電
荷および偶数画素の電荷をＣＣＤレジスタ３、４の列単
位で転送する点に特徴がある。
【００５２】次に、図９のタイミングチャートに基づい
て第３実施形態の固体撮像装置における電荷の転送方法
を説明する。なお、以下の説明でこの図に示されない符
号は図８を参照するものとする。
て第３実施形態の固体撮像装置における電荷の転送方法
を説明する。なお、以下の説明でこの図に示されない符
号は図８を参照するものとする。
【００５３】先ず、φＲＯＧが読み出しゲート３１、４
１に印加されることで、センサー列２の各画素における
電荷が読み出されることになる。この際、奇数画素に対
応した電荷はＣＣＤレジスタ３の手前に配置されたライ
ンメモリ５まで読み出され、偶数画素に対応した電荷は
ＣＣＤレジスタ４まで読み出される。
１に印加されることで、センサー列２の各画素における
電荷が読み出されることになる。この際、奇数画素に対
応した電荷はＣＣＤレジスタ３の手前に配置されたライ
ンメモリ５まで読み出され、偶数画素に対応した電荷は
ＣＣＤレジスタ４まで読み出される。
【００５４】次に、駆動電圧φ１およびこれと逆相のφ
２（図示せず）を印加することで、ＣＣＤレジスタ４に
読み出された偶数画素の電荷を順次転送し、出力ゲート
ＯＧからフローティングディフュージョン部ＦＤを介し
て偶数画素の出力信号Ｖoutを得る（Ｓ２，Ｓ４，Ｓ
６，…）。
２（図示せず）を印加することで、ＣＣＤレジスタ４に
読み出された偶数画素の電荷を順次転送し、出力ゲート
ＯＧからフローティングディフュージョン部ＦＤを介し
て偶数画素の出力信号Ｖoutを得る（Ｓ２，Ｓ４，Ｓ
６，…）。
【００５５】そして、最終偶数画素の出力信号まで得ら
れた後、φＶをラインメモリ５に印加する。これによっ
て、ラインメモリ５に蓄積されていた奇数画素の電荷が
ＣＣＤレジスタ３まで転送されることになる。
れた後、φＶをラインメモリ５に印加する。これによっ
て、ラインメモリ５に蓄積されていた奇数画素の電荷が
ＣＣＤレジスタ３まで転送されることになる。
【００５６】次に、駆動電圧φ１およびこれと逆相のφ
２（図示せず）を印加することで、ＣＣＤレジスタ３に
読み出された奇数画素の電荷を順次転送し、出力ゲート
ＯＧからフローティングディフュージョン部ＦＤを介し
て奇数画素の出力信号Ｖoutを得る（Ｓ１，Ｓ３，
…）。
２（図示せず）を印加することで、ＣＣＤレジスタ３に
読み出された奇数画素の電荷を順次転送し、出力ゲート
ＯＧからフローティングディフュージョン部ＦＤを介し
て奇数画素の出力信号Ｖoutを得る（Ｓ１，Ｓ３，
…）。
【００５７】このように、偶数画素の電荷、奇数画素の
電荷をＣＣＤレジスタ３、４の列単位で転送すること
で、センサー列２の全ての画素の電荷に対応した出力信
号を得る。
電荷をＣＣＤレジスタ３、４の列単位で転送すること
で、センサー列２の全ての画素の電荷に対応した出力信
号を得る。
【００５８】また、第４実施形態においては、ＣＣＤレ
ジスタ３、４の最終段の電極に駆動電圧φ１、φ２が逆
相で印加されることになるが、ＣＣＤレジスタ３、４の
列単位で奇数画素および偶数画素を転送することから、
１画素毎にゲート容量の異なる電極を介して電荷が転送
されることはなく、このゲート容量の差によるＤＣレベ
ルの変動も１画素毎に繰り返されることもない。つま
り、奇数画素および偶数画素でＤＣレベルの差はあるも
のの、１画素毎にこのＤＣレベルの差が繰り返されるこ
とはないため、出力回路の周波数特性を悪化させずに済
むようになる。
ジスタ３、４の最終段の電極に駆動電圧φ１、φ２が逆
相で印加されることになるが、ＣＣＤレジスタ３、４の
列単位で奇数画素および偶数画素を転送することから、
１画素毎にゲート容量の異なる電極を介して電荷が転送
されることはなく、このゲート容量の差によるＤＣレベ
ルの変動も１画素毎に繰り返されることもない。つま
り、奇数画素および偶数画素でＤＣレベルの差はあるも
のの、１画素毎にこのＤＣレベルの差が繰り返されるこ
とはないため、出力回路の周波数特性を悪化させずに済
むようになる。
【００５９】なお、上記説明したいずれの実施形態も、
偶数画素の電荷を転送した後、奇数画素の電荷を転送す
る例を説明したが、反対に奇数画素の電荷を転送した
後、偶数画素の電荷を転送するようにしても同様であ
る。
偶数画素の電荷を転送した後、奇数画素の電荷を転送す
る例を説明したが、反対に奇数画素の電荷を転送した
後、偶数画素の電荷を転送するようにしても同様であ
る。
【００６０】また、上記の各実施形態では、１本のセン
サー列２における奇数画素の電荷をＣＣＤレジスタ３で
転送し、偶数画素の電荷をＣＣＤレジスタ４で転送する
例を示したが、本発明はこれ以外にも例えば２本以上の
センサー列を持ち、複数のＣＣＤレジスタで電荷を転送
するものであっても適用可能である。
サー列２における奇数画素の電荷をＣＣＤレジスタ３で
転送し、偶数画素の電荷をＣＣＤレジスタ４で転送する
例を示したが、本発明はこれ以外にも例えば２本以上の
センサー列を持ち、複数のＣＣＤレジスタで電荷を転送
するものであっても適用可能である。
【００６１】以下に、２本のセンサー列を備え、２本の
ＣＣＤレジスタで２本のセンサー列の各々の電荷を転送
する固体撮像装置の例を第５実施形態として説明する。
ＣＣＤレジスタで２本のセンサー列の各々の電荷を転送
する固体撮像装置の例を第５実施形態として説明する。
【００６２】すなわち、図１０の模式図に示すように、
第５実施形態における固体撮像装置１は、Ｂ（青）とＲ
（赤）に対応した複数の画素が交互に一列で並ぶセンサ
ー列２１と、Ｇ（緑）に対応した複数の画素が一列に並
ぶセンサー列２２と、センサー列２１の各画素における
電荷を転送するＣＣＤレジスタ３と、センサー列２２の
各画素における電荷を転送するＣＣＤレジスタ４とを備
えた構成となっている。
第５実施形態における固体撮像装置１は、Ｂ（青）とＲ
（赤）に対応した複数の画素が交互に一列で並ぶセンサ
ー列２１と、Ｇ（緑）に対応した複数の画素が一列に並
ぶセンサー列２２と、センサー列２１の各画素における
電荷を転送するＣＣＤレジスタ３と、センサー列２２の
各画素における電荷を転送するＣＣＤレジスタ４とを備
えた構成となっている。
【００６３】また、ＣＣＤレジスタ３に対応した読み出
しゲート３１およびＣＣＤレジスタ４に対応した読み出
しゲート４１と、ＣＣＤレジスタ３とセンサー列２１と
の間に配置されるラインメモリ５とを備えている。
しゲート３１およびＣＣＤレジスタ４に対応した読み出
しゲート４１と、ＣＣＤレジスタ３とセンサー列２１と
の間に配置されるラインメモリ５とを備えている。
【００６４】なお、第５実施形態の固体撮像装置１にお
いても、第１実施形態と同様に列単位での電荷転送を行
うことから、ＣＣＤレジスタ３、４の最終段における電
極構成は図２に示すものと同じ構成となっている。すな
わち、各ＣＣＤレジスタ３、４ともに最終段で駆動電圧
φ１、φ２が同相で印加され、出力ゲートＯＧへの転送
を行うことができるようになっている。
いても、第１実施形態と同様に列単位での電荷転送を行
うことから、ＣＣＤレジスタ３、４の最終段における電
極構成は図２に示すものと同じ構成となっている。すな
わち、各ＣＣＤレジスタ３、４ともに最終段で駆動電圧
φ１、φ２が同相で印加され、出力ゲートＯＧへの転送
を行うことができるようになっている。
【００６５】ＣＣＤレジスタ３、４から電荷転送方向後
段の構成は第１実施形態と同様であり、導入部Ｌ、出力
ゲートＯＧ、フローティングディフュージョン部ＦＤ、
リセットゲートＲＧ、リセットドレインＲＤ、出力バッ
ファＢが設けられている。
段の構成は第１実施形態と同様であり、導入部Ｌ、出力
ゲートＯＧ、フローティングディフュージョン部ＦＤ、
リセットゲートＲＧ、リセットドレインＲＤ、出力バッ
ファＢが設けられている。
【００６６】電荷の転送タイミングは第１実施形態と同
様であるが、ＣＣＤレジスタ３ではセンサー列２１にお
けるＢ、Ｒの各画素の電荷を転送し、ＣＣＤレジスタ４
ではセンサー列２２におけるＧの各画素の電荷を転送す
ることになる。
様であるが、ＣＣＤレジスタ３ではセンサー列２１にお
けるＢ、Ｒの各画素の電荷を転送し、ＣＣＤレジスタ４
ではセンサー列２２におけるＧの各画素の電荷を転送す
ることになる。
【００６７】すなわち、図３に示すタイミングチャート
のφＲＯＧが読み出しゲート３１、４１に印加されるこ
とで、センサー列２１、２２の各画素における電荷が読
み出されることになる。この際、センサー列２１のＢ、
Ｒの各画素に対応した電荷はＣＣＤレジスタ３の手前に
配置されたラインメモリ５まで読み出され、センサー列
２２のＧの各画素に対応した電荷はＣＣＤレジスタ４ま
で読み出される。
のφＲＯＧが読み出しゲート３１、４１に印加されるこ
とで、センサー列２１、２２の各画素における電荷が読
み出されることになる。この際、センサー列２１のＢ、
Ｒの各画素に対応した電荷はＣＣＤレジスタ３の手前に
配置されたラインメモリ５まで読み出され、センサー列
２２のＧの各画素に対応した電荷はＣＣＤレジスタ４ま
で読み出される。
【００６８】次に、駆動電圧φ１およびこれと逆相のφ
２（図示せず）を印加することで、ＣＣＤレジスタ４に
読み出されたＧの各画素に対応した電荷を順次転送し、
出力ゲートＯＧからフローティングディフュージョン部
ＦＤを介してＧの画素の出力信号Ｖout を得る。
２（図示せず）を印加することで、ＣＣＤレジスタ４に
読み出されたＧの各画素に対応した電荷を順次転送し、
出力ゲートＯＧからフローティングディフュージョン部
ＦＤを介してＧの画素の出力信号Ｖout を得る。
【００６９】そして、最終Ｇ画素の出力信号まで得られ
た後、φＶをラインメモリ５に印加する。これによっ
て、ラインメモリ５に蓄積されていたＢ、Ｒの各画素の
電荷がＣＣＤレジスタ３まで転送されることになる。
た後、φＶをラインメモリ５に印加する。これによっ
て、ラインメモリ５に蓄積されていたＢ、Ｒの各画素の
電荷がＣＣＤレジスタ３まで転送されることになる。
【００７０】次に、駆動電圧φ１およびこれと逆相のφ
２（図示せず）を印加することで、ＣＣＤレジスタ３に
読み出されたＢ、Ｒの各画素の電荷を順次転送し、出力
ゲートＯＧからフローティングディフュージョン部ＦＤ
を介してＢ、Ｒの画素の出力信号Ｖout を得る。
２（図示せず）を印加することで、ＣＣＤレジスタ３に
読み出されたＢ、Ｒの各画素の電荷を順次転送し、出力
ゲートＯＧからフローティングディフュージョン部ＦＤ
を介してＢ、Ｒの画素の出力信号Ｖout を得る。
【００７１】このように、センサー列が複数ある場合で
も、各々ＣＣＤレジスタの列単位で電荷転送を行うとと
もに、ＣＣＤレジスタ３、４の最終段の電極に駆動電圧
φ１、φ２が同相で印加されることで、Ｇ、Ｂ、Ｒの各
画素においてφ１もしくはφ２のパルスに対応したタイ
ミングで出力信号を得ることができるようになる。つま
り、ＣＣＤレジスタ３、４の最終段におけるゲート容量
を同じにできることからＧ、Ｂ、Ｒ各画素の出力信号の
ＤＣレベルを一定にすることが可能となる。
も、各々ＣＣＤレジスタの列単位で電荷転送を行うとと
もに、ＣＣＤレジスタ３、４の最終段の電極に駆動電圧
φ１、φ２が同相で印加されることで、Ｇ、Ｂ、Ｒの各
画素においてφ１もしくはφ２のパルスに対応したタイ
ミングで出力信号を得ることができるようになる。つま
り、ＣＣＤレジスタ３、４の最終段におけるゲート容量
を同じにできることからＧ、Ｂ、Ｒ各画素の出力信号の
ＤＣレベルを一定にすることが可能となる。
【００７２】
【発明の効果】以上説明したように、本発明の固体撮像
装置およびその駆動方法によれば次のような効果があ
る。すなわち、本発明によれば、複数の電荷転送列で各
々転送してきた電荷を最終段転送電極に印加される同相
の駆動電圧によって出力ゲートへ転送できるため、出力
信号におけるＤＣレベル差を無くすことが可能となる。
これによって、出力回路での信号補正が不要となり、回
路構成を簡素化できるようになる。
装置およびその駆動方法によれば次のような効果があ
る。すなわち、本発明によれば、複数の電荷転送列で各
々転送してきた電荷を最終段転送電極に印加される同相
の駆動電圧によって出力ゲートへ転送できるため、出力
信号におけるＤＣレベル差を無くすことが可能となる。
これによって、出力回路での信号補正が不要となり、回
路構成を簡素化できるようになる。
【００７３】また、電荷転送列単位で電荷を転送するこ
とによって、１画素毎のＤＣレベル変化が無くなり、高
速駆動を行った場合でもＭＴＦ（解像度）の低下を抑制
することが可能となる。
とによって、１画素毎のＤＣレベル変化が無くなり、高
速駆動を行った場合でもＭＴＦ（解像度）の低下を抑制
することが可能となる。
【図面の簡単な説明】
【図１】第１実施形態の構成を説明する模式図である。
【図２】最終段の構成を説明する模式図である。
【図３】第１実施形態の固体撮像装置におけるタイミン
グチャートである。
グチャートである。
【図４】第２実施形態の構成を説明する模式図である。
【図５】第２実施形態の固体撮像装置におけるタイミン
グチャートである。
グチャートである。
【図６】第３実施形態の構成を説明する模式図である。
【図７】第３実施形態の固体撮像装置におけるタイミン
グチャートである。
グチャートである。
【図８】第４実施形態の構成を説明する模式図である。
【図９】第４実施形態の固体撮像装置におけるタイミン
グチャートである。
グチャートである。
【図１０】第５実施形態の構成を説明する模式図であ
る。
る。
【図１１】従来の固体撮像装置の構成を説明する模式図
である。
である。
【図１２】従来の固体撮像装置における最終段の構成を
説明する模式図である。
説明する模式図である。
【図１３】従来のＣＣＤ出力波形図である。
【図１４】固体撮像装置の特性図である。
１…固体撮像装置、２…センサー列、３…ＣＣＤレジス
タ、４…ＣＣＤレジスタ、５…ラインメモリ、Ｌ…導入
部
タ、４…ＣＣＤレジスタ、５…ラインメモリ、Ｌ…導入
部
Claims (5)
- 【請求項１】 少なくとも１本の画素列から成る電荷取
り込み手段と、 前記電荷取り込み手段に対して複数の電荷転送列を備え
ているとともにその各電荷転送列が電荷の転送方向にお
いて同一の出力ゲートへ向かう導入部を備えている電荷
転送手段と、 前記電荷転送手段の導入部上における前記出力ゲートの
手前に設けられ、前記電荷転送手段における複数の電荷
転送列で各々転送してきた電荷に各々同相となる駆動電
圧を与えて前記出力ゲートへ転送する最終段転送電極と
を備えていることを特徴とする固体撮像装置。 - 【請求項２】 前記電荷取り込み手段と前記電荷転送手
段における電荷転送列との間に前記電荷取り込み手段か
ら読み出した電荷を一時蓄積するラインメモリが設けら
れていることを特徴とする請求項１記載の固体撮像装
置。 - 【請求項３】 少なくとも１本の画素列から成る電荷取
り込み手段で電荷を取り込む工程と、 前記電荷取り込み手段で取り込んだ電荷を複数の電荷転
送列へ読み出し、電荷転送列単位でその電荷を転送して
同一の出力ゲートを介して出力する工程とを備えている
ことを特徴とする固体撮像装置の駆動方法。 - 【請求項４】 前記電荷を複数の電荷転送列へ読み出す
にあたり、所定の電荷転送列に対しては一旦ラインメモ
リに蓄積してから読み出しを行うことを特徴とする請求
項３記載の固体撮像装置の駆動方法。 - 【請求項５】 前記電荷取り込み手段で取り込んだ電荷
を複数の電荷転送列へ読み出すにあたり、電荷転送列単
位で読み出しタイミングをずらすことを特徴とする請求
項３記載の固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9327485A JPH11164087A (ja) | 1997-11-28 | 1997-11-28 | 固体撮像装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9327485A JPH11164087A (ja) | 1997-11-28 | 1997-11-28 | 固体撮像装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11164087A true JPH11164087A (ja) | 1999-06-18 |
Family
ID=18199689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9327485A Withdrawn JPH11164087A (ja) | 1997-11-28 | 1997-11-28 | 固体撮像装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11164087A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000076200A1 (fr) * | 1999-06-09 | 2000-12-14 | Sony Corporation | Appareil de formation d'images a semi-conducteurs, methode de commande de celui-ci et peripherique d'entree d'image |
| US7196303B2 (en) | 2002-11-29 | 2007-03-27 | Nec Electronics Corporation | CCD image sensor |
| US7414276B2 (en) | 2003-07-31 | 2008-08-19 | Kabushiki Kaisha Toshiba | Solid-state image pickup device and charge transfer device |
| JP2010004577A (ja) * | 1999-06-09 | 2010-01-07 | Sony Corp | 固体撮像装置およびその駆動方法並びに画像入力装置 |
-
1997
- 1997-11-28 JP JP9327485A patent/JPH11164087A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000076200A1 (fr) * | 1999-06-09 | 2000-12-14 | Sony Corporation | Appareil de formation d'images a semi-conducteurs, methode de commande de celui-ci et peripherique d'entree d'image |
| US6744539B1 (en) | 1999-06-09 | 2004-06-01 | Sony Corporation | Solid-state image pick-up apparatus, driving method therefor, and image input apparatus |
| JP2010004577A (ja) * | 1999-06-09 | 2010-01-07 | Sony Corp | 固体撮像装置およびその駆動方法並びに画像入力装置 |
| US7196303B2 (en) | 2002-11-29 | 2007-03-27 | Nec Electronics Corporation | CCD image sensor |
| US7414276B2 (en) | 2003-07-31 | 2008-08-19 | Kabushiki Kaisha Toshiba | Solid-state image pickup device and charge transfer device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4508891B2 (ja) | 光電変換装置、マルチチップ型イメージセンサ、密着型イメージセンサおよび画像読取装置 | |
| JP2007336519A (ja) | 固体撮像装置 | |
| US7289150B2 (en) | Solid-state image apparatus including a plurality of horizontal transfer registers for transferring image signals from an imaging area | |
| JPH05283670A (ja) | 固体撮像素子及び固体撮像素子の電荷読出し方法 | |
| EP0866502A2 (en) | Architecture for a CCD-imager with multiple readout registers | |
| JP2005210725A (ja) | 解像度を変えることができかつ高速出力が可能な画像センサアレイを有する撮像装置 | |
| US6002497A (en) | Three-line linear sensor | |
| JP3637707B2 (ja) | 固体撮像素子及びその駆動方法 | |
| US4661854A (en) | Transfer smear reduction for charge sweep device imagers | |
| JPH11164087A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JP2010081286A (ja) | 撮影装置 | |
| JP3964567B2 (ja) | 固体撮像装置 | |
| JPH0766381A (ja) | 固体撮像素子及びその駆動方法 | |
| JP3155877B2 (ja) | 固体撮像装置及びその電荷転送方法 | |
| JP3904427B2 (ja) | 光センサ・アレイ | |
| JP4181871B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2964354B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP3481822B2 (ja) | 固体撮像装置およびカラーリニアイメージセンサ | |
| JPH09205520A (ja) | ３ラインリニアセンサ | |
| JP2007312047A (ja) | 固体撮像装置 | |
| JP2001094740A (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
| EP1102467A1 (en) | Solid-state imaging device, method for driving the same, and image input device | |
| EP0776123A2 (en) | Three-line linear sensor | |
| JP2900382B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060410 |