JPH09205520A - ３ラインリニアセンサ - Google Patents

Abstract

(57)【要約】 【課題】 全ラインに電子シャッタ構造が付加されてい
たため、ライン間隔を狭めることができなかった。 【解決手段】 ３ラインのカラーリニアセンサにおい
て、電子シャッタ構造を持たないＲ対応の第１のカラー
リニアセンサ１０と、電子シャッタ構造２８，３８を持
って互いに線対称に配置されたＧ，Ｂ対応の第２，第３
のカラーリニアセンサ２０，３０とを組み合わせ、第１
のカラーリニアセンサ１０が電子シャッタ構造を持たな
い分だけ第１，第２のカラーリニアセンサ１０，２０相
互間のライン間隔Ｄ１を狭めるとともに、線対称配置に
よって第２，第３のカラーリニアセンサ２０，３０相互
間のライン間隔Ｄ２も狭くかつ上記ライン間隔Ｄ１とほ
ぼ等しく設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、３ラインリニアセ
ンサに関し、特に電子シャッタ付３ラインリニアセンサ
に関する。

【０００２】

【従来の技術】３ラインリニアセンサ、例えばＲ
（赤），Ｇ（緑），Ｂ（青）の３ラインカラーリニアセ
ンサは、Ｒ，Ｂの各画素を点順次に配列したラインおよ
びＧのみのラインからなる２ラインカラーリニアセンサ
に比べて高解像度の色情報を得ることができるため、デ
ジタル複写機やスキャナーなどに多用されている。しか
しながら、３ラインカラーリニアセンサでは、Ｒ，Ｇ，
Ｂの各センサ列（画素列）が空間的に離れて設けられて
いるため、各センサ列から同時に出力される信号は空間
的に離れた情報となる。

【０００３】そのため、外部に位置補正用メモリを設
け、空間的に離れた情報の位置補正を行っている。この
位置補正用メモリにおいては、センサ列相互のセンサ中
心間の距離（以下、ライン間隔と称する）が長くなる程
補正量が多くなるため、メモリ容量を多く必要とする。
したがって、メモリ容量を削減し、システムの低コスト
化を図るためには、ライン間隔を狭く設定すれば良い。

【０００４】

【発明が解決しようとする課題】ところで、センサ列の
各光電変換部における信号電荷の蓄積時間を制御する電
子シャッタ構造を各ラインごとに有する３ラインカラー
リニアセンサがある。すなわち、この電子シャッタ付３
ラインカラーリニアセンサにおいては、図５に示すよう
に、センサ列１１２，１２２，１３２の各光電変換部１
１１，１２１，１３１から信号電荷を読み出すリードア
ウトゲート１１３，１２３，１３３およびこの読み出し
た信号電荷を転送するＣＣＤアナログシフトレジスタ１
１４，１２４，１３４を各ラインが有することに加え、
シャッタゲート１１５，１２５，１３５およびシャッタ
ドレイン１１６，１２６，１３６からなる電子シャッタ
構造１１７，１２７，１３７が全ラインに付加された構
成となっている。

【０００５】この電子シャッタ付３ラインカラーリニア
センサでは、電子シャッタ構造１１７，１２７，１３７
が付加された分だけライン間隔ｄが拡がるため、外部に
設ける位置補正用メモリとして大容量のものを使用せざ
るを得ず、システムの高コスト化を招く一因となる。し
たがって、特に電子シャッタ付３ラインカラーリニアセ
ンサにあっては、メモリ容量を削減し、システムの低コ
スト化を図る上でライン間隔ｄを狭めることが重要なポ
イントとなってくる。

【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、電子シャッタ構造を
搭載させながらライン間隔を狭めることを可能とした３
ラインリニアセンサを提供することにある。

【０００７】

【課題を解決するための手段】本発明による３ラインリ
ニアセンサは、画素列と、この画素列の一方側に配され
た読み出しゲートおよび電荷転送レジスタを有する第１
のリニアセンサと、画素列と、この画素列の一方側に配
された読み出しゲートおよび電荷転送レジスタと、画素
列の他方側に配された電子シャッタ構造とを有し、電荷
転送レジスタを第１のリニアセンサ側にして第１のリニ
アセンサとの間に所定のライン間隔を持って配置された
第２のリニアセンサと、この第２のリニアセンサと同様
の構造からなり、かつ第２のリニアセンサに対して第１
のリニアセンサと反対側に上記所定のライン間隔と略等
しいライン間隔を持って線対称に配置された第３のリニ
アセンサとを備えた構成となっている。

【０００８】上記構成の３ラインリニアセンサにおい
て、第１のリニアセンサは電子シャッタ構造を持たない
ことから、その分だけ第２のリニアセンサとの間のライ
ン間隔を狭めた状態での配置が可能となる。一方、第３
のリニアセンサは、第２のリニアセンサに対して線対称
に配置されることで、第２のリニアセンサとの間には読
み出しゲートおよび電荷転送レジスタが介在しないこと
から、この空間的スペースに第２，第３のリニアセンサ
の各電子シャッタ構造を余裕を持って構成できるととも
に、第２のリニアセンサとの間のライン間隔を自由に設
定可能となる。ここでは、第２，第３のリニアセンサ相
互間のライン間隔を、第１，第２のリニアセンサ相互間
のライン間隔とほぼ等しくなるように設定される。

【０００９】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ詳細に説明する。図１は、例えば３ラ
インカラーリニアセンサに適用された本発明の一実施形
態を示す構成図である。

【００１０】図１において、Ｒ（赤），Ｇ（緑），Ｂ
（青）に対応して第１，第２，第３のカラーリニアセン
サ１０，２０，３０が設けられている。Ｒ対応の第１の
カラーリニアセンサ１０は、光電変換部（画素）１１が
直線状に多数配列されてなる画素列（以下、センサ列と
称する）１２を有し、その一方側には各光電変換部１１
で光電変換された信号電荷を読み出すための読み出しゲ
ート（以下、リードアウトゲートと称する）１３および
その読み出した信号電荷を転送する電荷転送レジスタ
（以下、ＣＣＤアナログシフトレジスタと称する）１４
が設けられた構成となっている。

【００１１】センサ列１２は、例えば２０４８画素（Ｓ
１〜Ｓ２０４８）分の有効画素部１２ａと、その前後の
複数画素分の無効画素部１２ｂ，１２ｃとから構成さ
れ、受光面上にはＲ対応のカラーフィルタ（図示せず）
が配されている。無効画素部１２ｂ，１２ｃは、各光電
変換部１１の受光面側が遮光されたいわゆるオプティカ
ルブラック（ＯＰＢ）部である。ＣＣＤアナログシフト
レジスタ１４の転送先側の端部には、例えばフローティ
ング・ディフュージョン・アンプ構成の電荷電圧変換部
１５が設けられている。

【００１２】かかる構成の第１のカラーリニアセンサ１
０において、リードアウトゲートパルスφＲＯＧがリー
ドアウトゲート１３のゲート電極（図示せず）に印加さ
れることにより、このゲート電極の下のポテンシャルが
深くなるため、センサ列１２の各光電変換部１１の信号
電荷は、このリードアウトゲート１３を介してＣＣＤア
ナログシフトレジスタ１４に読み出される。そして、こ
の読み出された信号電荷はＣＣＤアナログシフトレジス
タ１４で順に転送され、さらに電荷電圧変換部１８にお
いて信号電圧に変換されてＲ用信号出力ＯＵＴ‐Ｒとな
る。

【００１３】次に、Ｇ対応の第２のカラーリニアセンサ
２０の構成について説明する。この第２のカラーリニア
センサ２０は、第１のカラーリニアセンサ１０の場合と
同様に、光電変換部２１が直線状に配列されてなるセン
サ列２２と、その一方側に配置されたリードアウトゲー
ト２３およびＣＣＤアナログシフトレジスタ２４とを有
し、受光面上にはＧ対応のカラーフィルタ（図示せず）
が配されている。これに加え、第２のカラーリニアセン
サ２０では、シャッタゲート２６およびシャッタドレイ
ン２７からなるいわゆる横型の電子シャッタ構造２８が
センサ列２２の他方側に配置された構成となっている。

【００１４】そして、この第２のカラーリニアセンサ２
０は、ＣＣＤアナログシフトレジスタ２４を第１のカラ
ーリニアセンサ１０側にしてこの第１のカラーリニアセ
ンサ１０との間に所定のライン間隔Ｄ１を持って平行に
配置されている。ここに、ライン間隔とは、２本のカラ
ーリニアセンサ１０，２０の各センサ列１２，２２相互
のセンサ中心間の距離を言うものとする。

【００１５】かかる構成の第２のカラーリニアセンサ２
０において、リードアウトゲートパルスφＲＯＧがリー
ドアウトゲート２３のゲート電極（図示せず）に印加さ
れることにより、このゲート電極の下のポテンシャルが
深くなるため、センサ列２２の各光電変換部２１の信号
電荷は、このリードアウトゲート２３を介してＣＣＤア
ナログシフトレジスタ２４に読み出され、さらにこのＣ
ＣＤアナログシフトレジスタ２４で順に転送されかつ電
荷電圧変換部２５で信号電圧に変換されてＧ用信号出力
ＯＵＴ‐Ｇとなる。

【００１６】また、電子シャッタ構造２８においては、
Ｇ用シャッタパルスφＳＨＵＴ‐Ｇがシャッタゲート２
６のゲート電極（図示せず）に印加されることにより、
このゲート電極の下のポテンシャルが深くなるため、セ
ンサ列２２の各光電変換部２１に蓄積された信号電荷が
シャッタゲート２６を介してシャッタドレイン２７に掃
き捨てられる。これにより、信号電荷の蓄積時間を制御
するシャッタ動作が行われる。

【００１７】次に、Ｂ対応の第３のカラーリニアセンサ
３０について説明する。この第３のカラーリニアセンサ
３０は、第２のカラーリニアセンサ２０の場合と同様
に、光電変換部３１が直線状に配列されてなるセンサ列
３２と、その一方側に配置されたリードアウトゲート３
３およびＣＣＤアナログシフトレジスタ３４と、その他
方側に配置されたシャッタゲート３６およびシャッタド
レイン３７からなる電子シャッタ構造３８とを有し、受
光面上にＢ対応のカラーフィルタ（図示せず）が配され
た構成となっている。そして、第２のカラーリニアセン
サ２０に対して第１のカラーリニアセンサ１０と反対側
に上記ライン間隔Ｄ１と略等しいライン間隔Ｄ２を持っ
て線対称に配置されている。

【００１８】かかる構成の第３のカラーリニアセンサ３
０において、リードアウトゲートパルスφＲＯＧがリー
ドアウトゲート３３のゲート電極（図示せず）に印加さ
れることにより、このゲート電極の下のポテンシャルが
深くなるため、センサ列３２の各光電変換部３１の信号
電荷は、このリードアウトゲート３３を介してＣＣＤア
ナログシフトレジスタ３４に読み出され、さらにこのＣ
ＣＤアナログシフトレジスタ３４で順に転送されかつ電
荷電圧変換部３５で信号電圧に変換されてＢ用信号出力
ＯＵＴ‐Ｇとなる。

【００１９】また、電子シャッタ構造３８においては、
Ｂ用シャッタパルスφＳＨＵＴ‐Ｇがシャッタゲート３
６のゲート電極（図示せず）に印加されることにより、
このゲート電極の下のポテンシャルが深くなるため、セ
ンサ列３２の各光電変換部２１に蓄積された信号電荷が
シャッタゲート３６を介してシャッタドレイン３７に掃
き捨てられる。これにより、信号電荷の蓄積時間を制御
するシャッタ動作が行われる。

【００２０】ところで、Ｒ，Ｇ，Ｂの３ラインカラーリ
ニアセンサにおいて、例えば、Ｒ，Ｇ，Ｂの各感度が５
Ｖ／（ｌｘ・ｓ），１０Ｖ／（ｌｘ・ｓ），１５Ｖ／
（ｌｘ・ｓ）であると仮定した場合、Ｒ，Ｇ，Ｂの各蓄
積時間が同じであるとすると、Ｒ，Ｇ，Ｂの出力電圧比
は１：２：３となる。しかし、Ｒ，Ｇ，Ｂの各蓄積時間
を各色ごとに変えることによって出力電圧をほぼ一定に
設定できる。この場合、最も感度が低い色の蓄積時間を
基準にし、これに対して感度が高い２色分の蓄積時間を
調整することで、各色の出力電圧をほぼ一定にできる。

【００２１】このことから、上記構成の本実施形態に係
る３ラインカラーリニアセンサにおいては、Ｒ，Ｇ，Ｂ
のうち、最も感度が低いＲ対応のカラーリニアセンサ１
０については電子シャッタ構造を省略し、Ｒ対応のカラ
ーリニアセンサ１０よりも感度が高いＧ，Ｂ対応の各カ
ラーリニアセンサ２０，３０に対してのみ電子シャッタ
構造２８，３８を付加した構造を採っている。

【００２２】これによれば、各ライン全てに電子シャッ
タ構造を付加していた従来構造（図５を参照）に比べ
て、Ｒ対応のカラーリニアセンサ１０とＧ対応のカラー
リニアセンサ２０との間のライン間隔Ｄ１を、電子シャ
ッタ構造を省略できた分だけ狭く設定できる。その結
果、空間的に離れた３ラインの各情報の位置補正を行う
ために外部に設けられる位置補正用メモリ（図示せず）
のメモリ容量を削減できることになる。本願発明者によ
れば、ライン間隔Ｄ１を従来構造のものに比してほぼ半
減できる実装結果が得られており、その結果メモリ容量
も半減できることになる。

【００２３】また、Ｇ，Ｂ対応のカラーリニアセンサ２
０，３０の電子シャッタ構造２８，３８に対しては、図
２のタイミングチャートに示すタイミングで、シャッタ
パルスφＳＨＵＴ‐Ｇ，φＳＨＵＴ‐Ｂを印加するよう
にする。これにより、最も感度が低いＲ対応のカラーリ
ニアセンサ１０の蓄積時間が最も長いのに対し、Ｒ対応
のカラーリニアセンサ１０よりも感度が高いＧ対応のカ
ラーリニアセンサ２０の蓄積時間がＲのそれよりも短
く、最も感度が高いＢ対応のカラーリニアセンサ３０の
蓄積時間が一番短くなる。

【００２４】このようにして、Ｒ対応のカラーリニアセ
ンサ１０に対して感度が高いＧ，Ｂ対応の各カラーリニ
アセンサ２０，３０の蓄積時間を調整することで、各色
の出力電圧をほぼ一定にできる。これにより、３ライン
カラーリニアセンサで白を撮影した際の３ラインの各出
力電圧がほぼ同レベルとなり、いわゆるホワイトバラン
スがとられる。すなわち、電子シャッタ構造２８，３８
によってＧ，Ｂ対応のカラーリニアセンサ２０，３０の
各蓄積時間を、各色の出力電圧がほぼ一定となるように
調整し、ホワイトバランスをとることで、画質を向上で
きる。

【００２５】一方、Ｂ対応の第３のカラーリニアセンサ
３０を配置するに当たっては、当該カラーリニアセンサ
３０をそのまま第２のカラーリニアセンサ２０と平行に
配置したのでは、図５の従来構造から明らかなように、
両カラーリニアセンサ２０，３０間に電子シャッタ構造
が介在することになることから、そのライン間隔Ｄ２を
第１，第２のカラーリニアセンサ１０，２０相互間のラ
イン間隔Ｄ１まで狭めることはできず、３ライン相互間
のライン間隔Ｄ１，Ｄ２が不均等なものとなってしま
う。

【００２６】このように、３ライン相互間のライン間隔
Ｄ１，Ｄ２が不均等であると、３ラインカラーリニアセ
ンサを例えばカラー複写機に使用した場合において、縮
小や拡大などの特殊再生を行う際に、色ずれが生じるな
どの不具合が発生するため好ましくない。

【００２７】一例として、Ｒ対応のカラーリニアセンサ
１０とＧ対応のカラーリニアセンサ２０との間のライン
間隔Ｄ１を４ライン相当、Ｇ対応のカラーリニアセンサ
２０とＢ対応のカラーリニアセンサ３０との間のライン
間隔Ｄ２を５ライン相当と仮定し、５０％縮小を行う場
合を考えると、縮小時の解像度が最大解像度の１／２に
なることから、位置補正用メモリにおいて、Ｒのライン
データに対してＧのデータとしては２ライン後のデータ
が対応し、Ｂのデータとしてはさらに２．５ライン後の
データが対応する。

【００２８】この場合、Ｇのデータについては２ライン
後のデータをそのまま用いれば良いので問題はないが、
Ｂのデータについては２．５ライン後のデータというの
は存在しないことから、２ライン後のデータと３ライン
後のデータとを用いて例えばその平均をとって２．５ラ
イン後のデータを生成する処理を行わざるを得なく、こ
の処理に起因して色ずれが生じるのである。縮小率・拡
大率が３３％など半端な数値になれば、色ずれの問題も
さらに顕著に現れる。以上の理由から、３ライン相互間
のライン間隔Ｄ１，Ｄ２は、均等であることが望まし
い。

【００２９】そこで、本実施形態に係る３ラインカラー
リニアセンサにおいては、Ｂ対応の第３のカラーリニア
センサ３０をＧ対応の第２のカラーリニアセンサ２０に
対して線対称に配置した構造を採っている。これによ
り、第３のカラーリニアセンサ３０と第２のカラーリニ
アセンサ２０との間には幅の広いＣＣＤアナログシフト
レジスタ３４が介在しないため、第２，第３のカラーリ
ニアセンサ２０，３０相互間のライン間隔Ｄ２を狭める
ことができ、しかも第１，第２のカラーリニアセンサ１
０，２０相互間のライン間隔Ｄ１とほぼ等しく設定でき
る。

【００３０】すなわち、この第２，第３のカラーリニア
センサ２０，３０相互間のライン間隔Ｄ２についても、
従来構造（図５を参照）に比べて狭くできることにな
る。しかも、第３のカラーリニアセンサ３０と第２のカ
ラーリニアセンサ２０との間にはスペース的な余裕を十
分に確保することができるため、第２，第３のカラーリ
ニアセンサ２０，３０の各電子シャッター構造２８，３
８を構成するに当たっては、余裕をもって構成すること
ができる。

【００３１】なお、上記実施形態においては、第２，第
３のカラーリニアセンサ２０，３０の両方に電子シャッ
タ構造２８，３８を設ける構成としたが、必ずしも両方
に設ける必要はなく、図３に示す如く第２のカラーリニ
アセンサ２０にのみ電子シャッタ構造２８を設けたり、
図４に示す如く第３のカラーリニアセンサ３０にのみ電
子シャッタ構造３８を設けたりすることも可能である。

【００３２】また、上記実施形態においては、カラーの
３ラインリニアセンサに適用した場合について説明した
が、これに限定されるものではなく、本発明は、プリズ
ムでＲ，Ｇ，Ｂを分光してセンサに入射させるような白
黒の３ラインリニアセンサにも同様に適用可能である。

【００３３】

【発明の効果】以上説明したように、本発明によれば、
３ラインのリニアセンサにおいて、電子シャッタ構造を
持たない第１のリニアセンサと、互いに線対称に配置さ
れた第２，第３のリニアセンサとを組み合わせた構成と
したことにより、第１のリニアセンサが電子シャッタ構
造を持たない分だけ第１，第２のリニアセンサ相互間の
ライン間隔を狭めることができるとともに、線対称配置
によって第２，第３のリニアセンサ相互間のライン間隔
も狭くかつ上記ライン間隔とほぼ等しく設定できるの
で、外部に設ける位置補正用メモリのメモリ容量の削減
に寄与できることになる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す構成図である。

【図２】本実施形態に係るタイミングチャートである。

【図３】本発明の変形例を示す構成図である。

【図４】本発明の変形例を示す構成図である。

【図５】従来例を示す構成図である。

【符号の説明】

１０ Ｒ対応のカラーリニアセンサ １１，２１，３
１ 光電変換部 １２，２２，３２ センサ列 １３，２３，３３ リ
ードアウトゲート １４，２４，３４ ＣＣＤアナログシフトレジスタ １５，２５，３５ 電荷電圧変換部 ２０ Ｇ対応の
カラーリニアセンサ ２８，３８ 電子シャッタ構造 ３０ Ｂ対応のカラ
ーリニアセンサ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 画素列と、この画素列の一方側に配され
   た読み出しゲートおよび電荷転送レジスタを有する第１
   のリニアセンサと、 画素列と、この画素列の一方側に配された読み出しゲー
   トおよび電荷転送レジスタを有し、電荷転送レジスタを
   前記第１のリニアセンサ側にして配置された第２のリニ
   アセンサと、 画素列と、この画素列の一方側に配された読み出しゲー
   トおよび電荷転送レジスタを有し、前記第２のリニアセ
   ンサに対して前記第１のリニアセンサと反対側に線対称
   に配置された第３のリニアセンサとを備えたことを特徴
   とする３ラインリニアセンサ。
2. 【請求項２】 前記第１，第２および第３のリニアセン
   サは、カラーリニアセンサであることを特徴とする請求
   項１記載の３ラインリニアセンサ。
3. 【請求項３】 前記第２のリニアセンサが前記第１のリ
   ニアセンサとの間に所定のライン間隔を持って配置さ
   れ、 前記第３のリニアセンサが前記第２のリニアセンサとの
   間に、該所定のライン間隔と略等しいライン間隔を持っ
   て配置されたことを特徴とする請求項１記載の３ライン
   リニアセンサ。
4. 【請求項４】 前記第２および第３のリニアセンサの両
   方、またはどちらか一方が画素列の他方側に配された電
   子シャッタ構造を有することを特徴とする請求項１記載
   の３ラインリニアセンサ。
5. 【請求項５】 前記第１のリニアセンサは、前記第２お
   よび第３のリニアセンサに比して感度が最も低いことを
   特徴とする請求項４記載の３ラインリニアセンサ。
6. 【請求項６】 前記シャッタ構造により前記第２，第３
   のリニアセンサの蓄積時間を調整し、前記第１，第２お
   よび第３のリニアセンサの各出力を略一定とすることを
   特徴とする請求項４記載の３ラインリニアセンサ。