JP3057534B2 - リニアセンサ及びその駆動方法 - Google Patents
リニアセンサ及びその駆動方法Info
- Publication number
- JP3057534B2 JP3057534B2 JP4093385A JP9338592A JP3057534B2 JP 3057534 B2 JP3057534 B2 JP 3057534B2 JP 4093385 A JP4093385 A JP 4093385A JP 9338592 A JP9338592 A JP 9338592A JP 3057534 B2 JP3057534 B2 JP 3057534B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- sensor
- lines
- line
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はリニアセンサ及びその駆
動方法に関し、特に、いわゆる横型シャッター機能を有
するリニアセンサ及びその駆動方法に関する。
動方法に関し、特に、いわゆる横型シャッター機能を有
するリニアセンサ及びその駆動方法に関する。
【０００２】
【従来の技術】リニアセンサとしては、カラーイメージ
スキャナやデジタルカラー複写機等の画像情報入力部で
用いられている複数ライン、例えば３ラインをオンチッ
プしたリニアセンサが周知である。この３ラインのリニ
アセンサでは、各ラインの出力信号を１箇所から導出し
た方が、信号処理系を簡略化する上で、各ライン毎に３
箇所から出力信号を導出するよりも有利である。
スキャナやデジタルカラー複写機等の画像情報入力部で
用いられている複数ライン、例えば３ラインをオンチッ
プしたリニアセンサが周知である。この３ラインのリニ
アセンサでは、各ラインの出力信号を１箇所から導出し
た方が、信号処理系を簡略化する上で、各ライン毎に３
箇所から出力信号を導出するよりも有利である。
【０００３】図５に、３ラインの各出力信号を１箇所か
ら導出するようにしたリニアセンサの従来例を示す。同
図において、３本のアナログシフトレジスタ２1 〜２3
の出力側には、各ライン毎に切替えスイッチＳＷ１〜Ｓ
Ｗ３が配置されており、これら切替えスイッチＳＷ１〜
ＳＷ３が順番に切替え制御されることにより、各ライン
の信号が順次導出されるようになっている。図６に、２
相の転送クロックφ１，φ２、各シフトゲート３1 〜３
3 の読出しパルスφｒｏｇ１〜φｒｏｇ３及び出力信号
Ｖｏｕｔのタイミング関係を示す。なお、期間ｔ
int は、各ライン毎の信号電荷の蓄積時間である。
ら導出するようにしたリニアセンサの従来例を示す。同
図において、３本のアナログシフトレジスタ２1 〜２3
の出力側には、各ライン毎に切替えスイッチＳＷ１〜Ｓ
Ｗ３が配置されており、これら切替えスイッチＳＷ１〜
ＳＷ３が順番に切替え制御されることにより、各ライン
の信号が順次導出されるようになっている。図６に、２
相の転送クロックφ１，φ２、各シフトゲート３1 〜３
3 の読出しパルスφｒｏｇ１〜φｒｏｇ３及び出力信号
Ｖｏｕｔのタイミング関係を示す。なお、期間ｔ
int は、各ライン毎の信号電荷の蓄積時間である。
【０００４】
【発明が解決しようとする課題】上述した従来の３ライ
ンのリニアセンサでは、アナログシフトレジスタ２1 〜
２3 の転送クロックφ１，φ２を共通にした場合は、出
力信号を連続的に読みだそうとするとき、センサ部に蓄
積された不要電荷を掃き捨てるには、アナログシフトレ
ジスタ２1 〜２3 を使わざるをえないため、光信号電荷
の蓄積時間を短くしようとすると、転送クロックφ１，
φ２による高速転送が必要になる。そうすると、その不
要電荷の掃き捨て期間は信号出力ができず、ライン間の
無効信号期間となり、この無効信号期間に光信号電荷の
蓄積時間と不要電荷の転送時間が必要であった。換言す
れば、その光信号電荷蓄積時間ｔint と不要電荷転送時
間が、各ライン間の無効信号期間になってしまう。
ンのリニアセンサでは、アナログシフトレジスタ２1 〜
２3 の転送クロックφ１，φ２を共通にした場合は、出
力信号を連続的に読みだそうとするとき、センサ部に蓄
積された不要電荷を掃き捨てるには、アナログシフトレ
ジスタ２1 〜２3 を使わざるをえないため、光信号電荷
の蓄積時間を短くしようとすると、転送クロックφ１，
φ２による高速転送が必要になる。そうすると、その不
要電荷の掃き捨て期間は信号出力ができず、ライン間の
無効信号期間となり、この無効信号期間に光信号電荷の
蓄積時間と不要電荷の転送時間が必要であった。換言す
れば、その光信号電荷蓄積時間ｔint と不要電荷転送時
間が、各ライン間の無効信号期間になってしまう。
【０００５】また、転送クロックφ１，φ２の高速転送
時のクロック周波数により、最短蓄積時間が決まってし
まうため、センサ列１1 〜１3 の画素数が多いと最短蓄
積時間が大きくなり、広範囲の光量に対応できなくな
る。例えば、各ラインのセンサ列１1 〜１3 が１０００
画素からなるリニアセンサの場合、高速転送を１０ＭＨ
ｚで行ったとしても、不要電荷転送に１００μsecの転
送時間が必要になり、最短蓄積時間も１００μsec 程度
と大きくなる。
時のクロック周波数により、最短蓄積時間が決まってし
まうため、センサ列１1 〜１3 の画素数が多いと最短蓄
積時間が大きくなり、広範囲の光量に対応できなくな
る。例えば、各ラインのセンサ列１1 〜１3 が１０００
画素からなるリニアセンサの場合、高速転送を１０ＭＨ
ｚで行ったとしても、不要電荷転送に１００μsecの転
送時間が必要になり、最短蓄積時間も１００μsec 程度
と大きくなる。
【０００６】本発明は、上述した点に鑑みてなされたも
のであり、出力信号を連続的に読みだそうとするとき、
各ライン間の無効信号期間を最小にできるとともに、最
短蓄積時間もセンサ部からの信号電荷の読出し時間と同
程度まで小さくできるリニアセンサ及びその駆動方法を
提供することを目的とする。
のであり、出力信号を連続的に読みだそうとするとき、
各ライン間の無効信号期間を最小にできるとともに、最
短蓄積時間もセンサ部からの信号電荷の読出し時間と同
程度まで小さくできるリニアセンサ及びその駆動方法を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、水平方向に１次元に配列された所定数
の画素からなる複数のセンサ列と、この複数のセンサ列
に対応して設けられて信号電荷を水平方向に転送する複
数の水平転送レジスタと、複数のセンサ列の各画素に蓄
積された信号電荷を複数の水平転送レジスタにそれぞれ
転送する複数のシフトゲートと、複数のセンサ列に対し
複数の水平転送レジスタと反対側に設けられた複数のド
レイン用拡散領域と、複数のセンサ列の各画素に蓄積さ
れた不要電荷を複数のドレイン用拡散領域にそれぞれ掃
き捨てる複数の転送ゲートとからなる複数ラインの構造
を同一基板上に有するとともに、シフトゲート及び転送
ゲートの各駆動タイミングを複数ライン間で独立に設定
して駆動するようにしている。
に、本発明では、水平方向に１次元に配列された所定数
の画素からなる複数のセンサ列と、この複数のセンサ列
に対応して設けられて信号電荷を水平方向に転送する複
数の水平転送レジスタと、複数のセンサ列の各画素に蓄
積された信号電荷を複数の水平転送レジスタにそれぞれ
転送する複数のシフトゲートと、複数のセンサ列に対し
複数の水平転送レジスタと反対側に設けられた複数のド
レイン用拡散領域と、複数のセンサ列の各画素に蓄積さ
れた不要電荷を複数のドレイン用拡散領域にそれぞれ掃
き捨てる複数の転送ゲートとからなる複数ラインの構造
を同一基板上に有するとともに、シフトゲート及び転送
ゲートの各駆動タイミングを複数ライン間で独立に設定
して駆動するようにしている。
【０００８】
【作用】複数ライン分を同一基板上に有し、各ラインの
水平転送レジスタを全ラインとも共通駆動とし、その基
板からの最終出力を１箇所から導出する構造のリニアセ
ンサにおいて、いわゆる横型シャッター構造を各ライン
毎に設けることにより、各ライン間の無効信号期間を最
小することができ、さらに最短蓄積時間もセンサ部から
の信号電荷の読出し時間で決まるため小さくできる。ま
た、各ラインのシフトゲート及び転送ゲートの各駆動タ
イミングを複数ライン間で独立に設定することにより、
露出時間（光信号電荷の蓄積時間）を各ライン毎に設定
することができるとともに、３ラインのリニアセンサの
場合は、各ラインの各々を三原色（Ｒ，Ｇ，Ｂ）の各色
に対応させることで、Ｒ，Ｇ，Ｂの各フィルタの感度差
を補正できる。
水平転送レジスタを全ラインとも共通駆動とし、その基
板からの最終出力を１箇所から導出する構造のリニアセ
ンサにおいて、いわゆる横型シャッター構造を各ライン
毎に設けることにより、各ライン間の無効信号期間を最
小することができ、さらに最短蓄積時間もセンサ部から
の信号電荷の読出し時間で決まるため小さくできる。ま
た、各ラインのシフトゲート及び転送ゲートの各駆動タ
イミングを複数ライン間で独立に設定することにより、
露出時間（光信号電荷の蓄積時間）を各ライン毎に設定
することができるとともに、３ラインのリニアセンサの
場合は、各ラインの各々を三原色（Ｒ，Ｇ，Ｂ）の各色
に対応させることで、Ｒ，Ｇ，Ｂの各フィルタの感度差
を補正できる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示す構成図で
あり、カラーイメージスキャナやデジタルカラー複写機
等の画像情報入力部に用いられる３ラインのリニアセン
サに適用した場合を示す。図において、水平方向（Ｈ方
向）に１次元に配列された所定数の画素からなり、垂直
方向（Ｖ方向）に３ライン分だけ並べられたセンサ列１
1 〜１3 と、信号電荷をＨ方向に転送するＣＣＤ(Charg
e Coupled Device) からなるアナログシフトレジスタ
（以下、ＨＣＣＤと称する）２1 〜２3 と、センサ列１
1 〜１3 の各画素に蓄積された信号電荷をＨＣＣＤ２1
〜２3 にそれぞれ転送するシフトゲート３1 〜３3 とに
より、３ラインのリニアセンサの基本構造が構成されて
いる。
に説明する。図１は、本発明の一実施例を示す構成図で
あり、カラーイメージスキャナやデジタルカラー複写機
等の画像情報入力部に用いられる３ラインのリニアセン
サに適用した場合を示す。図において、水平方向（Ｈ方
向）に１次元に配列された所定数の画素からなり、垂直
方向（Ｖ方向）に３ライン分だけ並べられたセンサ列１
1 〜１3 と、信号電荷をＨ方向に転送するＣＣＤ(Charg
e Coupled Device) からなるアナログシフトレジスタ
（以下、ＨＣＣＤと称する）２1 〜２3 と、センサ列１
1 〜１3 の各画素に蓄積された信号電荷をＨＣＣＤ２1
〜２3 にそれぞれ転送するシフトゲート３1 〜３3 とに
より、３ラインのリニアセンサの基本構造が構成されて
いる。
【００１０】本発明においては、この基本構造に加え
て、センサ列１1 〜１3 に対しＨＣＣＤ２1 〜２3 の反
対側にドレイン用拡散領域４1 〜４3 が設けられ、さら
にセンサ列１1 〜１3 とドレイン用拡散領域４1 〜４3
との間に、センサ列１1 〜１3の各画素に蓄積された不
要電荷をドレイン用拡散領域４1 〜４3 にそれぞれ掃き
捨てる転送ゲート５1 〜５3 が設けられている。以上の
構成により、本発明によるリニアセンサは、横型シャッ
ター機能付きリニアセンサを３ライン分同一基板上に有
する構造となっている。
て、センサ列１1 〜１3 に対しＨＣＣＤ２1 〜２3 の反
対側にドレイン用拡散領域４1 〜４3 が設けられ、さら
にセンサ列１1 〜１3 とドレイン用拡散領域４1 〜４3
との間に、センサ列１1 〜１3の各画素に蓄積された不
要電荷をドレイン用拡散領域４1 〜４3 にそれぞれ掃き
捨てる転送ゲート５1 〜５3 が設けられている。以上の
構成により、本発明によるリニアセンサは、横型シャッ
ター機能付きリニアセンサを３ライン分同一基板上に有
する構造となっている。
【００１１】ＨＣＣＤ２1 〜２3 においてそれぞれ転送
された信号電荷は、ＨＣＣＤ２1 〜２3 の出力側に設け
られた例えばフローティング・ディフュージョン・アン
プ構成の電荷／電圧変換部６1 〜６3 によって電圧に変
換（あるいは、リセット）される。各ラインの出力信号
は、切替えスイッチＳＷ１〜ＳＷ３のスイッチング制御
によって各ライン毎に連続的に読み出され、アンプ７を
介して１箇所から信号出力Ｖout として導出される。
された信号電荷は、ＨＣＣＤ２1 〜２3 の出力側に設け
られた例えばフローティング・ディフュージョン・アン
プ構成の電荷／電圧変換部６1 〜６3 によって電圧に変
換（あるいは、リセット）される。各ラインの出力信号
は、切替えスイッチＳＷ１〜ＳＷ３のスイッチング制御
によって各ライン毎に連続的に読み出され、アンプ７を
介して１箇所から信号出力Ｖout として導出される。
【００１２】ＨＣＣＤ２1 〜２3 、シフトゲート３1 〜
３3 及び転送ゲート５1 〜５3 を駆動するために、タイ
ミングジェネレータ（図示せず）を含む駆動回路８が設
けられている。この駆動回路８は、３ラインのＨＣＣＤ
２1 〜２3 に対しては全ラインとも共通に複数相（本例
では、２相）の転送クロックφ１，φ２を、３ラインの
シフトゲート３1 〜３3 に対しては読出しゲートパルス
φrog1〜φrog3を、３ラインの転送ゲート５1 〜５3 に
対しては転送ゲートパルスφs1〜φs3をそれぞれ供給す
る。また、ドレイン用拡散領域４1 〜４3 には、ＤＣバ
イアスＶsdが印加されている。
３3 及び転送ゲート５1 〜５3 を駆動するために、タイ
ミングジェネレータ（図示せず）を含む駆動回路８が設
けられている。この駆動回路８は、３ラインのＨＣＣＤ
２1 〜２3 に対しては全ラインとも共通に複数相（本例
では、２相）の転送クロックφ１，φ２を、３ラインの
シフトゲート３1 〜３3 に対しては読出しゲートパルス
φrog1〜φrog3を、３ラインの転送ゲート５1 〜５3 に
対しては転送ゲートパルスφs1〜φs3をそれぞれ供給す
る。また、ドレイン用拡散領域４1 〜４3 には、ＤＣバ
イアスＶsdが印加されている。
【００１３】図１におけるＸ‐Ｙ矢視断面を図２に示
す。本例では、Ｎ型シリコン基板１１及びＰウェル１２
の構造を採っており、センサ部１３は感度の向上と暗電
流の低減を図るため、ＮＰフォトダイオードにＰ+ 型領
域による正孔蓄積構造を有している。このセンサ部１３
に隣接してＮ- 型領域からなるシフトゲート３1 が形成
され、その上方には、読出しゲートパルスφrog1が印加
されるゲート電極１４が絶縁膜（図示せず）を介して配
されている。また、シフトゲート３1 隣接してＮ型領域
からなるＨＣＣＤ２1 が形成され、その上方には、転送
ゲートパルスφs1が印加される転送電極１５が絶縁膜を
介して配されている。
す。本例では、Ｎ型シリコン基板１１及びＰウェル１２
の構造を採っており、センサ部１３は感度の向上と暗電
流の低減を図るため、ＮＰフォトダイオードにＰ+ 型領
域による正孔蓄積構造を有している。このセンサ部１３
に隣接してＮ- 型領域からなるシフトゲート３1 が形成
され、その上方には、読出しゲートパルスφrog1が印加
されるゲート電極１４が絶縁膜（図示せず）を介して配
されている。また、シフトゲート３1 隣接してＮ型領域
からなるＨＣＣＤ２1 が形成され、その上方には、転送
ゲートパルスφs1が印加される転送電極１５が絶縁膜を
介して配されている。
【００１４】一方、センサ部１３に対し、シフトゲート
３1 と反対側にはＮ- 型領域からなる転送ゲート５1 が
形成され、その上方には、転送ゲートパルスφs1が印加
されるゲート電極１６が絶縁膜を介して配されている。
さらに、この転送ゲート５1には、Ｎ+ 領域からなるド
レイン用拡散領域４1 が形成されており、このドレイン
用拡散領域４1 には、ＤＣバイアスＶｓｄが印加されて
いる。
３1 と反対側にはＮ- 型領域からなる転送ゲート５1 が
形成され、その上方には、転送ゲートパルスφs1が印加
されるゲート電極１６が絶縁膜を介して配されている。
さらに、この転送ゲート５1には、Ｎ+ 領域からなるド
レイン用拡散領域４1 が形成されており、このドレイン
用拡散領域４1 には、ＤＣバイアスＶｓｄが印加されて
いる。
【００１５】次に、上記構成の３ラインのリニアセンサ
の動作につき、図３のポテンシャル図及び図４のタイミ
ングチャートを参照しつつ説明する。なお、図３のポテ
ンシャル図は、図４のタイミングチャートの時刻ｔ1 ，
ｔ2 での図２の断面構造に対応したポテンシャルを示し
ている。先ず、時刻ｔ1 で不要電荷を掃き捨てるため
に、転送ゲートパルスφs1が発生し、転送ゲート５1 の
電位が高レベルになると、転送ゲート５1 下のポテンシ
ャルが図３に実線で示す如く深くなるため、センサ部１
３に蓄積された電荷は、図３に実線で示す如くドレイン
用拡散領域４1 へ転送される。
の動作につき、図３のポテンシャル図及び図４のタイミ
ングチャートを参照しつつ説明する。なお、図３のポテ
ンシャル図は、図４のタイミングチャートの時刻ｔ1 ，
ｔ2 での図２の断面構造に対応したポテンシャルを示し
ている。先ず、時刻ｔ1 で不要電荷を掃き捨てるため
に、転送ゲートパルスφs1が発生し、転送ゲート５1 の
電位が高レベルになると、転送ゲート５1 下のポテンシ
ャルが図３に実線で示す如く深くなるため、センサ部１
３に蓄積された電荷は、図３に実線で示す如くドレイン
用拡散領域４1 へ転送される。
【００１６】次に、時刻ｔ2 になると、転送ゲート５1
下のポテンシャルが図３に点線で示す如く浅くなる一
方、読出しゲートパルスφrog1が発生し、シフトゲート
３1 の電位が高くなり、シフトゲート３1 下のポテンシ
ャルが図３に点線で示す如く深くなるため、センサ部１
３に蓄積された光信号電荷は、図３に点線で示す如くＨ
ＣＣＤ２1 に転送される。
下のポテンシャルが図３に点線で示す如く浅くなる一
方、読出しゲートパルスφrog1が発生し、シフトゲート
３1 の電位が高くなり、シフトゲート３1 下のポテンシ
ャルが図３に点線で示す如く深くなるため、センサ部１
３に蓄積された光信号電荷は、図３に点線で示す如くＨ
ＣＣＤ２1 に転送される。
【００１７】ここで、光信号電荷の蓄積時間ｔint は、
転送クロックφ１，φ２の周波数や各ラインの画素数に
依存せず、転送ゲートパルスφs1の立下がりから読出し
ゲートパルスφrog1の立下がりまでの時間になる。ま
た、最短蓄積時間に関しては、読出しゲートパルスφro
g1のパルス幅、即ちセンサ部１３からの光信号電荷の読
出し時間と同程度まで小さくできる。
転送クロックφ１，φ２の周波数や各ラインの画素数に
依存せず、転送ゲートパルスφs1の立下がりから読出し
ゲートパルスφrog1の立下がりまでの時間になる。ま
た、最短蓄積時間に関しては、読出しゲートパルスφro
g1のパルス幅、即ちセンサ部１３からの光信号電荷の読
出し時間と同程度まで小さくできる。
【００１８】上述したように、各ライン毎に横型シャッ
タ機能を持たせたことにより、各ラインの出力信号を連
続して読みだそうとするとき、各ライン毎にシャッター
機能によって不要電荷を掃き捨てることができるため、
従来のような高速転送クロックが不要になるとともに、
図４の出力Ｖout の波形から明かなように、各ライン間
の無効信号期間をほぼ０にすることが可能となる。ま
た、転送ゲートパルスφs1〜φs3の低レベル（Ｖｓ−Ｌ
ｏ）を調整することにより、センサ部１３でのオーバー
フローレベルをコントロールすることも可能となる。
タ機能を持たせたことにより、各ラインの出力信号を連
続して読みだそうとするとき、各ライン毎にシャッター
機能によって不要電荷を掃き捨てることができるため、
従来のような高速転送クロックが不要になるとともに、
図４の出力Ｖout の波形から明かなように、各ライン間
の無効信号期間をほぼ０にすることが可能となる。ま
た、転送ゲートパルスφs1〜φs3の低レベル（Ｖｓ−Ｌ
ｏ）を調整することにより、センサ部１３でのオーバー
フローレベルをコントロールすることも可能となる。
【００１９】さらには、シフトゲート３1 〜３3 及び転
送ゲート５1 〜５3 に対し、読出しゲートパルスφrog1
〜φrog3及び転送ゲートパルスφs1〜φs3をそれぞれ個
別に供給し、それぞれ駆動タイミングを各ライン間で独
立に設定できるようにしたことにより、光信号電荷の蓄
積時間ｔint 、即ち露出時間を各ライン毎に任意に設定
することができる。また、露出時間を各ライン毎に設定
できることにより、各センサ列１1 〜１3の各々を三原
色（Ｒ，Ｇ，Ｂ）の各色に対応させた３ラインのカラー
リニアセンサに適用した場合には、Ｒ，Ｇ，Ｂの各色フ
ィルタの感度差を補正できることにもなる。
送ゲート５1 〜５3 に対し、読出しゲートパルスφrog1
〜φrog3及び転送ゲートパルスφs1〜φs3をそれぞれ個
別に供給し、それぞれ駆動タイミングを各ライン間で独
立に設定できるようにしたことにより、光信号電荷の蓄
積時間ｔint 、即ち露出時間を各ライン毎に任意に設定
することができる。また、露出時間を各ライン毎に設定
できることにより、各センサ列１1 〜１3の各々を三原
色（Ｒ，Ｇ，Ｂ）の各色に対応させた３ラインのカラー
リニアセンサに適用した場合には、Ｒ，Ｇ，Ｂの各色フ
ィルタの感度差を補正できることにもなる。
【００２０】なお、上記実施例においては、ＨＣＣＤ２
1 〜２3 の各出力側に電荷／電圧検出部６1 〜６3 を設
け、切替えスイッチＳＷ１〜ＳＷ３によるスイッチング
制御によって各出力信号を導出する構成のものに適用し
た場合について説明したが、出力部の構成はこれに限定
されるものではなく、例えば、ＨＣＣＤ２1 〜２3 の転
送による信号電荷を垂直方向に転送するＶＣＣＤをＨＣ
ＣＤ２1 〜２3 の出力側に設け、このＶＣＣＤの出力側
に単一の電荷／電圧変換部を設けて１箇所から出力信号
を導出する構成のものにも適用可能である。
1 〜２3 の各出力側に電荷／電圧検出部６1 〜６3 を設
け、切替えスイッチＳＷ１〜ＳＷ３によるスイッチング
制御によって各出力信号を導出する構成のものに適用し
た場合について説明したが、出力部の構成はこれに限定
されるものではなく、例えば、ＨＣＣＤ２1 〜２3 の転
送による信号電荷を垂直方向に転送するＶＣＣＤをＨＣ
ＣＤ２1 〜２3 の出力側に設け、このＶＣＣＤの出力側
に単一の電荷／電圧変換部を設けて１箇所から出力信号
を導出する構成のものにも適用可能である。
【００２１】また、上記実施例では、読出しゲートパル
スφrog1〜φrog3及び転送ゲートパルスφs1〜φs3を外
部の駆動回路８から供給する構成としたが、読出しゲー
トパルス及び転送ゲートパルスをそれぞれ１個だけ外部
から供給し、内部の論理回路等によって３ライン分の各
ゲートパルスφrog1〜φrog3，φs1〜φs3を得るように
しても良い。
スφrog1〜φrog3及び転送ゲートパルスφs1〜φs3を外
部の駆動回路８から供給する構成としたが、読出しゲー
トパルス及び転送ゲートパルスをそれぞれ１個だけ外部
から供給し、内部の論理回路等によって３ライン分の各
ゲートパルスφrog1〜φrog3，φs1〜φs3を得るように
しても良い。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
複数ライン分を同一基板上に有し、各ラインの水平転送
レジスタを全ラインとも共通駆動とし、その基板からの
最終出力を１箇所から導出する構造のリニアセンサにお
いて、横型シャッター構造を各ライン毎に設けるように
構成したことにより、センサ部に蓄積された不要電荷を
掃き捨てるのに水平転送レジスタを使う必要がないた
め、各ライン間の無効信号期間を最小することができる
とともに、最短蓄積時間もセンサ部からの信号電荷の読
出し時間と同程度まで小さくできる効果がある。
複数ライン分を同一基板上に有し、各ラインの水平転送
レジスタを全ラインとも共通駆動とし、その基板からの
最終出力を１箇所から導出する構造のリニアセンサにお
いて、横型シャッター構造を各ライン毎に設けるように
構成したことにより、センサ部に蓄積された不要電荷を
掃き捨てるのに水平転送レジスタを使う必要がないた
め、各ライン間の無効信号期間を最小することができる
とともに、最短蓄積時間もセンサ部からの信号電荷の読
出し時間と同程度まで小さくできる効果がある。
【００２３】さらには、各ラインのシフトゲート及び転
送ゲートの各駆動タイミングを複数ライン間で独立に設
定するようにしたので、露出時間を各ライン毎に設定す
ることができ、またこれに伴い３ラインのリニアセンサ
の場合にあっては、各ラインの各々をＲ，Ｇ，Ｂの各色
に対応させることで、各フィルタの感度差を補正できる
効果もある。
送ゲートの各駆動タイミングを複数ライン間で独立に設
定するようにしたので、露出時間を各ライン毎に設定す
ることができ、またこれに伴い３ラインのリニアセンサ
の場合にあっては、各ラインの各々をＲ，Ｇ，Ｂの各色
に対応させることで、各フィルタの感度差を補正できる
効果もある。
【図１】３ラインのリニアセンサに適用した本発明の一
実施例を示す構成図である。
実施例を示す構成図である。
【図２】図１におけるＸ‐Ｙ矢視断面図である。
【図３】図２の断面構造に対応したポテンシャル図であ
る。
る。
【図４】本発明の動作説明のためのタイミングチャート
である。
である。
【図５】従来例を示す構成図である。
【図６】従来例の動作説明のためのタイミングチャート
である。
である。
１1 〜１3 センサ列 ２1 〜２3 ＣＣＤアナログシフトレジスタ（ＨＣＣ
Ｄ） ３1 〜３3 シフトゲート ４1 〜４3 ドレイン用拡散領域 ５1 〜５3 転送ゲート ６ 電荷／電圧変換部 ８ 駆動回路 １１ Ｎ型シリコン基板 １３ センサ部 １５ 転送電極
Ｄ） ３1 〜３3 シフトゲート ４1 〜４3 ドレイン用拡散領域 ５1 〜５3 転送ゲート ６ 電荷／電圧変換部 ８ 駆動回路 １１ Ｎ型シリコン基板 １３ センサ部 １５ 転送電極
Claims (2)
- 【請求項１】 水平方向に１次元に配列された所定数の
画素からなる複数のセンサ列と、 前記複数のセンサ列に対応して設けられて信号電荷を水
平方向に転送する複数の水平転送レジスタと、 前記複数のセンサ列の各画素に蓄積された信号電荷を前
記複数の水平転送レジスタにそれぞれ転送する複数のシ
フトゲートと、 前記複数のセンサ列に対し前記複数の水平転送レジスタ
と反対側に設けられた複数のドレイン用拡散領域と、 前記複数のセンサ列の各画素に蓄積された不要電荷を前
記複数のドレイン用拡散領域にそれぞれ掃き捨てる複数
の転送ゲートとからなる複数ラインの構造を同一基板上
に有するとともに、 前記シフトゲート及び前記転送ゲートの各駆動タイミン
グを複数ライン間で独立に設定可能な駆動回路を備えた
ことを特徴とするリニアセンサ。 - 【請求項２】 水平方向に１次元に配列された所定数の
画素からなる複数のセンサ列と、前記複数のセンサ列に
対応して設けられて信号電荷を水平方向に転送する複数
の水平転送レジスタと、前記複数のセンサ列の各画素に
蓄積された信号電荷を前記複数の水平転送レジスタにそ
れぞれ転送する複数のシフトゲートと、前記複数のセン
サ列に対し前記複数の水平転送レジスタと反対側に設け
られた複数のドレイン用拡散領域と、前記複数のセンサ
列の各画素に蓄積された不要電荷を前記複数のドレイン
用拡散領域にそれぞれ掃き捨てる複数の転送ゲートとか
らなる複数ラインの構造のリニアセンサにおいて、 前記シフトゲート及び前記転送ゲートの各駆動タイミン
グを複数ライン間で独立に設定して駆動することを特徴
とするリニアセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093385A JP3057534B2 (ja) | 1992-03-19 | 1992-03-19 | リニアセンサ及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4093385A JP3057534B2 (ja) | 1992-03-19 | 1992-03-19 | リニアセンサ及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05268410A JPH05268410A (ja) | 1993-10-15 |
| JP3057534B2 true JP3057534B2 (ja) | 2000-06-26 |
Family
ID=14080848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4093385A Expired - Fee Related JP3057534B2 (ja) | 1992-03-19 | 1992-03-19 | リニアセンサ及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057534B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2607523B2 (ja) * | 1987-05-30 | 1997-05-07 | 株式会社東芝 | 画像形成装置 |
| DE69619072D1 (de) * | 1995-11-21 | 2002-03-21 | Sony Corp | Linearer Sensor mit drei Zeilen |
| JP3141940B2 (ja) | 1998-05-08 | 2001-03-07 | 日本電気株式会社 | カラーリニアイメージセンサ |
| JP4016649B2 (ja) * | 2001-09-13 | 2007-12-05 | セイコーエプソン株式会社 | Ｃｃｄカラーイメージセンサの駆動方法及びカラー画像入力装置 |
| JP4811193B2 (ja) * | 2006-08-25 | 2011-11-09 | セイコーエプソン株式会社 | 画像読み取り装置、及び、画像読み取りシステム |
-
1992
- 1992-03-19 JP JP4093385A patent/JP3057534B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05268410A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452634B1 (en) | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same | |
| US7924338B2 (en) | Image sensor for still or video photography | |
| US5539536A (en) | Linear imaging sensor having improved charged transfer circuitry | |
| US7379107B2 (en) | Image sensor for still or video photography | |
| GB2130045A (en) | Line transfer imager and television camera including such an imager | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| US6576938B1 (en) | Image sensing array with sweep means for sweeping charges in non selected registers in the array | |
| WO2006026411A1 (en) | Image sensor for still or video photography | |
| JP3057534B2 (ja) | リニアセンサ及びその駆動方法 | |
| US5796432A (en) | Method of and apparatus for solid state imaging device | |
| US6473125B1 (en) | Solid-state imaging device with shutter operation in sync with signal charge reset and method of driving same | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| US6169576B1 (en) | Solid state image sensing device having variable resolution and color linear image sensor having variable resolution and control method thereof | |
| US6552747B1 (en) | Solid state image pickup device | |
| EP0504852B1 (en) | Charge transfer device | |
| JPS6397078A (ja) | 固体撮像素子の読出し方法 | |
| JPH09205520A (ja) | ３ラインリニアセンサ | |
| JPH0748828B2 (ja) | 固体撮像素子 | |
| JP2592272B2 (ja) | カラー用固体撮像素子 | |
| JPH06197282A (ja) | 固体撮像装置 | |
| JP3481822B2 (ja) | 固体撮像装置およびカラーリニアイメージセンサ | |
| JP2630492B2 (ja) | 固体撮像装置 | |
| JP2002289828A (ja) | カラー撮像装置 | |
| JP3064657B2 (ja) | 固体撮像装置 | |
| JPH0134506B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |