JPH06334923A - 光電変換装置及びその駆動方法 - Google Patents
光電変換装置及びその駆動方法Info
- Publication number
- JPH06334923A JPH06334923A JP5141177A JP14117793A JPH06334923A JP H06334923 A JPH06334923 A JP H06334923A JP 5141177 A JP5141177 A JP 5141177A JP 14117793 A JP14117793 A JP 14117793A JP H06334923 A JPH06334923 A JP H06334923A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- photoelectric conversion
- electrode region
- transistor
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 従来の動作モードの機能を有したまま高速の
電子シャッター動作を行わせる。 【構成】 光エネルギーにより生成されるキャリアをベ
ース領域に蓄積可能なトランジスタ（Tr）のｎ×ｍ個
と、Trのエミッタ領域に電気的に接続されたｎ個の第一
の共通線（VL1〜VLn ）と、Trの前記ベース領域に電気
的に接続されたｍ個の第二の共通線（HL1〜HLm ）と、
を備えるとともに、Trのベース領域に蓄積されたキャリ
アに基づく信号をｎ個の第一の共通線から順次読み出す
為に、ｍ個の第二の共通線に順次読出しパルスを印加す
る第一の走査手段21,SWa1 〜SWam と、Trのベース領域
に蓄積されたキャリアを順次リフレッシュする為に、読
出しパルスを印加する第二の共通線とは異なる第二の共
通線に順次リセットパルスを印加する第二の走査手段2
5,SWb1 〜SWbm と、を備える。
電子シャッター動作を行わせる。 【構成】 光エネルギーにより生成されるキャリアをベ
ース領域に蓄積可能なトランジスタ（Tr）のｎ×ｍ個
と、Trのエミッタ領域に電気的に接続されたｎ個の第一
の共通線（VL1〜VLn ）と、Trの前記ベース領域に電気
的に接続されたｍ個の第二の共通線（HL1〜HLm ）と、
を備えるとともに、Trのベース領域に蓄積されたキャリ
アに基づく信号をｎ個の第一の共通線から順次読み出す
為に、ｍ個の第二の共通線に順次読出しパルスを印加す
る第一の走査手段21,SWa1 〜SWam と、Trのベース領域
に蓄積されたキャリアを順次リフレッシュする為に、読
出しパルスを印加する第二の共通線とは異なる第二の共
通線に順次リセットパルスを印加する第二の走査手段2
5,SWb1 〜SWbm と、を備える。
Description
【０００１】
【産業上の利用分野】本発明は光電変換装置及びその駆
動方法に係り、特に電子シャッター機能を有する光電変
換装置及びその駆動方法に関するものである。本発明
は、例えばＸ−Ｙアドレス駆動型の電荷増幅型エリアセ
ンサに用いることができる。
動方法に係り、特に電子シャッター機能を有する光電変
換装置及びその駆動方法に関するものである。本発明
は、例えばＸ−Ｙアドレス駆動型の電荷増幅型エリアセ
ンサに用いることができる。
【０００２】
【従来の技術】従来のＸ−Ｙアドレス駆動型の電荷増幅
型エリアセンサとしては例えば、特開昭６３−１８６４
６６号公報、特願昭６２−１７１５０号公報に開示され
た光電変換装置がある。
型エリアセンサとしては例えば、特開昭６３−１８６４
６６号公報、特願昭６２−１７１５０号公報に開示され
た光電変換装置がある。
【０００３】図７は、上記光電変換装置の構造を示す概
略的断面図であり、図７において、ｎシリコン基板１上
に複数の光電変換素子Ｓ1 〜Ｓn が形成されており、エ
ピタキシャル技術等で形成される不純物濃度の低いｎ-
領域２上にはｐタイプの不純物をドーピングすることで
ｐ領域３が形成され、ｐ領域３には不純物拡散技術また
はイオン注入技術等によってｎ+ 領域４が形成されてい
る。ｐ領域３およびｎ+ 領域４は、各々バイポーラトラ
ンジスタのベースおよびエミッタである。
略的断面図であり、図７において、ｎシリコン基板１上
に複数の光電変換素子Ｓ1 〜Ｓn が形成されており、エ
ピタキシャル技術等で形成される不純物濃度の低いｎ-
領域２上にはｐタイプの不純物をドーピングすることで
ｐ領域３が形成され、ｐ領域３には不純物拡散技術また
はイオン注入技術等によってｎ+ 領域４が形成されてい
る。ｐ領域３およびｎ+ 領域４は、各々バイポーラトラ
ンジスタのベースおよびエミッタである。
【０００４】このように各領域が形成されたｎ- 領域２
上には酸化膜５が形成され、酸化膜５上に各ｐベース領
域３およびそれぞれ隣接するｐベース領域３間にまたが
って所定の面積を有するキャパシタ電極６が形成されて
いる。このｐベース領域３上のキャパシタ電極６は、ｐ
ベース領域３と対向してベース電位を制御するためのキ
ャパシタＣoxを構成し、隣接するベース間の電極６は、
その隣接するｐベース領域３を各々ソース・ドレイン領
域とするＭＯＳトランジスタＴｒのゲート電極となって
いる。したがって、キャパシタ電極とＭＯＳトランジス
タＴｒのゲート電極とが接続された構成となっている。
上には酸化膜５が形成され、酸化膜５上に各ｐベース領
域３およびそれぞれ隣接するｐベース領域３間にまたが
って所定の面積を有するキャパシタ電極６が形成されて
いる。このｐベース領域３上のキャパシタ電極６は、ｐ
ベース領域３と対向してベース電位を制御するためのキ
ャパシタＣoxを構成し、隣接するベース間の電極６は、
その隣接するｐベース領域３を各々ソース・ドレイン領
域とするＭＯＳトランジスタＴｒのゲート電極となって
いる。したがって、キャパシタ電極とＭＯＳトランジス
タＴｒのゲート電極とが接続された構成となっている。
【０００５】ＭＯＳトランジスタＴｒはｐチャネル型か
つノーマリオフ型であり、電極６の電位が接地電位また
は正電位であればオフ状態である。したがって、隣接素
子間のｐベース領域は電気的に分離された状態となり、
素子分離領域を形成する必要がないのでそれだけ素子の
微細化に有利となる。
つノーマリオフ型であり、電極６の電位が接地電位また
は正電位であればオフ状態である。したがって、隣接素
子間のｐベース領域は電気的に分離された状態となり、
素子分離領域を形成する必要がないのでそれだけ素子の
微細化に有利となる。
【０００６】逆に、電極６がしきい値電位Ｖthを超える
負電位であると、ＭＯＳトランジスタＴｒはオン状態と
なり、各素子のｐベース領域３が相互に導通した状態と
なる。
負電位であると、ＭＯＳトランジスタＴｒはオン状態と
なり、各素子のｐベース領域３が相互に導通した状態と
なる。
【０００７】その他に、ｎ+ エミッタ領域４に接続され
たエミッタ電極７、保護膜８、基板１の裏面に不純物濃
度の高いｎ+ 領域９、およびバイポーラトランジスタの
コレクタに電位を与えるためのコレクタ電極１０がそれ
ぞれ形成されている。
たエミッタ電極７、保護膜８、基板１の裏面に不純物濃
度の高いｎ+ 領域９、およびバイポーラトランジスタの
コレクタに電位を与えるためのコレクタ電極１０がそれ
ぞれ形成されている。
【０００８】なお、コレクタ電極１０には正電圧Ｖccが
印加されている。
印加されている。
【０００９】図８は、このような光電変換素子をｍ×ｎ
エリアセンサに用いた従来の光電変換装置の概略的回路
図である。
エリアセンサに用いた従来の光電変換装置の概略的回路
図である。
【００１０】各ラインにおける素子の電極６は各水平ラ
インＨＬ1 〜ＨＬm にそれぞれ共通接続され、それぞれ
スイッチＳＷ1 〜ＳＷm を介して端子２０に接続されて
いる。また端子２０にはパルスφｒが入力する。
インＨＬ1 〜ＨＬm にそれぞれ共通接続され、それぞれ
スイッチＳＷ1 〜ＳＷm を介して端子２０に接続されて
いる。また端子２０にはパルスφｒが入力する。
【００１１】スイッチＳＷ1 〜ＳＷm は、ｎＭＯＳトラ
ンジスタで構成されるアナログスイッチであり、そのゲ
ート端子には垂直走査回路２１の出力端子が接続され、
その出力パルスφｖ1 〜φｖm によって制御される。
ンジスタで構成されるアナログスイッチであり、そのゲ
ート端子には垂直走査回路２１の出力端子が接続され、
その出力パルスφｖ1 〜φｖm によって制御される。
【００１２】各素子のエミッタ電極７は列ごとに垂直ラ
インＶＬ1 〜ＶＬn に接続されている。垂直ラインＶＬ
1 〜ＶＬn はリセット用トランジスタＱｂ1 〜Ｑｂn を
介して接地され、トランジスタＱｂ1 〜Ｑｂn のゲート
電極にはパルスφｖｃが入力する。
インＶＬ1 〜ＶＬn に接続されている。垂直ラインＶＬ
1 〜ＶＬn はリセット用トランジスタＱｂ1 〜Ｑｂn を
介して接地され、トランジスタＱｂ1 〜Ｑｂn のゲート
電極にはパルスφｖｃが入力する。
【００１３】また、垂直ラインＶＬ1 〜ＶＬn は、トラ
ンジスタＱａ1 〜Ｑａn を介して各々蓄積用キャパシタ
Ｃ1 〜Ｃn に接続され、更にキャパシタＣ1 〜Ｃn はト
ランジスタＱ1 〜Ｑn を介して出力ライン２２に接続さ
れている。
ンジスタＱａ1 〜Ｑａn を介して各々蓄積用キャパシタ
Ｃ1 〜Ｃn に接続され、更にキャパシタＣ1 〜Ｃn はト
ランジスタＱ1 〜Ｑn を介して出力ライン２２に接続さ
れている。
【００１４】トランジスタＱａ1 〜Ｑａn のゲート電極
にはパルスφｔが共通に入力し、トランジスタＱ1 〜Ｑ
n のゲート電極には水平走査回路２３からパルスφｈ1
〜φｈn が各々入力する。
にはパルスφｔが共通に入力し、トランジスタＱ1 〜Ｑ
n のゲート電極には水平走査回路２３からパルスφｈ1
〜φｈn が各々入力する。
【００１５】出力ライン２２はトランジスタＱｒｈを介
して接地されるとともに、アンプ２４の入力端子に接続
されている。トランジスタＱｒｈのゲート電極にはパル
スφｒｈが入力する。
して接地されるとともに、アンプ２４の入力端子に接続
されている。トランジスタＱｒｈのゲート電極にはパル
スφｒｈが入力する。
【００１６】なお、各素子のベース電位を設定するため
の一定電位Ｖc は、接地電位とする。
の一定電位Ｖc は、接地電位とする。
【００１７】次に、図９のタイミングチャートを参照し
て、動作を説明する。
て、動作を説明する。
【００１８】まず、垂直走査回路２１のパルスφｖ1 の
みをハイレベルにしてスイッチＳＷ1 をオン状態とす
る。また、パルスφｔをハイレベルにしてトランジスタ
Ｑａ1〜Ｑａn をオン状態とする。
みをハイレベルにしてスイッチＳＷ1 をオン状態とす
る。また、パルスφｔをハイレベルにしてトランジスタ
Ｑａ1〜Ｑａn をオン状態とする。
【００１９】次に、パルスφｒを期間Ｔ1 だけ正電位に
すると、スイッチＳＷ1 を通して第１ラインの素子Ｓ11
〜Ｓ1nの電極６に正電圧が印加される。これにより第１
ラインの読出し動作が行われ、第１ラインの読出し信号
が垂直ラインＶＬ1 〜ＶＬnおよびトランジスタＱａ1
〜Ｑａn を通してキャパシタＣ1 〜Ｃn に各々蓄積され
る。
すると、スイッチＳＷ1 を通して第１ラインの素子Ｓ11
〜Ｓ1nの電極６に正電圧が印加される。これにより第１
ラインの読出し動作が行われ、第１ラインの読出し信号
が垂直ラインＶＬ1 〜ＶＬnおよびトランジスタＱａ1
〜Ｑａn を通してキャパシタＣ1 〜Ｃn に各々蓄積され
る。
【００２０】次に、パルスφｔをローレベルとするとト
ランジスタＱａ1 〜Ｑａn がオフ状態となる。そして、
水平走査回路２３からパルスφｈ1 〜φｈn が順次出力
され、それに従ってキャパシタＣ1 〜Ｃn に蓄積された
読出し信号がトランジスタＱ1 〜Ｑn を介して順次出力
ライン２２へ取り出され、アンプ２４を通して出力信号
Ｖout として外部へシリアルに出力される。なお、各読
出し信号が出力される毎にパルスφｒｈが立上がり、ト
ランジスタＱｒｈをオンして出力ライン２２のキャリア
を除去する。
ランジスタＱａ1 〜Ｑａn がオフ状態となる。そして、
水平走査回路２３からパルスφｈ1 〜φｈn が順次出力
され、それに従ってキャパシタＣ1 〜Ｃn に蓄積された
読出し信号がトランジスタＱ1 〜Ｑn を介して順次出力
ライン２２へ取り出され、アンプ２４を通して出力信号
Ｖout として外部へシリアルに出力される。なお、各読
出し信号が出力される毎にパルスφｒｈが立上がり、ト
ランジスタＱｒｈをオンして出力ライン２２のキャリア
を除去する。
【００２１】この信号出力動作と並行してパルスφｖｃ
をハイレベルにしてトランジスタＱｂ1 〜Ｑｂn をオン
とし、垂直ラインＶＬ1 〜ＶＬn を接地する。
をハイレベルにしてトランジスタＱｂ1 〜Ｑｂn をオン
とし、垂直ラインＶＬ1 〜ＶＬn を接地する。
【００２２】またパルスφｒを期間Ｔ2 で負電位とし
て、第１ラインのＭＯＳトランジスタＴｒをオン状態と
する（第１リセット）。
て、第１ラインのＭＯＳトランジスタＴｒをオン状態と
する（第１リセット）。
【００２３】これによって、すでに述べたように素子Ｓ
11〜Ｓ1nのｐベース領域３の電位は、接地電位Ｖc に均
一に設定され、さらに期間Ｔ3 のリフレッシュ動作によ
り初期の負電位に復帰し（第２リセット）、蓄積動作を
開始する。
11〜Ｓ1nのｐベース領域３の電位は、接地電位Ｖc に均
一に設定され、さらに期間Ｔ3 のリフレッシュ動作によ
り初期の負電位に復帰し（第２リセット）、蓄積動作を
開始する。
【００２４】こうして第１ラインの動作が終了すると、
パルスφｖ1 が立下がり、スイッチＳＷ1 をオフ状態と
する。続いて、パルスφｔが立上がりトランジスタＱａ
1 〜Ｑａn をオン状態とする。これによって、キャパシ
タＣ1 〜Ｃn に残留しているキャリアを垂直ラインＶＬ
1 〜ＶＬn 及びトランジスタＱｂ1 〜Ｑｂn を通して除
去する。
パルスφｖ1 が立下がり、スイッチＳＷ1 をオフ状態と
する。続いて、パルスφｔが立上がりトランジスタＱａ
1 〜Ｑａn をオン状態とする。これによって、キャパシ
タＣ1 〜Ｃn に残留しているキャリアを垂直ラインＶＬ
1 〜ＶＬn 及びトランジスタＱｂ1 〜Ｑｂn を通して除
去する。
【００２５】以下同様の動作をライン毎に行い、第２〜
第ｍラインの読出し信号を順次出力する。
第ｍラインの読出し信号を順次出力する。
【００２６】このように、３値レベルのパルスφｒによ
り駆動される光電変換素子を用いれば、期間Ｔ2 におい
て各ラインの素子のベース電位が一定電位に設定され、
その後、期間Ｔ3 においてリフレッシュ動作が行われる
ために、残像特性が良好で、光電変換特性の線形性の良
い光電変換装置を得ることができる。しかも、ライン方
向に素子分離領域を必要としないため、素子の微細化に
適し、高解像度化に容易に対応できる光電変換装置を得
ることができる。
り駆動される光電変換素子を用いれば、期間Ｔ2 におい
て各ラインの素子のベース電位が一定電位に設定され、
その後、期間Ｔ3 においてリフレッシュ動作が行われる
ために、残像特性が良好で、光電変換特性の線形性の良
い光電変換装置を得ることができる。しかも、ライン方
向に素子分離領域を必要としないため、素子の微細化に
適し、高解像度化に容易に対応できる光電変換装置を得
ることができる。
【００２７】
【発明が解決しようとしている課題】しかしながら、上
記従来例の光電変換装置では、蓄積時間を可変させるこ
とは困難であり、ＣＣＤエリアセンサ等の機能の１つで
ある電子シャッターを行うことは困難であった。従って
上記従来の光電変換装置では外部にメカニカルシャッタ
ーを設けることにより、シャッター機能を実現してい
た。
記従来例の光電変換装置では、蓄積時間を可変させるこ
とは困難であり、ＣＣＤエリアセンサ等の機能の１つで
ある電子シャッターを行うことは困難であった。従って
上記従来の光電変換装置では外部にメカニカルシャッタ
ーを設けることにより、シャッター機能を実現してい
た。
【００２８】
【課題を解決するための手段】本発明の光電変換装置
は、第一導電型の半導体からなる制御電極領域と、前記
第一導電型とは異なる第二導電型の半導体からなる第一
及び第二の主電極領域と、を有し、光エネルギーを受け
ることにより生成されるキャリアを前記制御電極領域に
蓄積可能なトランジスタのｎ×ｍ個を具備し、蓄積動
作、読み出し動作及びリフレッシュ動作を行う光電変換
装置において、前記トランジスタの前記第一の主電極領
域に電気的に接続されたｎ個の第一の共通線と、前記ト
ランジスタの前記制御電極領域に電気的に接続されたｍ
個の第二の共通線と、を備えたマトリクスと、前記トラ
ンジスタの制御電極領域に蓄積されたキャリアに基づく
信号を前記ｎ個の第一の共通線から順次読み出す為に、
前記ｍ個の第二の共通線に順次読み出しパルスを印加す
る第一の走査手段と、前記トランジスタの制御電極領域
に蓄積されたキャリアを順次リフレッシュする為に、前
記読み出しパルスを印加する第二の共通線とは異なる第
二の共通線に順次リセットパルスを印加する第二の走査
手段と、を有するものである。
は、第一導電型の半導体からなる制御電極領域と、前記
第一導電型とは異なる第二導電型の半導体からなる第一
及び第二の主電極領域と、を有し、光エネルギーを受け
ることにより生成されるキャリアを前記制御電極領域に
蓄積可能なトランジスタのｎ×ｍ個を具備し、蓄積動
作、読み出し動作及びリフレッシュ動作を行う光電変換
装置において、前記トランジスタの前記第一の主電極領
域に電気的に接続されたｎ個の第一の共通線と、前記ト
ランジスタの前記制御電極領域に電気的に接続されたｍ
個の第二の共通線と、を備えたマトリクスと、前記トラ
ンジスタの制御電極領域に蓄積されたキャリアに基づく
信号を前記ｎ個の第一の共通線から順次読み出す為に、
前記ｍ個の第二の共通線に順次読み出しパルスを印加す
る第一の走査手段と、前記トランジスタの制御電極領域
に蓄積されたキャリアを順次リフレッシュする為に、前
記読み出しパルスを印加する第二の共通線とは異なる第
二の共通線に順次リセットパルスを印加する第二の走査
手段と、を有するものである。
【００２９】本発明の光電変換装置の駆動方法は、第一
導電型の半導体からなる制御電極領域と、前記第一導電
型とは異なる第二導電型の半導体からなる第一及び第二
の主電極領域と、を有し、光エネルギーを受けることに
より生成されるキャリアを前記制御電極領域に蓄積可能
なトランジスタのｎ×ｍ個を具備するとともに、前記ト
ランジスタの前記第一の主電極領域に電気的に接続され
たｎ個の第一の共通線と、前記トランジスタの前記制御
電極領域に電気的に接続されたｍ個の第二の共通線と、
を備えたマトリクスを具備し、蓄積動作、読み出し動作
及びリフレッシュ動作を行う光電変換装置の駆動方法で
あって、前記トランジスタの制御電極領域に蓄積された
キャリアをリフレッシュする為のリセットパルスと、前
記トランジスタの制御電極領域に蓄積されたキャリアに
基づく信号を読み出す為の読み出しパルスと、を独立に
前記ｍ個の第二の共通線の内の別々の第二の共通線に印
加して順次走査し、蓄積動作期間を、前記リセットパル
スによるリセット動作終了後から前記読み出しパルスに
よる読み出し動作開始までとした光電変換装置の駆動方
法である。
導電型の半導体からなる制御電極領域と、前記第一導電
型とは異なる第二導電型の半導体からなる第一及び第二
の主電極領域と、を有し、光エネルギーを受けることに
より生成されるキャリアを前記制御電極領域に蓄積可能
なトランジスタのｎ×ｍ個を具備するとともに、前記ト
ランジスタの前記第一の主電極領域に電気的に接続され
たｎ個の第一の共通線と、前記トランジスタの前記制御
電極領域に電気的に接続されたｍ個の第二の共通線と、
を備えたマトリクスを具備し、蓄積動作、読み出し動作
及びリフレッシュ動作を行う光電変換装置の駆動方法で
あって、前記トランジスタの制御電極領域に蓄積された
キャリアをリフレッシュする為のリセットパルスと、前
記トランジスタの制御電極領域に蓄積されたキャリアに
基づく信号を読み出す為の読み出しパルスと、を独立に
前記ｍ個の第二の共通線の内の別々の第二の共通線に印
加して順次走査し、蓄積動作期間を、前記リセットパル
スによるリセット動作終了後から前記読み出しパルスに
よる読み出し動作開始までとした光電変換装置の駆動方
法である。
【００３０】
【作 用】本発明の光電変換装置は、リセットパルスと
読み出しパルスとを別々の共通線に印加できる回路構
成、即ち、読み出しパルスを印加する第一の走査手段、
リセットパルスを印加する第二の走査手段を設けること
で、蓄積時間を任意に設定できるようにしたものであ
る。
読み出しパルスとを別々の共通線に印加できる回路構
成、即ち、読み出しパルスを印加する第一の走査手段、
リセットパルスを印加する第二の走査手段を設けること
で、蓄積時間を任意に設定できるようにしたものであ
る。
【００３１】また、本発明の光電変換装置の駆動方法
は、リセットパルスと読み出しパルスとを独立にｍ個の
第二の共通線の内の別々の第二の共通線に印加して順次
走査することで、蓄積時間を任意に設定できるようにし
たものである。
は、リセットパルスと読み出しパルスとを独立にｍ個の
第二の共通線の内の別々の第二の共通線に印加して順次
走査することで、蓄積時間を任意に設定できるようにし
たものである。
【００３２】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 〔実施例１〕図１に本発明の光電変換装置の第１の実施
例の回路構成図を示す。なお、図１において図８の従来
例と同一構成部材については同一番号を付け説明を省略
する。図１において、２５は第２の垂直走査回路であ
り、２６は入力端子である。各ラインにおける素子の電
極６は各水平ラインＨＬ1 〜ＨＬm にそれぞれ共通接続
され、それぞれスイッチＳＷａ1 〜ＳＷａm を介して端
子２０に接続されるとともに、それぞれスイッチＳＷｂ
1 〜ＳＷｂm を介して端子２６に接続される。端子２０
にはパルスφRAが入力し、端子２６にはパルスφRBが入
力する。
詳細に説明する。 〔実施例１〕図１に本発明の光電変換装置の第１の実施
例の回路構成図を示す。なお、図１において図８の従来
例と同一構成部材については同一番号を付け説明を省略
する。図１において、２５は第２の垂直走査回路であ
り、２６は入力端子である。各ラインにおける素子の電
極６は各水平ラインＨＬ1 〜ＨＬm にそれぞれ共通接続
され、それぞれスイッチＳＷａ1 〜ＳＷａm を介して端
子２０に接続されるとともに、それぞれスイッチＳＷｂ
1 〜ＳＷｂm を介して端子２６に接続される。端子２０
にはパルスφRAが入力し、端子２６にはパルスφRBが入
力する。
【００３３】次に図２のタイミングチャートを参照し
て、動作を説明する。
て、動作を説明する。
【００３４】まず、第１の垂直走査回路２１のパルスφ
VA1 をハイレベルにしてスイッチＳＷａ1 をオン状態と
する。また、パルスφｔをハイレベルにしてトランジス
タＱａ1 〜Ｑａn をオン状態とする。
VA1 をハイレベルにしてスイッチＳＷａ1 をオン状態と
する。また、パルスφｔをハイレベルにしてトランジス
タＱａ1 〜Ｑａn をオン状態とする。
【００３５】次に、パルスφRAを期間Ｔ1 だけ正電位と
すると、スイッチＳＷａ1 を通して第１ラインの素子Ｓ
11〜Ｓ1nの電極６に正電圧が印加される。これにより第
１ラインの読出し動作が行われ、第１ラインの読出し信
号が垂直ラインＶＬ1 〜ＶＬ n およびトランジスタＱａ
1 〜Ｑａn を通してキャパシタＣ1 〜Ｃn に各々蓄積さ
れる。
すると、スイッチＳＷａ1 を通して第１ラインの素子Ｓ
11〜Ｓ1nの電極６に正電圧が印加される。これにより第
１ラインの読出し動作が行われ、第１ラインの読出し信
号が垂直ラインＶＬ1 〜ＶＬ n およびトランジスタＱａ
1 〜Ｑａn を通してキャパシタＣ1 〜Ｃn に各々蓄積さ
れる。
【００３６】次に、パルスφｔがローレベルとなりトラ
ンジスタＱａ1 〜Ｑａn がオフ状態となる。そして、水
平走査回路２３からパルスφｈ1 〜φｈn が順次出力さ
れ、それに従ってキャパシタＣ1 〜Ｃn に蓄積された読
み出し信号がトランジスタＱ1 〜Ｑn を介して順次出力
ライン２２へ取り出され、アンプ２４を通して出力信号
Ｖout として外部へシリアルに出力される。なお、各読
出し信号が出力される毎にパルスφｒｈが立上り、トラ
ンジスタＱｒｈをオンして出力ライン２２のキャリアを
除去する。
ンジスタＱａ1 〜Ｑａn がオフ状態となる。そして、水
平走査回路２３からパルスφｈ1 〜φｈn が順次出力さ
れ、それに従ってキャパシタＣ1 〜Ｃn に蓄積された読
み出し信号がトランジスタＱ1 〜Ｑn を介して順次出力
ライン２２へ取り出され、アンプ２４を通して出力信号
Ｖout として外部へシリアルに出力される。なお、各読
出し信号が出力される毎にパルスφｒｈが立上り、トラ
ンジスタＱｒｈをオンして出力ライン２２のキャリアを
除去する。
【００３７】この第１ラインの信号読出し動作と並行し
て他の任意の水平ライン（以下、第ｘラインとして説明
する）のリセット動作を行う。第２の垂直走査回路２５
のパルスφVBx をハイレベルにしてスイッチＳＷｂx を
オン状態とする。ここでパルスφVBx はパルスφVA1 と
同期させている。
て他の任意の水平ライン（以下、第ｘラインとして説明
する）のリセット動作を行う。第２の垂直走査回路２５
のパルスφVBx をハイレベルにしてスイッチＳＷｂx を
オン状態とする。ここでパルスφVBx はパルスφVA1 と
同期させている。
【００３８】リセット方法は従来例と同様に行うことが
できる。パルスφRBを期間Ｔ2 で負電位として第ｘライ
ンのｐ−ＭＯＳトランジスタＴｒをオン状態として第１
リセットを行う。
できる。パルスφRBを期間Ｔ2 で負電位として第ｘライ
ンのｐ−ＭＯＳトランジスタＴｒをオン状態として第１
リセットを行う。
【００３９】次にパルスφVcをハイレベルにしてトラン
ジスタＱｂ1 〜Ｑｂn をオンとし、垂直ラインＶＬ1 〜
ＶＬn を接地する。この時、パルスφRBをオンさせるこ
とにより第２リセットを行う。
ジスタＱｂ1 〜Ｑｂn をオンとし、垂直ラインＶＬ1 〜
ＶＬn を接地する。この時、パルスφRBをオンさせるこ
とにより第２リセットを行う。
【００４０】これによって、すでに述べた様に第ｘライ
ンの素子Ｓｘ1 〜Ｓｘn のｐベース電位は第１リセット
により接地電位Ｖｃに均一に設定され、次の第２リセッ
トにより初期の負電位に復帰し、蓄積動作を開始する。
ンの素子Ｓｘ1 〜Ｓｘn のｐベース電位は第１リセット
により接地電位Ｖｃに均一に設定され、次の第２リセッ
トにより初期の負電位に復帰し、蓄積動作を開始する。
【００４１】こうして、第１ラインの信号読み出し動作
と第ｘラインのリセット動作が終了すると、パルスφVA
1 とパルスφVBx が立下がり、スイッチＳＷａ1 とスイ
ッチＳＷｂx とがオフ状態となる。続いてパルスφｔが
立上がり、トランジスタＱａ1 〜Ｑａn をオン状態とす
る。これによってキャパシタＣ1 〜Ｃn に残留している
キャリアを垂直ラインＶＬ1 〜ＶＬn およびトランジス
タＱｂ1 〜Ｑｂn を通して除去する。
と第ｘラインのリセット動作が終了すると、パルスφVA
1 とパルスφVBx が立下がり、スイッチＳＷａ1 とスイ
ッチＳＷｂx とがオフ状態となる。続いてパルスφｔが
立上がり、トランジスタＱａ1 〜Ｑａn をオン状態とす
る。これによってキャパシタＣ1 〜Ｃn に残留している
キャリアを垂直ラインＶＬ1 〜ＶＬn およびトランジス
タＱｂ1 〜Ｑｂn を通して除去する。
【００４２】以下同様の動作をライン毎に行い第２〜第
ｍラインの読出し信号を順次出力するとともに、第ｘ＋
１〜第ｘ＋ｍ−１ラインのリセットが順次行われる。
ｍラインの読出し信号を順次出力するとともに、第ｘ＋
１〜第ｘ＋ｍ−１ラインのリセットが順次行われる。
【００４３】このように読出しを行うラインとリセット
を行うラインを異ならせたことが本発明の特徴である。
図８に示した従来の光電変換装置では、あるライン（例
えば第ｙライン）で各センサ素子からキャパシタＣ1 〜
Ｃn に信号が読出されると第１，第２リセットが行われ
て蓄積動作が開始され、この開始時（リセット後）から
次の読み出し動作までが第ｙラインでの蓄積時間となる
が、本実施例の光電変換装置では、第ｙラインでの信号
蓄積動作の開始（リセット終了）は、別のラインの信号
読み出し期間に行われ、当該第ｙラインの読み出し動作
と無関係に行うことができる。すなわち、従来では一定
であった蓄積時間を可変にすることができる。この蓄積
時間の可変の方法を図３を用いて説明する。
を行うラインを異ならせたことが本発明の特徴である。
図８に示した従来の光電変換装置では、あるライン（例
えば第ｙライン）で各センサ素子からキャパシタＣ1 〜
Ｃn に信号が読出されると第１，第２リセットが行われ
て蓄積動作が開始され、この開始時（リセット後）から
次の読み出し動作までが第ｙラインでの蓄積時間となる
が、本実施例の光電変換装置では、第ｙラインでの信号
蓄積動作の開始（リセット終了）は、別のラインの信号
読み出し期間に行われ、当該第ｙラインの読み出し動作
と無関係に行うことができる。すなわち、従来では一定
であった蓄積時間を可変にすることができる。この蓄積
時間の可変の方法を図３を用いて説明する。
【００４４】図３（Ａ）において、第Ｋラインが読み出
しラインで第Ｌラインがリセットラインである。次の読
出し動作では図３（Ｂ）の状態となり、第Ｋ＋１ライン
が読出しラインで第Ｌ＋１がリセットラインとなる。
しラインで第Ｌラインがリセットラインである。次の読
出し動作では図３（Ｂ）の状態となり、第Ｋ＋１ライン
が読出しラインで第Ｌ＋１がリセットラインとなる。
【００４５】そして順次読出し動作を行っていくと図３
（Ｃ）のように第Ｌラインが読みラインとなる。従って
読出しラインとリセットラインはある一定の間隔となっ
ており、この間隔が蓄積時間（図３（Ａ）のリセット動
作終了時から図３（Ｃ）の読み出し開始時までの時間）
となる。この蓄積時間は第１の垂直走査回路と第２の垂
直走査回路のスタートの時間を変えることにより任意に
設定できる。このように、本実施例では電子シャッター
機能を持たせることができる。
（Ｃ）のように第Ｌラインが読みラインとなる。従って
読出しラインとリセットラインはある一定の間隔となっ
ており、この間隔が蓄積時間（図３（Ａ）のリセット動
作終了時から図３（Ｃ）の読み出し開始時までの時間）
となる。この蓄積時間は第１の垂直走査回路と第２の垂
直走査回路のスタートの時間を変えることにより任意に
設定できる。このように、本実施例では電子シャッター
機能を持たせることができる。
【００４６】なお、電子シャッター機能を作動させない
場合には、第２の垂直走査回路を動作させないようにす
る。これは同一水平ラインにφRAとφRBとを同時に印加
することを防ぐためである。φRAのみでも読出しとリセ
ットが可能なように、φRAは３値パルスを用いている。
場合には、第２の垂直走査回路を動作させないようにす
る。これは同一水平ラインにφRAとφRBとを同時に印加
することを防ぐためである。φRAのみでも読出しとリセ
ットが可能なように、φRAは３値パルスを用いている。
【００４７】本実施例によれば、第１の垂直走査回路か
ら読出しとリセットを行うパルスを印加し、第２の垂直
走査回路からリセットのみを行うパルスを電子シャッタ
ー機能動作時のみ、それ以外のラインに印加することに
より、蓄積時間を可変させることが可能となった。 〔実施例２〕図４は本発明の第２実施例の動作を示すタ
イミングチャートである。なお、回路構成は図１に示し
た実施例１と同じである。実施例１ではφVA1 とφVBx
のハイレベル期間は同じタイミングであったが、本実施
例においては、φVBx の方が遅く立ち上がるのが特徴で
ある。φVBx は容量Ｃ1 〜Ｃn への信号転送終了後、か
つ、φRAが負のレベルになる前（第１リセット開始前）
に立ち上がらせる。
ら読出しとリセットを行うパルスを印加し、第２の垂直
走査回路からリセットのみを行うパルスを電子シャッタ
ー機能動作時のみ、それ以外のラインに印加することに
より、蓄積時間を可変させることが可能となった。 〔実施例２〕図４は本発明の第２実施例の動作を示すタ
イミングチャートである。なお、回路構成は図１に示し
た実施例１と同じである。実施例１ではφVA1 とφVBx
のハイレベル期間は同じタイミングであったが、本実施
例においては、φVBx の方が遅く立ち上がるのが特徴で
ある。φVBx は容量Ｃ1 〜Ｃn への信号転送終了後、か
つ、φRAが負のレベルになる前（第１リセット開始前）
に立ち上がらせる。
【００４８】本実施例のタイミングを用いるとφRAとφ
RBは同一パルスでも良く、パルスを１つ減らすことが可
能となる。 〔実施例３〕図５は本発明の第３実施例の動作を示すタ
イミングチャートである。本実施例においても、回路構
成は実施例１と同様である。
RBは同一パルスでも良く、パルスを１つ減らすことが可
能となる。 〔実施例３〕図５は本発明の第３実施例の動作を示すタ
イミングチャートである。本実施例においても、回路構
成は実施例１と同様である。
【００４９】図５に示す様に本実施例では光電変換素子
からキャパシタＣ1 〜Ｃn へ信号を読み出す期間Ｔ1 で
φVA1 がハイレベルになり、その後ローレベルに戻る。
φVBx は実施例２と同じタイミングでキャパシタＣ1 〜
Ｃn へ信号転送後かつ第１リセット開始前にハイレベル
となる。実施例１では電子シャッター動作を行わない場
合、第２の垂直走査回路を止める必要性があったが、本
実施例では止めずに動かしておく様になる。 〔実施例４〕図６は本発明の光電変換装置の他の実施例
を示す回路構成図である。なお、図１の構成部材と同一
構成部材については同一番号を付け説明を省略する。本
実施例の光電変換装置は実施例１，２で説明したタイミ
ングチャートと同じタイミングで動作させることができ
る。
からキャパシタＣ1 〜Ｃn へ信号を読み出す期間Ｔ1 で
φVA1 がハイレベルになり、その後ローレベルに戻る。
φVBx は実施例２と同じタイミングでキャパシタＣ1 〜
Ｃn へ信号転送後かつ第１リセット開始前にハイレベル
となる。実施例１では電子シャッター動作を行わない場
合、第２の垂直走査回路を止める必要性があったが、本
実施例では止めずに動かしておく様になる。 〔実施例４〕図６は本発明の光電変換装置の他の実施例
を示す回路構成図である。なお、図１の構成部材と同一
構成部材については同一番号を付け説明を省略する。本
実施例の光電変換装置は実施例１，２で説明したタイミ
ングチャートと同じタイミングで動作させることができ
る。
【００５０】本実施例においては図６に示すように、φ
RBの入力部にスイッチＳＷｃが設けられており、スイッ
チＳＷｃを電子シャッターモード時にオン、それ以外の
時にオフさせる。本実施例においては、第２の垂直走査
回路は、電子シャッターモードにかかわらず動作させて
おく。
RBの入力部にスイッチＳＷｃが設けられており、スイッ
チＳＷｃを電子シャッターモード時にオン、それ以外の
時にオフさせる。本実施例においては、第２の垂直走査
回路は、電子シャッターモードにかかわらず動作させて
おく。
【００５１】以上の実施例１〜４において、第１の垂直
走査回路と第２の垂直走査回路を逆に、φRAとφRBを逆
にしても良いのは勿論である。
走査回路と第２の垂直走査回路を逆に、φRAとφRBを逆
にしても良いのは勿論である。
【００５２】又、動作もインターレース、ノンインター
レースにかかわらず本発明が適用されることは言うまで
もない。
レースにかかわらず本発明が適用されることは言うまで
もない。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
読出し動作を行うラインとリセット動作を行うラインを
異らせることにより従来の動作モードの機能を有したま
ま高速の電子シャッター動作が行える光電変換装置が可
能となる。
読出し動作を行うラインとリセット動作を行うラインを
異らせることにより従来の動作モードの機能を有したま
ま高速の電子シャッター動作が行える光電変換装置が可
能となる。
【図面の簡単な説明】
【図１】本発明の光電変換装置の第１の実施例の回路構
成図である。
成図である。
【図２】本発明の光電変換装置の第１実施例のタイミン
グチャートである。
グチャートである。
【図３】本発明の光電変換装置の第１実施例の蓄積時間
の説明図である。
の説明図である。
【図４】本発明の第２実施例のタイミングチャートであ
る。
る。
【図５】本発明の第３実施例のタイミングチャートであ
る。
る。
【図６】本発明の光電変換装置の他の実施例の回路構成
図である。
図である。
【図７】従来の光電変換装置の構造を示す概略的断面図
である。
である。
【図８】従来の光電変換装置の回路構成図である。
【図９】従来の光電変換装置のタイミングチャートであ
る。
る。
【符号の説明】 １ ｎ型Ｓｉ基板 ２ ｎ- エピタキシャル層 ３ ｐ型ベース ４ ｎ+ 型エミッタ ５ 酸化膜 ６ 電極 ７ エミッタ電極 ８ 保護膜 ９ ｎ+ 型領域 １０ コレクタ電極 ２０ 入力端子 ２１ 第１の垂直走査回路 ２２ 出力線 ２３ 水平走査回路 ２４ アンプ ２５ 第２の垂直走査回路 ２６ 入力端子
Claims (6)
- 【請求項１】 第一導電型の半導体からなる制御電極領
域と、前記第一導電型とは異なる第二導電型の半導体か
らなる第一及び第二の主電極領域と、を有し、光エネル
ギーを受けることにより生成されるキャリアを前記制御
電極領域に蓄積可能なトランジスタのｎ×ｍ個を具備
し、蓄積動作、読み出し動作及びリフレッシュ動作を行
う光電変換装置において、 前記トランジスタの前記第一の主電極領域に電気的に接
続されたｎ個の第一の共通線と、前記トランジスタの前
記制御電極領域に電気的に接続されたｍ個の第二の共通
線と、を備えたマトリクスと、 前記トランジスタの制御電極領域に蓄積されたキャリア
に基づく信号を前記ｎ個の第一の共通線から順次読み出
す為に、前記ｍ個の第二の共通線に順次読み出しパルス
を印加する第一の走査手段と、 前記トランジスタの制御電極領域に蓄積されたキャリア
を順次リフレッシュする為に、前記読み出しパルスを印
加する第二の共通線とは異なる第二の共通線に順次リセ
ットパルスを印加する第二の走査手段と、を有すること
を特徴とする光電変換装置。 - 【請求項２】 前記第二の走査手段によるリフレッシュ
動作終了後から前記第一の走査手段による読み出し動作
開始までを蓄積動作期間とした請求項１記載の光電変換
装置。 - 【請求項３】 前記第一の走査手段及び前記第二の走査
手段は、それぞれ、前記ｍ個の第二の共通線に各々接続
され、且つ前記第二の共通線にリセットパルス又は読み
出しパルスを印加するスイッチと、このスイッチの開閉
制御を行う信号を出力する走査回路とを有する請求項１
記載の光電変換装置。 - 【請求項４】 前記リセットパルス及び前記読み出しパ
ルスは、三値パルスである請求項１記載の光電変換装
置。 - 【請求項５】 前記リセットパルスを前記第二の走査手
段のスイッチに供給するタイミングと、前記読み出しパ
ルスを前記第一の走査手段のスイッチに供給するタイミ
ングとをずらすことで蓄積時間を調整した請求項３記載
の光電変換装置。 - 【請求項６】 第一導電型の半導体からなる制御電極領
域と、前記第一導電型とは異なる第二導電型の半導体か
らなる第一及び第二の主電極領域と、を有し、光エネル
ギーを受けることにより生成されるキャリアを前記制御
電極領域に蓄積可能なトランジスタのｎ×ｍ個を具備す
るとともに、前記トランジスタの前記第一の主電極領域
に電気的に接続されたｎ個の第一の共通線と、前記トラ
ンジスタの前記制御電極領域に電気的に接続されたｍ個
の第二の共通線と、を備えたマトリクスを具備し、蓄積
動作、読み出し動作及びリフレッシュ動作を行う光電変
換装置の駆動方法であって、 前記トランジスタの制御電極領域に蓄積されたキャリア
をリフレッシュする為のリセットパルスと、前記トラン
ジスタの制御電極領域に蓄積されたキャリアに基づく信
号を読み出す為の読み出しパルスと、を独立に前記ｍ個
の第二の共通線の内の別々の第二の共通線に印加して順
次走査し、 蓄積動作期間を、前記リセットパルスによるリセット動
作終了後から前記読み出しパルスによる読み出し動作開
始までとした光電変換装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141177A JPH06334923A (ja) | 1993-05-21 | 1993-05-21 | 光電変換装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141177A JPH06334923A (ja) | 1993-05-21 | 1993-05-21 | 光電変換装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334923A true JPH06334923A (ja) | 1994-12-02 |
Family
ID=15285941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5141177A Pending JPH06334923A (ja) | 1993-05-21 | 1993-05-21 | 光電変換装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334923A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700611B1 (en) | 1998-11-16 | 2004-03-02 | Matsushita Electric Industrial Co., Ltd. | Amplifying solid-state imaging device, and method for driving the same |
| US7057655B1 (en) | 1998-10-14 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | Amplifying solid-state imaging device, and method for driving the same |
-
1993
- 1993-05-21 JP JP5141177A patent/JPH06334923A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057655B1 (en) | 1998-10-14 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | Amplifying solid-state imaging device, and method for driving the same |
| US7532243B2 (en) | 1998-10-14 | 2009-05-12 | Panasonic Corporation | Amplifying solid-state imaging device, and method for driving the same |
| US7821556B2 (en) | 1998-10-14 | 2010-10-26 | Panasonic Corporation | Amplifying solid-state imaging device, and method for driving the same |
| US8218048B2 (en) | 1998-10-14 | 2012-07-10 | Panasonic Corporation | Amplifying solid-state imaging device, and method for driving the same |
| US6700611B1 (en) | 1998-11-16 | 2004-03-02 | Matsushita Electric Industrial Co., Ltd. | Amplifying solid-state imaging device, and method for driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0593139A2 (en) | Photoelectric converting apparatus | |
| EP0741493B1 (en) | Solid state image pickup apparatus | |
| EP0272152B1 (en) | Signal reading out circuit | |
| JP2768686B2 (ja) | トランジスタ・イメージ・センサ・アレイとこれを用いて像を検出する方法並びに電圧信号を感知する装置および方法 | |
| US5587738A (en) | Solid-state image pickup device having plural switches for subtracting a stored signal from a pixel output | |
| US4573077A (en) | Solid state image sensing device with photometry function | |
| EP0168030B1 (en) | Contact type image sensor and driving method therefor | |
| US20040046879A1 (en) | Solid state image pickup apparatus | |
| JPH11112018A (ja) | 固体撮像装置と信号検出装置と信号蓄積装置 | |
| US5119202A (en) | Scan circuit with bootstrap drive | |
| US4531156A (en) | Solid state image pickup device | |
| US4626916A (en) | Solid state image pickup device | |
| US4055836A (en) | Charge transfer readout circuits | |
| US4016550A (en) | Charge transfer readout of charge injection device arrays | |
| JPH084129B2 (ja) | 光電変換装置 | |
| JPH06334923A (ja) | 光電変換装置及びその駆動方法 | |
| JPS6295800A (ja) | 集積回路用制御方法及び装置 | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JPS63186466A (ja) | 光電変換装置 | |
| JP3332375B2 (ja) | 撮像装置 | |
| JPH06217205A (ja) | 固体撮像素子 | |
| JPH11266400A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
| JP2635966B2 (ja) | 撮像装置 | |
| JPH0410569A (ja) | 光電変換装置 | |
| JPH0746839B2 (ja) | 光電変換装置 |