JPH0471341B2 - - Google Patents
Info
- Publication number
- JPH0471341B2 JPH0471341B2 JP58115008A JP11500883A JPH0471341B2 JP H0471341 B2 JPH0471341 B2 JP H0471341B2 JP 58115008 A JP58115008 A JP 58115008A JP 11500883 A JP11500883 A JP 11500883A JP H0471341 B2 JPH0471341 B2 JP H0471341B2
- Authority
- JP
- Japan
- Prior art keywords
- charge storage
- charge
- gate
- detection element
- surface potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 210000000352 storage cell Anatomy 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 50
- 238000001514 detection method Methods 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000005693 optoelectronics Effects 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000009825 accumulation Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 9
- 238000005513 bias potential Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14875—Infrared CCD or CID imagers
- H01L27/14881—Infrared CCD or CID imagers of the hybrid type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアンチブルーミング効果を有する光電
装置に関する。更に詳細には、本発明は半導体基
板に集積された光電装置の技術に関する。
装置に関する。更に詳細には、本発明は半導体基
板に集積された光電装置の技術に関する。
これらの光電装置の欠点の１つはブルーミング
に対する抵抗力が小さいことにある。光電装置の
１点が余りに強く照射されると、この点に注入さ
れた電荷が光電装置中に分散することがあり、従
つてこれらの分散した電荷のために画像の欠損が
生ずる。
に対する抵抗力が小さいことにある。光電装置の
１点が余りに強く照射されると、この点に注入さ
れた電荷が光電装置中に分散することがあり、従
つてこれらの分散した電荷のために画像の欠損が
生ずる。
この欠点を解消するため、過剰な電荷を吸収す
るアンチブルーミング素子を用いることが知られ
ている。こうした素子では過剰照射された点の読
取信号はクリツピングされ、残りの部分を妨害す
ることがなくなる。しかしながら先行技術では光
電装置にアンチブルーミング素子を付加するのは
光電装置を著しく複雑な構造にする。
るアンチブルーミング素子を用いることが知られ
ている。こうした素子では過剰照射された点の読
取信号はクリツピングされ、残りの部分を妨害す
ることがなくなる。しかしながら先行技術では光
電装置にアンチブルーミング素子を付加するのは
光電装置を著しく複雑な構造にする。
本発明は、光電装置の基本設計を若干変更する
だけでアンチブルーミング効果を与える光電装置
に関する。
だけでアンチブルーミング効果を与える光電装置
に関する。
本発明によるならば、少なくとも１つの光電検
出素子を含む第１の基板部分と、 電荷蓄積期間の間、前記光電検出素子で発生し
た電荷を受けるために、各光電検出素子ごとに電
荷蓄積セルを有しており、該電荷蓄積セルが、前
記光電検出素子から供給される電荷の蓄積により
電位が低下するように前記光電検出素子に接続さ
れている、前記第１の基板部分から分離されてい
る第２の基板部分と、 前記第１の基板部分を第１のバイアス電位にバ
イアスするための第１バイアス手段と、 前記第２の基板部分を第２のバイアス電位にバ
イアスするための第２バイアス手段と、 各電荷蓄積セルを他の電荷蓄積セルから分離す
るために当該電荷蓄積セルを囲んでおり、前記電
荷蓄積期間の間、前記第１の基板部分の第１バイ
アス電位と当該電荷蓄積セルの表面電位との差が
前記光電検出素子の開回路電圧の値より大きくな
るような値の所定の表面電位を与える手段と を具備しており、過剰照射のときには、前記電荷
蓄積セルの電位低下は、前記光電検出素子の両端
間の電圧が前記開回路電圧に等しくなるレベルで
止まり、前記光電検出素子から電荷が更に供給さ
れることを禁止して、前記電荷蓄積セルの電位が
更に低下することを防止するように構成されたこ
とを特徴とするアンチブルーミング効果を有する
光電装置が提供される。
出素子を含む第１の基板部分と、 電荷蓄積期間の間、前記光電検出素子で発生し
た電荷を受けるために、各光電検出素子ごとに電
荷蓄積セルを有しており、該電荷蓄積セルが、前
記光電検出素子から供給される電荷の蓄積により
電位が低下するように前記光電検出素子に接続さ
れている、前記第１の基板部分から分離されてい
る第２の基板部分と、 前記第１の基板部分を第１のバイアス電位にバ
イアスするための第１バイアス手段と、 前記第２の基板部分を第２のバイアス電位にバ
イアスするための第２バイアス手段と、 各電荷蓄積セルを他の電荷蓄積セルから分離す
るために当該電荷蓄積セルを囲んでおり、前記電
荷蓄積期間の間、前記第１の基板部分の第１バイ
アス電位と当該電荷蓄積セルの表面電位との差が
前記光電検出素子の開回路電圧の値より大きくな
るような値の所定の表面電位を与える手段と を具備しており、過剰照射のときには、前記電荷
蓄積セルの電位低下は、前記光電検出素子の両端
間の電圧が前記開回路電圧に等しくなるレベルで
止まり、前記光電検出素子から電荷が更に供給さ
れることを禁止して、前記電荷蓄積セルの電位が
更に低下することを防止するように構成されたこ
とを特徴とするアンチブルーミング効果を有する
光電装置が提供される。
本発明を実施するには、光電検出素子を設けた
半導体基板と電荷蓄積セルを設けた半導体基板と
を、別々にバイアスできることが必要である。こ
れは、光電検出素子と電荷蓄積セルが２つの相違
する基板上に集積されている赤外線検出用の光電
装置の場合に特に肝要である。例えば、HgCdTe
が赤外線検出用の光電検出素子に使用され、又は
GaAs又はシリコン電荷蓄積セル及び電荷読取手
段に使用されている。
半導体基板と電荷蓄積セルを設けた半導体基板と
を、別々にバイアスできることが必要である。こ
れは、光電検出素子と電荷蓄積セルが２つの相違
する基板上に集積されている赤外線検出用の光電
装置の場合に特に肝要である。例えば、HgCdTe
が赤外線検出用の光電検出素子に使用され、又は
GaAs又はシリコン電荷蓄積セル及び電荷読取手
段に使用されている。
以下、本発明を２つの相違する基板を用いる赤
外線検出用の光電装置について説明するが、本発
明は任意の波長の照射線の検出用の光電装置にも
適用できることは勿論である。光電装置は単一の
半導体基板に集積した場合、例えば分離ボツクス
等を使用して基板の光電検出素子を保持する部分
及び電荷蓄積セルを保持する部分を別々にバイア
スできることが必要である。
外線検出用の光電装置について説明するが、本発
明は任意の波長の照射線の検出用の光電装置にも
適用できることは勿論である。光電装置は単一の
半導体基板に集積した場合、例えば分離ボツクス
等を使用して基板の光電検出素子を保持する部分
及び電荷蓄積セルを保持する部分を別々にバイア
スできることが必要である。
本発明により信号の蓄積に際して完全なアンチ
ブルーミング効果が保証された。１つの電荷蓄積
セルから隣りの電荷蓄積セルへの電荷のオーバー
フローはない。本発明の他の態様では電荷読取手
段に対して完全なアンチブルーミング効果が保証
される。電荷読取手段の寸法を最大電荷量の関数
として決定することが可能である。この最大電荷
量は各電荷蓄積セルから転送しうる量である。
ブルーミング効果が保証された。１つの電荷蓄積
セルから隣りの電荷蓄積セルへの電荷のオーバー
フローはない。本発明の他の態様では電荷読取手
段に対して完全なアンチブルーミング効果が保証
される。電荷読取手段の寸法を最大電荷量の関数
として決定することが可能である。この最大電荷
量は各電荷蓄積セルから転送しうる量である。
以下、本発明を添付の図面を参照して実施例に
より説明するが、これらの実施例は本発明を何ら
制限するものではない。
より説明するが、これらの実施例は本発明を何ら
制限するものではない。
各図では説明を明確にするため、各要素の寸
法、形状を無視し、同一の要素は同一の参照番号
で示す。
法、形状を無視し、同一の要素は同一の参照番号
で示す。
第１ａ図は本発明の光電装置の１実施例の概略
図である。図中の光電検出素子１はフオトダイオ
ードである。本発明は如何なるタイプの赤外線検
出素子にも適用され、例えばゲート−絶縁体−半
導体の形式の光電検出素子にも適用可能である。
図である。図中の光電検出素子１はフオトダイオ
ードである。本発明は如何なるタイプの赤外線検
出素子にも適用され、例えばゲート−絶縁体−半
導体の形式の光電検出素子にも適用可能である。
フオトダイオード１のアノードＡはバイアス電
圧Vp2を受ける。カソードＫは、波形の矢印で示
す検出すべき放射線によつてフオトダイオード１
内に生ずる電荷の蓄積用セルに接続線２によつて
接続される。
圧Vp2を受ける。カソードＫは、波形の矢印で示
す検出すべき放射線によつてフオトダイオード１
内に生ずる電荷の蓄積用セルに接続線２によつて
接続される。
本発明の光電装置の１実施例の平面図である第
５図に示す如く、フオトダイオード１は半導体基
板３上に集積され、基板３と別個の基板４上に電
荷蓄積セル及び光電装置の残りの要素が集積され
る。半導体基板４はバイアス電圧Vp1を受ける。
５図に示す如く、フオトダイオード１は半導体基
板３上に集積され、基板３と別個の基板４上に電
荷蓄積セル及び光電装置の残りの要素が集積され
る。半導体基板４はバイアス電圧Vp1を受ける。
本発明は少なくとも１つの光電検出素子１を含
む光電装置に関する。本発明の光電装置が複数の
光電検出素子１を含みうることは明らかである。
これらの光電検出素子は、第５図に示す如く、一
列に配列してもよく、或いはマトリツクス状に配
置してもよい。
む光電装置に関する。本発明の光電装置が複数の
光電検出素子１を含みうることは明らかである。
これらの光電検出素子は、第５図に示す如く、一
列に配列してもよく、或いはマトリツクス状に配
置してもよい。
各々の電荷蓄積セルは、第１ａ図に示す例で
は、半導体基板４、すなわちＰ形シリコン内に形
成されたＮ形領域（入力拡散層）で構成される。
このダイオード（入力拡散層）Ｄは、第１ａ図で
は、接続線２によつてフオトダイオード１のカソ
ードＫに接続している。ゲートG1は、ゲートGc、
絶縁層及び基板からなる電荷蓄積コンデンサＣか
らダイオード（入力拡散層）Ｄを分離している。
説明を簡単にするため第１ａ図では半導体基板４
の表面から各ゲートを分離する絶縁層は示されて
いない。ゲートG2は電荷読取手段から各コンデ
ンサＣを分離している。電荷読取手段は、電荷蓄
積セルに接続されたパラレル入力と図示しない増
幅器に接続されたシリアル出力とを有する電荷転
送シフトレジスタＲから構成することができる。
は、半導体基板４、すなわちＰ形シリコン内に形
成されたＮ形領域（入力拡散層）で構成される。
このダイオード（入力拡散層）Ｄは、第１ａ図で
は、接続線２によつてフオトダイオード１のカソ
ードＫに接続している。ゲートG1は、ゲートGc、
絶縁層及び基板からなる電荷蓄積コンデンサＣか
らダイオード（入力拡散層）Ｄを分離している。
説明を簡単にするため第１ａ図では半導体基板４
の表面から各ゲートを分離する絶縁層は示されて
いない。ゲートG2は電荷読取手段から各コンデ
ンサＣを分離している。電荷読取手段は、電荷蓄
積セルに接続されたパラレル入力と図示しない増
幅器に接続されたシリアル出力とを有する電荷転
送シフトレジスタＲから構成することができる。
第５図に示すように、基板と同一のタイプであ
るが高濃度にドープされた分離拡散層５が各々縦
方向に電荷蓄積セルを形成している。これらの電
荷蓄積セルは、ダイオード（入力拡散層）Ｄに近
傍に位置し、ダイオード（入力拡散層）Ｄによつ
てゲートG1から分離されたゲートG0とゲートG2
とによつて横断方向に画成される。
るが高濃度にドープされた分離拡散層５が各々縦
方向に電荷蓄積セルを形成している。これらの電
荷蓄積セルは、ダイオード（入力拡散層）Ｄに近
傍に位置し、ダイオード（入力拡散層）Ｄによつ
てゲートG1から分離されたゲートG0とゲートG2
とによつて横断方向に画成される。
レジスタＲはマルチプレクサとして機能する。
従つて出力部の接続は単一であり、単一の増幅器
部のみが必要である。しかしながら、電荷移動シ
フトレジスタとは別のマルチプレクサを用いるこ
とも可能である。同様に、光電検出素子の数と同
一の増幅器部を有する電荷読取手段を用いること
も可能である。
従つて出力部の接続は単一であり、単一の増幅器
部のみが必要である。しかしながら、電荷移動シ
フトレジスタとは別のマルチプレクサを用いるこ
とも可能である。同様に、光電検出素子の数と同
一の増幅器部を有する電荷読取手段を用いること
も可能である。
本発明の光電装置を更に説明する。
第１ｂ図及び第１ｃ図は本発明の光電装置を組
込まれた基板３及び４の時刻t1及びt2における表
面電位を示す。第３図及び第４図は時刻t1及びt2
における光電装置の等価回路を示す。
込まれた基板３及び４の時刻t1及びt2における表
面電位を示す。第３図及び第４図は時刻t1及びt2
における光電装置の等価回路を示す。
第１ｂ図では通常の照射時の状況、或いは過剰
照射があつたとしても蓄積時間の初期時刻におけ
る状況を示す。各電荷蓄積セルのダイオードＤ、
ゲートG1及びコンデンサＣはMOSトランジスタ
Ｔを構成し、そのダイオードＤはソースでコンデ
ンサＣは誘導ドレインである。
照射があつたとしても蓄積時間の初期時刻におけ
る状況を示す。各電荷蓄積セルのダイオードＤ、
ゲートG1及びコンデンサＣはMOSトランジスタ
Ｔを構成し、そのダイオードＤはソースでコンデ
ンサＣは誘導ドレインである。
ゲートGcに印加される直流電圧VcはゲートG1
に印加される直流電圧VG1より大きいで、MOS
トランジスタは飽和モードにバイアスされる。ダ
イオードＤ上の電荷のレベルはゲートG1下の一
定電位にされる。フオトダイオードのカソードＫ
は実質的に一定なバイアスを受け、照射により光
電検出素子内に発生する電荷は第１ｂ図で略示す
るようにコンデンサＣ内に蓄積される。図中、斜
線部は基板４にくらべて少数のキヤリヤが存在す
ることを示す。
に印加される直流電圧VG1より大きいで、MOS
トランジスタは飽和モードにバイアスされる。ダ
イオードＤ上の電荷のレベルはゲートG1下の一
定電位にされる。フオトダイオードのカソードＫ
は実質的に一定なバイアスを受け、照射により光
電検出素子内に発生する電荷は第１ｂ図で略示す
るようにコンデンサＣ内に蓄積される。図中、斜
線部は基板４にくらべて少数のキヤリヤが存在す
ることを示す。
縦方向に電荷蓄積セルを形成する分離拡散層５
は基板４のバイアス電圧Vp1と実質的に等しい表
面電位を与える。
は基板４のバイアス電圧Vp1と実質的に等しい表
面電位を与える。
ゲートG0及びG2にバイアス電圧VG及びVG2が
印加されるので、例えば、ゲート下の表面電位は
基板４のバイアス電圧VP1と実質的に等しくな
る。バイアス電圧は、電荷がダイオードＤからコ
ンデンサＣの方向にのみ転送するように決定され
る。
印加されるので、例えば、ゲート下の表面電位は
基板４のバイアス電圧VP1と実質的に等しくな
る。バイアス電圧は、電荷がダイオードＤからコ
ンデンサＣの方向にのみ転送するように決定され
る。
第１ｂ図の左方から、フオトダイオード１のア
ノード及びカソードの電位が示される。アノード
はゼロボルトに近い一定の電位Vp2であり、カソ
ードはゲートG1で決められる正電位にある。
ノード及びカソードの電位が示される。アノード
はゼロボルトに近い一定の電位Vp2であり、カソ
ードはゲートG1で決められる正電位にある。
第３図は第１ａ図に示す光電装置の時刻t1にお
ける等価回路である。飽和状態のMOSトランジ
スタＴを横断するフオトダイオード１の電流がコ
ンデンサＣを充電する。
ける等価回路である。飽和状態のMOSトランジ
スタＴを横断するフオトダイオード１の電流がコ
ンデンサＣを充電する。
第２図は、アノードからカソードへの電流IAK
及びアノードとカソード間の電位差VK−VAの関
数としてフオトダイオードの特性ａ及びMOSト
ランジスタＴの特性ｂを示すものである。これら
の１つの特性曲線の交叉点が光電装置の動作点
P0を与える。この動作点は、コンデンサが飽村
するまでP0に保持される。
及びアノードとカソード間の電位差VK−VAの関
数としてフオトダイオードの特性ａ及びMOSト
ランジスタＴの特性ｂを示すものである。これら
の１つの特性曲線の交叉点が光電装置の動作点
P0を与える。この動作点は、コンデンサが飽村
するまでP0に保持される。
第１ｃ図は時刻t2における表面電位を示す。時
刻t2では電荷蓄積コンデンサＣは飽和している。
このとき電荷は、電荷蓄積コンデンサばかりでな
く、ゲートG1の下、入力拡散層Ｄ、及びフオト
ダイオード１及び拡散層Ｄの接続線２上に蓄積さ
れる。電荷蓄積セルは飽和モードでトランジスタ
としては作動せず、コンデンサCsとして作動す
る。コンデンサCsは電荷蓄積コンデンサＣのキ
ヤパシタンス、ゲートG1下のキヤパシタンス、
入力拡散層Ｄのキヤパシタンス、及びフオトダイ
オードと入力拡散層との間の接続線２のキヤパシ
タンスの総和である。第４図は、第１ａ図の光電
装置の時刻t2での等価回路である。フオトダイオ
ード１がコンデンサCsを充電している。
刻t2では電荷蓄積コンデンサＣは飽和している。
このとき電荷は、電荷蓄積コンデンサばかりでな
く、ゲートG1の下、入力拡散層Ｄ、及びフオト
ダイオード１及び拡散層Ｄの接続線２上に蓄積さ
れる。電荷蓄積セルは飽和モードでトランジスタ
としては作動せず、コンデンサCsとして作動す
る。コンデンサCsは電荷蓄積コンデンサＣのキ
ヤパシタンス、ゲートG1下のキヤパシタンス、
入力拡散層Ｄのキヤパシタンス、及びフオトダイ
オードと入力拡散層との間の接続線２のキヤパシ
タンスの総和である。第４図は、第１ａ図の光電
装置の時刻t2での等価回路である。フオトダイオ
ード１がコンデンサCsを充電している。
電荷蓄積コンデンサＣが飽和し、電荷蓄積セル
がMOSトランジスタとして動作しなくなる時刻
から、動作点はフオトダイオードの特性ａに移行
する。カソードのバイアス電圧VKがアノードの
バイアス電圧VAに等しいときはP1に位置してい
る。もし過剰照射が継続すると、動作点はP2に
達し、動作点は固定され、電荷蓄積セル内の電荷
のレベルは不変となる。P2点において、フオト
ダイオードはその開回路電圧にバイアスされ、電
流を出力しない（IAK＝０）。たとえフオトダイオ
ードが過剰照射され続けても電荷のレベルは電荷
蓄積セル内で固定されたままである。
がMOSトランジスタとして動作しなくなる時刻
から、動作点はフオトダイオードの特性ａに移行
する。カソードのバイアス電圧VKがアノードの
バイアス電圧VAに等しいときはP1に位置してい
る。もし過剰照射が継続すると、動作点はP2に
達し、動作点は固定され、電荷蓄積セル内の電荷
のレベルは不変となる。P2点において、フオト
ダイオードはその開回路電圧にバイアスされ、電
流を出力しない（IAK＝０）。たとえフオトダイオ
ードが過剰照射され続けても電荷のレベルは電荷
蓄積セル内で固定されたままである。
従つて、信号蓄積時間中では完全なアンチブル
ーミング効果が得られる。過剰照射点の出力信号
のクリツピング（clipping）が起こるが、１つの
電荷蓄積セルから隣接するセルへの電荷のオーバ
ーフローが生じない。
ーミング効果が得られる。過剰照射点の出力信号
のクリツピング（clipping）が起こるが、１つの
電荷蓄積セルから隣接するセルへの電荷のオーバ
ーフローが生じない。
第１ｃ図の左方から示すように、時刻t2におい
て、カソードのバイアス電圧は、固定されている
アノードのバイアス電圧よりも低くなる。
て、カソードのバイアス電圧は、固定されている
アノードのバイアス電圧よりも低くなる。
アンチブルーミングが効果的であるためには、
例えばゲート又は分離拡散層の如く、少なくとも
電荷蓄積時間の間所定の表面電位を与える手段に
よつて各電荷蓄積セルが包囲されていることが必
要である。更に、過剰照射の場合は、各々の光電
検出素子がその開回路電圧にバイアスされて、電
荷蓄積セルの表面電位が所定の表面電位に到達す
るまで電流を供給しないようにバイアス電圧Vp1
とVp2が相違することも必要である。
例えばゲート又は分離拡散層の如く、少なくとも
電荷蓄積時間の間所定の表面電位を与える手段に
よつて各電荷蓄積セルが包囲されていることが必
要である。更に、過剰照射の場合は、各々の光電
検出素子がその開回路電圧にバイアスされて、電
荷蓄積セルの表面電位が所定の表面電位に到達す
るまで電流を供給しないようにバイアス電圧Vp1
とVp2が相違することも必要である。
第１図の実施例の如く、一般的に、所定の表面
電位は、電荷蓄積セルが集積されている基板４の
バイアス電圧Vp1に実質的に等しいように決定さ
れる。例えば第１図の例では、Vp2はゼロＶに
Vp1はマイナス、例えば−3Vに選択される。従
つて、電荷蓄積セルは−3Vの電位の範囲に限定
され、このセル内の電荷のレベルは、フオトダイ
オードの開回路電圧、−10から−50mVにほぼ近
似できる−Vc0を越えることはない。
電位は、電荷蓄積セルが集積されている基板４の
バイアス電圧Vp1に実質的に等しいように決定さ
れる。例えば第１図の例では、Vp2はゼロＶに
Vp1はマイナス、例えば−3Vに選択される。従
つて、電荷蓄積セルは−3Vの電位の範囲に限定
され、このセル内の電荷のレベルは、フオトダイ
オードの開回路電圧、−10から−50mVにほぼ近
似できる−Vc0を越えることはない。
この場合、G0及びG2に、これらのゲートが例
えば−2V又は−1Vの表面電位を与えるようなバ
イアス電圧、且つすべての場合に−50mVより若
干低い電圧を印加することが可能である。所定の
表面電位は必ずしもVp1と等しくなくてもよい。
えば−2V又は−1Vの表面電位を与えるようなバ
イアス電圧、且つすべての場合に−50mVより若
干低い電圧を印加することが可能である。所定の
表面電位は必ずしもVp1と等しくなくてもよい。
半導体基板では得られる表面電位はバイアス電
圧及び基板のタイプに従う。従つて、−3Vにバイ
アスされたＰ形基板の場合は−3V以下の表面電
位を得ることは不可能である。従つて、基板のバ
イアス電圧Vp1は基板３のバイアス電圧Vp2及び
光電検出素子の開回路電圧を考慮して決定しなけ
ればならない。所定の表面電位を基板４のバイア
ス電圧Vp1と実質的に等しいように決定すると、
電圧Vp1とVp2の差がVc0の絶対値より少なくと
も若干大きいことが必要である。
圧及び基板のタイプに従う。従つて、−3Vにバイ
アスされたＰ形基板の場合は−3V以下の表面電
位を得ることは不可能である。従つて、基板のバ
イアス電圧Vp1は基板３のバイアス電圧Vp2及び
光電検出素子の開回路電圧を考慮して決定しなけ
ればならない。所定の表面電位を基板４のバイア
ス電圧Vp1と実質的に等しいように決定すると、
電圧Vp1とVp2の差がVc0の絶対値より少なくと
も若干大きいことが必要である。
従つて、電荷蓄積期間の終わりに入力段階に存
在する電荷の量は完全に既知のものであり、電荷
蓄積セルに限定される。光電装置のバイアス電圧
とは独立して、この電荷量はフオトダイオードの
開回路電圧にのみ依存している。しかしながら、
この開回路電圧はフオトダイオードの照射に若干
依存し、問題なく増大することができる。
在する電荷の量は完全に既知のものであり、電荷
蓄積セルに限定される。光電装置のバイアス電圧
とは独立して、この電荷量はフオトダイオードの
開回路電圧にのみ依存している。しかしながら、
この開回路電圧はフオトダイオードの照射に若干
依存し、問題なく増大することができる。
次に問題となるのは、電荷読取手段に対して完
全なアンチブルーミング効果を保証することであ
る。
全なアンチブルーミング効果を保証することであ
る。
第８ａ図に示すように、電荷蓄積期間の終わり
に電荷蓄積セルからレジスタＲに、蓄積された電
荷を転送すると、ゲートG2の印加電圧VG2が増
大する。
に電荷蓄積セルからレジスタＲに、蓄積された電
荷を転送すると、ゲートG2の印加電圧VG2が増
大する。
電荷蓄積セル内の電荷のレベルは減少し、動作
点がP2からP0に移行し、フオトダイオードは給
電を再開する。供給される電子は電荷蓄積セルを
横断し、レジスタＲに蓄積される。次いで、レジ
スタへの電荷転送中にフオトダイオードによつて
供給される電荷の量に従い、レジスタは飽和し、
その動作が妨害される。しかしながら、電荷蓄積
時間に比較すると電荷転送時間は短いことに留意
すべきである。
点がP2からP0に移行し、フオトダイオードは給
電を再開する。供給される電子は電荷蓄積セルを
横断し、レジスタＲに蓄積される。次いで、レジ
スタへの電荷転送中にフオトダイオードによつて
供給される電荷の量に従い、レジスタは飽和し、
その動作が妨害される。しかしながら、電荷蓄積
時間に比較すると電荷転送時間は短いことに留意
すべきである。
これを阻止するために、第８ｂ図に示すように
ゲートG1の印加電圧を低くする。この減少は、
時刻t4でVG2が増大する前の時刻t3で行う。
ゲートG1の印加電圧を低くする。この減少は、
時刻t4でVG2が増大する前の時刻t3で行う。
第６ｄ図及び第６ｅ図は時刻t3及びt4における
基板内の表面電位をそれぞれ示す。時刻t3におい
ては入力拡散層ＤはゲートG1によつて電荷蓄積
コンデンサＣから分離される。時刻t4において
は、ゲートG2によつてコンデンサＣに蓄積され
た電荷がレジスタＲに転送させられる。第６ｆ図
の時刻t5において電圧VG2が低レベルとなる。第
６ｂ図の時刻t6では電圧VG1が高レベルに戻り、
新たな電荷蓄積期間が開始する。
基板内の表面電位をそれぞれ示す。時刻t3におい
ては入力拡散層ＤはゲートG1によつて電荷蓄積
コンデンサＣから分離される。時刻t4において
は、ゲートG2によつてコンデンサＣに蓄積され
た電荷がレジスタＲに転送させられる。第６ｆ図
の時刻t5において電圧VG2が低レベルとなる。第
６ｂ図の時刻t6では電圧VG1が高レベルに戻り、
新たな電荷蓄積期間が開始する。
ゲートG1の印加電圧VG1は時刻t3からt5で、ゲ
ートG1が一定表面電位を与えてダイオードＤか
ら電荷蓄積コンデンサＣへの電荷の転送を阻止す
るように調節される。この表面電位は実施的に
Vp1と等しいように選択される。
ートG1が一定表面電位を与えてダイオードＤか
ら電荷蓄積コンデンサＣへの電荷の転送を阻止す
るように調節される。この表面電位は実施的に
Vp1と等しいように選択される。
シフトレジスタの寸法は、各電荷蓄積コンデン
サからの最大電荷量を受けることのできるよう決
定される。第６ａ図の実施例では、この電荷量は
光電検出素子がその開回路電圧にバイアスされる
前に各々の電荷蓄積コンデンサによつて蓄積でき
る最大電荷量と等しい。
サからの最大電荷量を受けることのできるよう決
定される。第６ａ図の実施例では、この電荷量は
光電検出素子がその開回路電圧にバイアスされる
前に各々の電荷蓄積コンデンサによつて蓄積でき
る最大電荷量と等しい。
第７ａ図〜第７ｅ図は本発明の別の実施例に従
う光電装置の概略図と各時刻における基板の表面
電位の変化を示すダイヤグラムである。
う光電装置の概略図と各時刻における基板の表面
電位の変化を示すダイヤグラムである。
第１ａ図及び第６ａ図に示す実施例と相違し
て、第７ａ図の実施例では入力拡散層Ｄとゲート
G1との間に補助ゲートG3を備えている。ゲート
G3は一定の表面電位を与え、フオトダイオード
１のカソードのバイアスを行う。
て、第７ａ図の実施例では入力拡散層Ｄとゲート
G1との間に補助ゲートG3を備えている。ゲート
G3は一定の表面電位を与え、フオトダイオード
１のカソードのバイアスを行う。
ゲートG1は、電荷蓄積期間中にゲートG3によ
る一定な表面電位よりも高い一定な値の表面電位
を与え、ゲートG3はそのゲートG1に続く。従つ
て、ゲートG1はフオトダイオードカソードＫの
バイアスには関与しない。時刻t3〜t5までは、ゲ
ートG1の印加電圧VG1は減少し、G1は電荷転送
期間の間、入力拡散層Ｄを電荷蓄積コンデンサか
ら分離する。
る一定な表面電位よりも高い一定な値の表面電位
を与え、ゲートG3はそのゲートG1に続く。従つ
て、ゲートG1はフオトダイオードカソードＫの
バイアスには関与しない。時刻t3〜t5までは、ゲ
ートG1の印加電圧VG1は減少し、G1は電荷転送
期間の間、入力拡散層Ｄを電荷蓄積コンデンサか
ら分離する。
ゲートG3によつて、過剰照射されないフオト
ダイオードの動作点P1を正確に固定することが
可能となる。従つて、フオトダイオードのカソー
ドをバイアスするゲートG3は常に一定電圧に保
持される。ゲートG3の電圧は、ゲートG1の印加
電圧であるパルス電圧よりも正確に保持するのが
容易である。更に、ゲートG3は、入力拡散層Ｄ
をゲートG1に印加されるパルスによつて生ずる
干渉から保護するシールドとしても機能する。
ダイオードの動作点P1を正確に固定することが
可能となる。従つて、フオトダイオードのカソー
ドをバイアスするゲートG3は常に一定電圧に保
持される。ゲートG3の電圧は、ゲートG1の印加
電圧であるパルス電圧よりも正確に保持するのが
容易である。更に、ゲートG3は、入力拡散層Ｄ
をゲートG1に印加されるパルスによつて生ずる
干渉から保護するシールドとしても機能する。
従つて、電荷読取手段で完全なアンチブルーミ
ング効果を得るには、電荷蓄積セルの各々が、一
方でフオトダイオードのバイアスに関与し、他方
で各電荷蓄積期間の終わりに電荷のダイオードＤ
からの転送を阻止する手段を備えていることが必
要である。
ング効果を得るには、電荷蓄積セルの各々が、一
方でフオトダイオードのバイアスに関与し、他方
で各電荷蓄積期間の終わりに電荷のダイオードＤ
からの転送を阻止する手段を備えていることが必
要である。
第６ａ図及び第７ａ図は、上記手段がゲート
G1またはゲートG3とG1によつてそれぞれ構成さ
れている本発明の実施例を示す。
G1またはゲートG3とG1によつてそれぞれ構成さ
れている本発明の実施例を示す。
以上の実施例はフオトダイオードが共通アノー
ドを有する場合についてのものであるが、本発明
は共通カソードを有するフオトダイオードにも適
用可能である。同様に、電荷蓄積セルを形成する
基板４、更には場合によつて電荷読取手段はＰ形
又はＮ形のいずれでもよい。フオトダイオードが
共通アノードを有する場合には基板はＰ形であ
り、フオトダイオードが共通カソードを有する場
合には基板はＮ形である。ゲートG0は分離拡散
層と置換えてもよく、分離拡散層５はゲートと置
換えてもよい。
ドを有する場合についてのものであるが、本発明
は共通カソードを有するフオトダイオードにも適
用可能である。同様に、電荷蓄積セルを形成する
基板４、更には場合によつて電荷読取手段はＰ形
又はＮ形のいずれでもよい。フオトダイオードが
共通アノードを有する場合には基板はＰ形であ
り、フオトダイオードが共通カソードを有する場
合には基板はＮ形である。ゲートG0は分離拡散
層と置換えてもよく、分離拡散層５はゲートと置
換えてもよい。
第１ａ図は本発明の光電装置の１実施例の概略
図であり、第１ｂ図及び第１ｃ図はそれぞれ時間
t1及びt2における本発明の光電装置の集積した基
板の表面電位を示すダイヤグラムである。第２図
は電荷蓄積セルの一部を形成するフオトダイオー
ドとMOSトランジスタの特性を示す。第３図及
び第４図はそれぞれ第１ａ図の光電装置の等価回
路である。第５図は本発明の光電装置の別の実施
例の平面図である。第６ａ〜第６ｆ図及び第７ａ
〜第７ｅ図はそれぞれ本発明の光電装置の別の２
つの実施例の概略図と、基板の表面電位の時間経
過後の変化を示すダイヤグラムである。第８ａ及
び第８ｂ図は第６ａ図及び第７ａ図に示す光電装
置に印加するクロツク信号をそれぞれ示す。 （主な参照番号）、１……光電検出素子（フオ
トダイオード）、２……接続線、３，４……半導
体基板、５……分離拡散層、Ａ……フオトダイオ
ードのアノード、Ｋ……フオトダイオードのカソ
ード、Ｄ……ダイオード、Ｃ……コンデンサ、
G0，G1，G2，Gc……ゲート。
図であり、第１ｂ図及び第１ｃ図はそれぞれ時間
t1及びt2における本発明の光電装置の集積した基
板の表面電位を示すダイヤグラムである。第２図
は電荷蓄積セルの一部を形成するフオトダイオー
ドとMOSトランジスタの特性を示す。第３図及
び第４図はそれぞれ第１ａ図の光電装置の等価回
路である。第５図は本発明の光電装置の別の実施
例の平面図である。第６ａ〜第６ｆ図及び第７ａ
〜第７ｅ図はそれぞれ本発明の光電装置の別の２
つの実施例の概略図と、基板の表面電位の時間経
過後の変化を示すダイヤグラムである。第８ａ及
び第８ｂ図は第６ａ図及び第７ａ図に示す光電装
置に印加するクロツク信号をそれぞれ示す。 （主な参照番号）、１……光電検出素子（フオ
トダイオード）、２……接続線、３，４……半導
体基板、５……分離拡散層、Ａ……フオトダイオ
ードのアノード、Ｋ……フオトダイオードのカソ
ード、Ｄ……ダイオード、Ｃ……コンデンサ、
G0，G1，G2，Gc……ゲート。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも１つの光電検出素子１を含む第１
の基板部分３と、 電荷蓄積期間の間、前記光電検出素子で発生し
た電荷を受けるために、各光電検出素子ごとに電
荷蓄積セルを有しており、該電荷蓄積セルが、前
記光電検出素子から供給される電荷の蓄積により
電位が低下するように前記光電検出素子に接続さ
れている、前記第１の基板部分から分離されてい
る第２の基板部分４と、 前記第１の基板部分を第１バイアス電位Vp2に
バイアスするための第１バイアス手段と、 前記第２の基板部分を第２のバイアス電位Vp1
にバイアスするための第２バイアス手段と、 各電荷蓄積セルを他の電荷蓄積セルから分離す
るために当該電荷蓄積セルを囲んでおり、前記電
荷蓄積期間の間に、前記第１の基板部分の第１バ
イアス電位Vp2と当該電荷蓄積セルの表面電位と
の差が前記光電検出素子の開回路電圧Vc0の値よ
り大きくなるような値の所定の表面電位を与える
手段５，G0，G2と を具備しており、過剰照射のときには、前記電荷
蓄積セルの電位低下は、前記光電検出素子の両端
間の電圧が前記開回路電圧に等しくなるレベルで
止まり、前記光電検出素子から電荷が更に供給さ
れることを禁止して、前記電荷蓄積セルの電位が
更に低下することを防止するように構成されたこ
とを特徴とするアンチブルーミング効果を有する
光電装置。 ２ 上記所定の表面電位は、各電荷蓄積セルが集
積されている前記第２の基板部分の第２のバイア
ス電位Vp1に実質的に等しいことを特徴とする特
許請求の範囲第１項に記載の光電装置。 ３ 上記電荷蓄積セルの各々は、上記光電検出素
子に接続されたダイオードＤと、電荷蓄積コンデ
ンサＣと、上記光電検出素子のバイアスに寄与す
る第１手段G1，G3とを有しており、上記表面電
位を与える手段は、上記電荷蓄積コンデンサと電
荷読取手段との間に配置され、上記電荷蓄積時間
中は上記所定の表面電位に等しい表面電位を与
え、且つ上記電荷集積時間の終わりに電荷を上記
電荷読取手段に転送するような表面電位を与える
第２手段G2を有していることを特徴とする特許
請求の範囲第１項に記載の光電装置。 ４ 上記電荷読取手段は、上記電荷蓄積コンデン
サからの最大電荷量を受けることができる寸法で
あることを特徴とする特許請求の範囲第３項に記
載の光電装置。 ５ 上記ダイオードＤと上記第１手段のゲート
G1，G3と上記電荷蓄積コンデンサＣとで構成さ
れるMOSトランジスタが、過剰照射のときに飽
和状態を解消する前に飽和状態にバイアスされる
ような表面電位を与える少なくとも１つのゲート
を、上記表面電位を与える手段が有することを特
徴とする特許請求の範囲第３項または第４項に記
載の光電装置。 ６ 上記第１手段は、上記ダイオードＤと上記電
荷蓄積コンデンサＣとの間に配置された第１ゲー
トG1から構成され、上記第１ゲートは一定な表
面電位を常時与えることを特徴とする特許請求の
範囲第３項に記載の光電装置。 ７ 上記第１手段は、上記ダイオードＤと上記電
荷蓄積コンデンサＣとの間に配置された第１ゲー
トG1から構成され、上記第１ゲートは、電荷蓄
積期間中は上記光電検出素子のバイアスに寄与す
る第１の一定な表面電位を与え、電荷蓄積期間の
終わりには上記ダイオードＤから上記電荷蓄積コ
ンデンサＣへの電荷の転送を阻止する第２の一定
な表面電位を与えることを特徴とする特許請求の
範囲第４項に記載の光電装置。 ８ 上記第１手段は、上記ダイオードＤと上記電
荷蓄積コンデンサＣとの間に配置された第１ゲー
トG1を有し、該第１ゲートは、電荷蓄積期間中
は上記光電検出素子のバイアスに寄与する第１の
一定な表面電位を与え、電荷蓄積期間の終わりに
は上記ダイオードＤから上記電荷蓄積コンデンサ
Ｃへの電荷の転送を阻止する第２の一定な表面電
位を与え、更に、上記第１手段は、上記ダイオー
ドＤと上記電荷蓄積コンデンサＣとの間におい
て、上記第１ゲートに続いて配置された第３ゲー
トG3を備え、上記第３ゲートは、一定の表面電
位を与えて上記光電検出素子のバイアスに寄与し
ていることを特徴とする特許請求の範囲第４項に
記載の光電装置。 ９ 上記第１ゲートG1によつて与えられる上記
第２の一定表面電位は、上記第２のバイアス電位
Vp1と実質的に等しいことを特徴とする特許請求
の範囲第７項または第８項に記載の光電装置。 １０ 上記第２手段は第２ゲートG2によつて構
成されていることを特徴とする特許請求の範囲第
３項に記載の光電装置。 １１ 上記表面電位を与える手段は、第２ゲート
G2と、ゲートG0及び／又は上記基板と同一の導
電型の分離拡散層５とで形成されていることを特
徴とする特許請求の範囲第１項に記載の光電装
置。 １２ 上記電荷読取手段は、上記電荷蓄積セルに
接続されたパラレル入力と、増幅器に接続された
シリアル出力とを有する電荷転送シフトレジスタ
から構成されることを特徴とする特許請求の範囲
第１項から第１１項までいずれか１項に記載の光
電装置。 １３ 上記光電検出素子は、ゲート−絶縁層−半
導体形式の光電検出素子であることを特徴とする
特許請求の範囲第１項から第１２項までのいずれ
か１項に記載の光電装置。 １４ 上記光電装置全体が同一の半導体基板上に
集積されていることを特徴とする特許請求の範囲
第１項から第１２項までのいずれか１項に記載の
光電装置。 １５ 上記光電検出素子は赤外線検出素子であ
り、上記電荷蓄積セルが集積されている基板とは
別個の基板上に集積されていることを特徴とする
特許請求の範囲第１項から第１３項までのいずれ
か１項に記載の光電装置。 １６ 上記光電検出素子はフオトダイオードであ
り、各光電検出素子ルは、過剰照射の場合、その
開回路電圧にバイアスされることを特徴とする特
許請求の範囲第１項から第１５項までのいずれか
１項に記載の光電装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8211205A FR2529388B1 (fr) | 1982-06-25 | 1982-06-25 | Dispositif photosensible assurant un effet anti-eblouissement |
| FR8211205 | 1982-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5910269A JPS5910269A (ja) | 1984-01-19 |
| JPH0471341B2 true JPH0471341B2 (ja) | 1992-11-13 |
Family
ID=9275420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115008A Granted JPS5910269A (ja) | 1982-06-25 | 1983-06-25 | アンチブルーミング効果を有する光電装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4758741A (ja) |
| EP (1) | EP0098191B1 (ja) |
| JP (1) | JPS5910269A (ja) |
| DE (1) | DE3364935D1 (ja) |
| FR (1) | FR2529388B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1230835B (it) * | 1989-03-01 | 1991-11-07 | Selenia Ind Elettroniche | Perfezionamento nella fabbricazione di rilevatori ir lineari, bidimensionali e tecnica per la loro realizzazione |
| FR2647963B1 (fr) * | 1989-05-30 | 1991-08-16 | Thomson Composants Militaires | Dispositif a transfert de charge a polarisation de substrat par contact redresseur |
| FR2656158B1 (fr) * | 1989-12-19 | 1992-02-28 | Thomson Composants Militaires | Photosenseur hybride. |
| JP2809908B2 (ja) * | 1991-09-30 | 1998-10-15 | 三菱電機株式会社 | 固体撮像素子 |
| BE1007803A3 (nl) | 1993-11-26 | 1995-10-24 | Philips Electronics Nv | Beeldopneemapparaat. |
| FR2731569B1 (fr) * | 1995-03-07 | 1997-04-25 | Thomson Tubes Electroniques | Dispositif de recopie de tension a grande linearite |
| US6683646B2 (en) | 1997-11-24 | 2004-01-27 | Xerox Corporation | CMOS image sensor array having charge spillover protection for photodiodes |
| US6707499B1 (en) * | 1998-12-08 | 2004-03-16 | Industrial Technology Research Institute | Technique to increase dynamic range of a CCD image sensor |
| US6188433B1 (en) | 1999-02-02 | 2001-02-13 | Ball Aerospace & Technologies Corp. | Method and apparatus for enhancing the dynamic range of a CCD sensor |
| US20020171752A1 (en) * | 2001-05-18 | 2002-11-21 | Baer Richard L. | Apparatus and method for reducing saturation artifacts in digital images captured using frame-transfer CCD sensor with reduced-height storage area |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3849651A (en) * | 1973-09-17 | 1974-11-19 | Us Army | Charge coupled signal processor |
| DE2501934C2 (de) * | 1974-01-25 | 1982-11-11 | Hughes Aircraft Co., Culver City, Calif. | Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens |
| US4093957A (en) * | 1976-07-15 | 1978-06-06 | The United States Of America As Represented By The Secretary Of The Army | SOS extrinsic infrared detector and read-out device |
-
1982
- 1982-06-25 FR FR8211205A patent/FR2529388B1/fr not_active Expired
-
1983
- 1983-06-10 EP EP83401194A patent/EP0098191B1/fr not_active Expired
- 1983-06-10 DE DE8383401194T patent/DE3364935D1/de not_active Expired
- 1983-06-25 JP JP58115008A patent/JPS5910269A/ja active Granted
-
1987
- 1987-04-13 US US07/042,579 patent/US4758741A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0098191B1 (fr) | 1986-07-30 |
| FR2529388A1 (fr) | 1983-12-30 |
| JPS5910269A (ja) | 1984-01-19 |
| US4758741A (en) | 1988-07-19 |
| FR2529388B1 (fr) | 1985-06-07 |
| DE3364935D1 (en) | 1986-09-04 |
| EP0098191A1 (fr) | 1984-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0942593B1 (en) | Solid state image pickup apparatus | |
| EP0277016B1 (en) | Photoelectric conversion apparatus | |
| US7215368B2 (en) | Photoelectric conversion device with photoelectric conversion units stacked in a depth direction and corresponding read transistor structure | |
| US6483163B2 (en) | Photoelectric conversion devices and photoelectric conversion apparatus employing the same | |
| EP0653881B1 (en) | Solid-state image pickup device | |
| US4879470A (en) | Photoelectric converting apparatus having carrier eliminating means | |
| US4631592A (en) | Semiconductor image sensor | |
| EP0042218A1 (en) | Semiconductor image sensor and a method of operating the same | |
| JP5222240B2 (ja) | 光センサ回路、および光センサアレイ | |
| US4309624A (en) | Floating gate amplifier method of operation for noise minimization in charge coupled devices | |
| US4686555A (en) | Solid state image sensor | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| EP0274236B1 (en) | Photoelectric converting apparatus | |
| JPH0471341B2 (ja) | ||
| US9142579B2 (en) | Photoelectric conversion cell and array, reset circuit and electrical signal sense control circuit therefor | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| US20040201047A1 (en) | Solid-state imaging device | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| US4808834A (en) | Solid-state image sensor | |
| EP0118568A1 (en) | Semiconductor image pickup device | |
| US8415604B2 (en) | Solid-state imaging device | |
| EP0038697B1 (en) | Semiconductor image sensor | |
| JPS61228667A (ja) | 固体撮像装置 | |
| JP2830519B2 (ja) | 固体撮像装置 |