JP3387275B2

JP3387275B2 - 薄膜スイッチング素子

Info

Publication number: JP3387275B2
Application number: JP17971995A
Authority: JP
Inventors: 典司加藤; 想山田
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1995-06-23
Filing date: 1995-06-23
Publication date: 2003-03-17
Anticipated expiration: 2018-03-17
Also published as: JPH098318A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一対の薄膜トランジスタ
から成るスイッチ回路に係り、特に、薄膜トランジスタ
の動作層が多結晶シリコン（poly−Ｓｉ）で構成されて
いる場合において、リーク電流の低減を図ることができ
る薄膜スイッチング素子に関する。このような薄膜スイ
ッチング素子は、例えば、密着型のリニアセンサや２次
元センサに発生した電荷を一次的に蓄積し、蓄積電荷を
転送するためのスイッチング素子として利用されてい
る。

【０００２】

【従来の技術】多結晶シリコン（poly−Ｓｉ）はアモル
ファスシリコン（ａ−Ｓｉ）に比べて高移動度であるた
め、多結晶シリコンを動作層としたpoly−Ｓｉ薄膜トラ
ンジスタは、アモルファスシリコンを動作層としたａ−
Ｓｉ薄膜トランジスタに比較して高速動作が可能とな
り、高性能なイメ−ジセンサ用駆動素子として使用する
ことが提案されている。

【０００３】電荷転送用のスイッチとしてpoly−Ｓｉ薄
膜トランジスタを備えた密着型リニアセンサについて、
図７に示した等価回路図を参照しながら説明する。図７
の密着型リニアセンサは電流読み取り型であり、共通電
極と個別電極とで光電変換層を挟んで構成される複数の
フォトダイオード１と、各フォトダイオード１の個別電
極にドレイン電極が接続されたＮ型多結晶シリコン薄膜
トランジスタ２と、この薄膜トランジスタ２のソース電
極側から読み出し信号線３に流れ込む電流を検出する電
流読み取りアンプ４とを有している。

【０００４】複数のフォトダイオ−ド１の共通電極は共
通バイアス線５に接続され、この共通バイアス線５に
は、例えば＋５Ｖのバイアス電圧が印加されている。電
流読み取りアンプ４に接続される読み出し信号線３の電
位は、電流値を読み出すため、例えば０Ｖに固定されて
いる。薄膜トランジスタ２のゲ−ト電極は、同じく多結
晶シリコン薄膜トランジスタによってフォトダイオード
や薄膜トランジスタと同一基板上に形成されたシフトレ
ジスタ６に接続され、このシフトレジスタ６により各薄
膜トランジスタ２のオン・オフ制御が行なわれる。

【０００５】上記密着型リニアセンサの駆動方法につい
て、図８を参照しながら説明する。図８には、薄膜トラ
ンジスタ２のゲ−ト電極に印加される駆動パルス２０
と、フォトダイオ−ド１の個別電極の電位（図７の等価
回路におけるＡ点の電位）が示されている。駆動パルス
２０は、例えば−２Ｖ（Ｌレベル）と１５Ｖ（Ｈレベ
ル）の矩形パルスから成る駆動パルスによって駆動され
る。ゲ−ト電極に−２Ｖが印加されている間は薄膜トラ
ンジスタ２はオフ状態となり、フォトダイオ−ド１の個
別電極は読み出し信号線３とは切り離され、Ａ点の電位
は０Ｖからフォトダイオード１の露光量によって変化す
る（図８のイ期間）。

【０００６】次に、ゲ−ト電極に１５Ｖが印加される
と、薄膜トランジスタ２はオン状態となり、フォトダイ
オ−ド１の個別電極は読み出し信号線３と同電位（０
Ｖ）になるように電流が信号線を流れ、その電流を読み
出し信号線３に接続された電流読み取りアンプ４により
検出する（図８のロ期間）。しかしながら、薄膜トラン
ジスタ２がオフのとき、前記したようにＡ点の電位（薄
膜トランジスタ２のドレイン電極の電位）は露光量に応
じて変化するが、画像が白である場合には露光量が飽和
して５Ｖ（バイアス電圧）まで上昇する。ゲ−ト電極に
は−２Ｖが印加されているので、ゲ−ト電極がドレイン
電極に対して−７Ｖになることがある。

【０００７】薄膜トランジスタ２の電流−電圧特性は、
図９に示すように、ゲ−ト電圧が十分低くなったり、ド
レイン電圧が大きくなると、オフ状態でも大きなリ−ク
電流が流れてしまう。リ−ク電流の大きさは、ほぼゲ−
ト／ドレイン間の電位差によって決まる。すなわち、ゲ
−ト／ドレイン間の電位差が大きくなるとドレイン近傍
に強い電界がかかり、それにより熱電子放出が増大して
大きなリ−ク電流が流れるといった多結晶シリコン薄膜
トランジスタ特有の現象が生じ、フォトダイオ−ド等の
受光素子の電位が十分保持できないといった問題点があ
った。その結果、イメ−ジセンサのＳ／Ｎ比の低下や画
素間のクロスト−クを生じるといった問題点があった。

【０００８】

【発明が解決しようとする課題】多結晶シリコン薄膜ト
ランジスタのリ−ク電流を低下させる技術としては、例
えば特公平３−３８７５５に開示されるように、ソ−ス
・ドレイン領域に隣接して低濃度不純物領域を設けるＬ
ＤＤ構造が提案されている。この構造によると、ＬＤＤ
領域で電界を緩和することにより、リ−ク電流の低減を
図るものである。しかしながら、ＬＤＤ領域を形成する
ための特別な工程（マスク形成工程）を必要とし、ま
た、マスクのアライメントずれにより、ＬＤＤ領域を大
面積にわたり制御性よく形成するのは困難であるという
欠点を有している。

【０００９】また、画素電極に複数の薄膜トランジスタ
を直列に接続し、互いのゲ−トを接続したアクティブマ
トリクスパネルが示されている（特公平５−４４１９５
号公報参照）。この構造によれば、ＬＤＤ領域形成とい
った特別な工程を必要とせず、また、ソ−ス・ドレイン
間の電圧の分割によるリ−ク電流低減という効果はある
が、リ−ク電流の主要因であるゲ−トとドレイン間の電
位差は変化しないため、リ−ク電流低減の効果は大きく
ないという問題点があった。

【００１０】本発明は上記実情に鑑みてなされたもの
で、ＬＤＤ構造等を用いることなく、簡単な構造により
リ−ク電流の低減化を図ることができる薄膜スイッチン
グ素子を提供することを目的としている。

【００１１】

【課題を解決するための手段】上記問題点を解消するた
め本発明の薄膜スイッチング素子は、第１のＮ型多結晶
シリコン薄膜トランジスタと第２のＮ型多結晶シリコン
薄膜トランジスタとを直列に接続し、第１のＮ型多結晶
シリコン薄膜トランジスタは第１の信号線に第２のＮ型
多結晶シリコン薄膜トランジスタは第２の信号線にそれ
ぞれ接続され、各トランジスタのゲート電極は互いに等
しい電圧によって駆動されることによりオン・オフ制御
を行なうスイッチ回路であって、次の構成を含む。前記
第１の信号線と第２の信号線のうち、高い電位が与えら
れた信号線に接続される薄膜トランジスタのしきい値電
圧が、他の薄膜トランジスタのしきい値電圧より低く設
定する。スイッチ回路のオン時には、全ての薄膜トラン
ジスタのしきい値電圧より高い電圧を各ゲート電極に印
加し、スイッチ回路のオフ時には、前記しきい値電圧の
低い薄膜トランジスタがサブスレッシュホ−ルド領域で
動作し、他の薄膜トランジスタがオフとなる電圧を印加
する。

【００１２】また、直列に接続された各多結晶シリコン
薄膜トランジスタがＰ型の場合においては、前記第１の
信号線と第２の信号線のうち、低い電位が与えられた信
号線に接続される薄膜トランジスタのしきい値電圧が、
他の薄膜トランジスタのしきい値電圧より高く設定され
ている。そして、スイッチ回路のオン時には、全ての薄
膜トランジスタのしきい値電圧より低い電圧を各ゲート
電極に印加し、スイッチ回路のオフ時には、前記しきい
値電圧の高い薄膜トランジスタがサブスレッシュホ−ル
ド領域で動作し、他の薄膜トランジスタがオフとなる電
圧を印加する。

【００１３】

【作用】請求項１の発明によれば、第１のＮ型多結晶シ
リコン薄膜トランジスタと第２のＮ型多結晶シリコン薄
膜トランジスタから成るスイッチ回路がオフ状態である
場合において、高い電位が与えられた信号線の電位を保
持する場合に、その電位の大部分がサブスレッシュホ−
ルド領域で動作するしきい値電圧が低い薄膜トランジス
タにかかり、オフ状態の他の薄膜トランジスタにかかる
電圧が緩和され、両薄膜トランジスタのリ−ク電流が低
減して、スイッチ回路全体のリーク電流を低減する。

【００１４】請求項２の発明によれば、第１のＰ型多結
晶シリコン薄膜トランジスタと第２のＰ型多結晶シリコ
ン薄膜トランジスタから成るスイッチ回路がオフ状態で
ある場合において、低い電位が与えられた信号線の電位
を保持する場合に、その電位の大部分がサブスレッシュ
ホ−ルド領域で動作するしきい値電圧が高い薄膜トラン
ジスタにかかり、オフ状態の第２の薄膜トランジスタに
かかる電圧が緩和され、他の薄膜トランジスタのリ−ク
電流が低減して、スイッチ回路全体のリーク電流を低減
する。

【００１５】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は、本発明による薄膜スイッチ
ング素子を電流読取り型の密着型イメ−ジセンサに適用
した場合の等価回路図である。図中、図７と同一構成を
とる部分については同一符号を付している。図７のセン
サと同様に、複数のフォトダイオ−ド１の共通電極が共
通バイアス線５に接続され、この共通バイアス線５に
は、例えば＋５Ｖのバイアス電圧が印加されている。

【００１６】各フォトダイオ−ド１の個別電極は、第１
のＮ型多結晶シリコン薄膜トランジスタ１１と第２のＮ
型多結晶シリコン薄膜トランジスタ１２とを直列に接続
して構成された薄膜スイッチング素子１０にそれぞれ接
続されている。第２の薄膜トランジスタ１２のソ−ス電
極は電流読み出し用の信号線３に接続され、その電位は
例えば０Ｖに固定されている。また、第１及び第２の薄
膜トランジスタ１１，１２のゲ−ト電極は互いに接続さ
れ、同一のシフトレジスタ６によって駆動パルスが印加
されるように構成されている。シフトレジスタ６は、多
結晶シリコン薄膜トランジスタによってフォトダイオー
ド１や薄膜スイッチング素子１０と同一基板上に形成さ
れている。

【００１７】本発明の特徴的な部分は、薄膜スイッチン
グ素子１０を構成する直列に接続された各薄膜トランジ
スタの特性を異なるものとしたことである。すなわち、
第１の薄膜トランジスタ１１及び第２の薄膜トランジス
タ１２の電流−電圧特性は、それぞれ図２及び図３に示
すとおりであり、フォトダイオ−ド１の個別電極側（高
い電位が与えられた信号線側）に接続される第１のＮ型
多結晶シリコン薄膜トランジスタ１１のしきい値電圧
が、電流読み出し用の読み出し信号線３（０Ｖ）に接続
される第２のＮ型多結晶シリコン薄膜トランジスタ１２
のしきい値電圧に比べて低く設定している。

【００１８】各薄膜トランジスタの特性は、図２及び図
３に示すように、第１のＮ型多結晶シリコン薄膜トラン
ジスタ１１のしきい値電圧（ドレイン電流値が１０^ー6Ａ
となるゲート電圧）は−２．５Ｖであり、第２のＮ型多
結晶シリコン薄膜トランジスタ１２のしきい値電圧は１
Ｖに設定されている。Ｎ型多結晶シリコン薄膜トランジ
スタの場合、チャネルとなる半導体層にリンイオンを注
入すると、しきい値電圧が低くなり、ボロンを注入する
と、しきい値電圧が高くなる。したがって、第１及び第
２のＮ型多結晶シリコン薄膜トランジスタのしきい値電
圧を図２及び図３のように設定するためには、第１のＮ
型多結晶シリコン薄膜トランジスタ１１のチャネルにリ
ンイオンを注入したり、若しくは第２のＮ型多結晶シリ
コン薄膜トランジスタ１２のチャネルにボロンを注入し
たりすることにより作製することができる。また、第１
及び第２の薄膜トランジスタのチャネルに同時にリンを
注入した後、第２のＮ型多結晶シリコン薄膜トランジス
タ１２のゲ−ト絶縁膜の厚さを、第１のＮ型多結晶シリ
コン薄膜トランジスタ１１のそれより厚くすることによ
っても、図２及び図３の特性を有する薄膜トランジスタ
が形成できる。

【００１９】次に、上記した密着型リニアセンサの駆動
方法について、図４を参照しながら説明する。図４は、
薄膜スイッチング素子１０を構成する各薄膜トランジス
タ１１，１２の各ゲート電極に印加される駆動パルス２
０と、第１の薄膜トランジスタ１１の個別電極に接続さ
れる側の電位（図１の等価回路図におけるＡ点の電
位）、及び、第１の薄膜トランジスタ１１と第２の薄膜
トランジスタ１２との接続点の電位（図１の等価回路図
におけるＢ点の電位）を示している。第１及び第２の薄
膜トランジスタのゲ−ト電極には、図４に示すように−
２Ｖ（Ｌレベル）と１５Ｖ（Ｈレベル）の矩形パルスか
ら成る駆動パルス２０によって駆動される。信号を読み
出す場合は、図８に示した従来例と同様に、各薄膜トラ
ンジスタ１１，１２のゲ−ト電極に１５Ｖの電圧が印加
され、各薄膜トランジスタ１１，１２はオン状態とな
り、フォトダイオ−ド１の個別電極が読み出し信号線３
と同電位（０Ｖ）になるように電流が読み出し信号線３
を流れ（図４のＰ期間）、この電流は読み出し信号線３
に接続された電流読み取りアンプ４により検出される
（図８のロ期間と同様である）。

【００２０】一方、信号を読み出した後は、第１の薄膜
トランジスタ１１及び第２の薄膜トランジスタ１２のゲ
−ト電極に−２Ｖが印加される。この時、第１の薄膜ト
ランジスタ１１のソ−ス電極の電位は読み出し直後の０
Ｖであるため、ゲート／ソース間の電位差は−２Ｖとな
り、第１の薄膜トランジスタ１１のしきい値電圧（−
２．５Ｖ）より高くなるため、第１の薄膜トランジスタ
１１はオン状態となり第１の薄膜トランジスタ１１と第
２の薄膜トランジスタ１２間の電位（Ｂ点の電位）は、
個別電極側の電位（Ａ点の電位）と等しくなる。この状
態は、フォトダイオ−ド１の個別電極（Ａ点）の電位が
０．５Ｖになるまで続く。

【００２１】すなわち、図４のＱ期間に示すように、Ａ
点の電位が０．５Ｖより低い場合においては、第１の薄
膜トランジスタ１１のゲ−ト・ソ−ス間の電位差（−２
Ｖ〜−２．５Ｖ）は、第１の薄膜トランジスタ１１のし
きい値電圧より高くなるため、第１の薄膜トランジスタ
１１はオン状態となり、Ｂ点の電位はＡ点の電位と等し
くなり、第２の薄膜トランジスタ１２のみでフォトダイ
オ−ド１の電荷を保持することになる。この場合、第２
の薄膜トランジスタ１２のドレイン電極の電位は０〜
０．５Ｖに変化するので、ドレイン電極に対するゲ−ト
電極の電位は最大で−２．５Ｖにしかならない。

【００２２】次に、フォトダイオ−ド１の個別電極の電
位（Ａ点の電位）及びＢ点の電位がほぼ０．５Ｖに上昇
した以降は、第２の薄膜トランジスタ１２についてはし
きい値電圧が１Ｖであるのでオフ状態を維持し、第１の
薄膜トランジスタ１１はオンからオフ状態へ移行する途
中のサブスレッシュホ−ルド領域で動作するようになる
（図４のＲ期間）。すなわち、Ｂ点の電位がほぼ０．５
Ｖに上昇した直後においては、第２の薄膜トランジスタ
１２のドレイン電極ＶDの電位は０．５Ｖであるので、
第２の薄膜トランジスタ１２の電流／電圧特性は図５の
実線に示すようにドレイン電圧０．５Ｖでの特性曲線と
なり、ゲート電極には−２Ｖが印加されているので、そ
の動作点はＹ点となる。

【００２３】一方、第１の薄膜トランジスタ１１におい
ては、Ｂ点の電位がほぼ０．５Ｖに上昇した時にソース
電極／ゲート電極間の電位差がしきい値電圧と同じ１Ｖ
となるが、さらにＢ点の電位が上昇した場合、第１の薄
膜トランジスタ１１はサブスレッシュホ−ルド領域で動
作するようになる。この場合、第１の薄膜トランジスタ
１１の抵抗値は第２の薄膜トランジスタ１２の抵抗値に
比べて無視できなくなるため、第１の薄膜トランジスタ
１１のソース／ドレイン間にも若干の電圧がかかる。そ
の電圧は、第１の薄膜トランジスタ１１と第２の薄膜ト
ランジスタ１２に流れる電流が等しくなるようにして決
まり、この場合、約０．０２５Ｖである。この時の第１
の薄膜トランジスタ１１の特性曲線は図５の点線で示さ
れるものであり、点Ｘで示される動作点で動作してい
る。更に、フォトダイオ−ド１の個別電極の電位（Ａ点
の電位）が増加しても、Ｂ点の電位は０．５Ｖから若干
上昇して一定の電圧に固定されたまま変動せず、薄膜ス
イッチング素子１０（ＡＣ間）を流れる電流値も一定の
ままである。

【００２４】上述の現象は次のような理由により説明で
きる。もしＢ点の電位が上昇すると第１の薄膜トランジ
スタ１１のソース／ドレイン間の電圧は増加し、ゲ−ト
・ソ−ス間の電位差が低下する。しかし、サブスレッシ
ュホ−ルド領域の電流は、ソース／ドレイン間の電圧に
よらないため、図５の特性曲線（一点鎖線）に沿ってサ
ブスレッシュホ−ルド電流は減少する。一方第２の薄膜
トランジスタ１２のリ−ク電流は、図５の点線で示した
より高いドレイン電圧の特性曲線における電流値に増加
しようとするが、第１の薄膜トランジスタ１１を流れる
電流と第２の薄膜トランジスタ１２を流れる電流は等し
くなければならないため、結局Ｂ点の電位が上昇するこ
とはない。この状況はＡＢ間の電位が十分大きくなり、
第１の薄膜トランジスタ１１のサブスレッシュホ−ルド
電流のドレイン電圧依存性が顕著になるまで続く。従っ
て、第２の薄膜トランジスタ１２のゲート電極（−２
Ｖ）の電位は、Ｂ点の電位に等しいドレイン電極（約
０．５Ｖ）に対して、−２．５Ｖにしかならない。

【００２５】上記実施例の構造によると、画素の電位を
保持する場合に、オフ状態となっている第２の薄膜トラ
ンジスタ１２のゲ−ト電極の電位は、ドレイン電極に対
して−２．５Ｖ程度にしかならず、従来例における電位
差である−７Ｖに比べてゲ−ト・ドレイン間の電界が緩
和される。従って、第２の薄膜トランジスタ１２のリ−
ク電流は大きく低減され、第１の薄膜トランジスタ１１
と第２の薄膜トランジスタ１２を直列接続して構成され
る薄膜スイッチング素子１０としてのリーク電流も低減
することができる。上記実施例においては、イメ−ジセ
ンサの各画素のスイッチング素子として適用したので、
リーク電流が減少することにより各画素からの画像信号
のＳ／Ｎ比が向上し、また、各画素毎に画像信号を読み
取る際のクロスト−クを低減することができる。

【００２６】また、上記実施例におけるリ−ク電流低減
の効果は、第１の薄膜トランジスタ１１のしきい値電圧
の値Ｖth1によって変化する。上記実施例の構造におい
て、第１の薄膜トランジスタ１１のしきい値電圧値Ｖth
1を変化させてリーク電流を測定したところ、図６に示
すように、しきい値電圧値Ｖth1が−２．５Ｖのときリ
−ク電流が最小となった。

【００２７】上述した実施例においては、薄膜スイッチ
ング素子１０を構成する各薄膜トランジスタ１１，１２
をＮ型とし、フォトダイオ−ド１の共通電極が個別電極
に対して正の電位にバイアスされるイメージセンサにつ
いて示したが、各薄膜トランジスタ１１，１２をＮ型と
し、フォトダイオ−ド１の共通電極が個別電極に対して
負の電位にバイアスされるイメージセンサであってもよ
い。薄膜トランジスタをＮ型とした場合、高い電位が与
えられた信号線に接続される薄膜トランジスタのしきい
値電圧が、他の薄膜トランジスタのしきい値電圧より低
く設定されている。

【００２８】また、薄膜スイッチング素子１０を構成す
る各薄膜トランジスタ１１、１２をＰ型とし、フォトダ
イオ−ド１の共通電極が個別電極に対して正の電位にバ
イアスされる場合や、各薄膜トランジスタ１１、１２を
Ｐ型とし、フォトダイオ−ド１の共通電極が個別電極に
対して負の電位にバイアスされる場合についても有効で
ある。薄膜トランジスタをＰ型とした場合、低い電位が
与えられた信号線に接続される薄膜トランジスタのしき
い値電圧が、他の薄膜トランジスタのしきい値電圧より
高く設定されている。そして、スイッチ回路のオン時に
は、全ての薄膜トランジスタ１１、１２のしきい値電圧
より低い電圧を各ゲート電極に印加し、スイッチ回路の
オフ時には、前記しきい値電圧の高い薄膜トランジスタ
がサブスレッシュホ−ルド領域で動作し、他の薄膜トラ
ンジスタがオフとなる電圧を印加する。上記実施例にお
いては、２つの薄膜トランジスタが接続された場合につ
いて説明したが、３つ以上の薄膜トランジスタを接続し
た構成でも同様の効果を得ることができる。

【００２９】また、実施例においては、電流読み出し方
式のイメ−ジセンサについて説明したが、電圧読み出し
方式のイメージセンサのスイッチング素子についても適
用することができる。

【００３０】上記実施例ではリニアイメ−ジセンサにつ
いて説明したが、フォトダイオ−ドが２次元上に配置さ
れた２次元イメ−ジセンサのスイッチング素子としても
適用することができる。また、アクティブマトリクス型
液晶表示装置やプリントヘッドのように、個々の画素に
ついて接続されるスイッチング素子に上記構成を適用し
ても同様の効果が得られる。

【００３１】

【発明の効果】本発明によれば、第１の薄膜トランジス
タと第２の薄膜トランジスタから成るスイッチ回路がオ
フ状態である場合において、サブスレッシュホ−ルド領
域で動作する薄膜トランジスタに接続される側の信号線
の電位を保持する場合に、その電位の大部分がサブスレ
ッシュホ−ルド領域で動作する薄膜トランジスタにかか
り、オフ状態の他の薄膜トランジスタにかかる電圧を緩
和し、他の薄膜トランジスタのリ−ク電流を低減して、
スイッチ回路全体のリーク電流を低減することができ
る。したがって、画素の電位を保持が必要なイメージセ
ンサのスイッチング素子として適用することにより、ス
イッチング素子のリ−ク電流を低減することができ、そ
の結果、Ｓ／Ｎ比が大きくクロスト−クの小さなイメ−
ジセンサを得ることができる。

【図面の簡単な説明】

【図１】本発明による薄膜スイッチング素子をイメー
ジセンサに適用した場合の一実施例を示す等価回路図で
ある。

【図２】薄膜スイッチング素子を構成する第１の薄膜
トランジスタの電流−電圧特性図である。

【図３】薄膜スイッチング素子を構成する第２の薄膜
トランジスタの電流−電圧特性図である。

【図４】実施例のイメ−ジセンサによる画像信号の読
み出しを説明するために図１の等価回路のＡ点での駆動
パルスに対する電位の変化を示した図である。

【図５】薄膜スイッチング素子を構成する各薄膜トラ
ンジスタの動作点を説明した図である。

【図６】薄膜スイッチング素子を構成する第１の薄膜
トランジスタのしきい値電圧とリーク電流との関係を示
したグラフ図である。

【図７】薄膜トランジスタをスイッチング素子として
使用したイメ−ジセンサの等価回路図である。

【図８】イメ−ジセンサによる画像信号の読み出しを
説明するために、図７の等価回路のＡ点での駆動パルス
に対する電位の変化を示した図である。

【図９】イメ−ジセンサに用いられる薄膜トランジス
タの電流−電圧特性図である。

【符号の説明】

１…フォトダイオ−ド、３…読み出し信号線、４…
電流読み取り用アンプ、５…共通バイアス線、６…
シフトレジスタ、１０…薄膜スイッチング素子、１
１…第１の薄膜トランジスタ、１２…第２の薄膜トラ
ンジスタ、２０…駆動パルス

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 27/146 H04N 1/028 H04N 5/335

Claims

(57)【特許請求の範囲】

【請求項１】第１のＮ型多結晶シリコン薄膜トランジ
スタと第２のＮ型多結晶シリコン薄膜トランジスタとを
直列に接続し、第１のＮ型多結晶シリコン薄膜トランジ
スタは第１の信号線に第２のＮ型多結晶シリコン薄膜ト
ランジスタは第２の信号線にそれぞれ接続され、各トラ
ンジスタのゲート電極は互いに等しい電圧によって駆動
されることによりオン・オフ制御を行なうスイッチ回路
であって、前記第１の信号線と第２の信号線のうち、高い電位が与
えられた信号線に接続される薄膜トランジスタのしきい
値電圧が、他の薄膜トランジスタのしきい値電圧より低
く設定され、スイッチ回路のオン時には、全ての薄膜トランジスタの
しきい値電圧より高い電圧を各ゲート電極に印加し、ス
イッチ回路のオフ時には、前記しきい値電圧の低い薄膜
トランジスタがサブスレッシュホ−ルド領域で動作し、
他の薄膜トランジスタがオフとなる電圧を印加すること
を特徴とする薄膜スイッチング素子。
【請求項２】第１のＰ型多結晶シリコン薄膜トランジ
スタと第２のＰ型多結晶シリコン薄膜トランジスタとを
直列に接続し、第１のＰ型多結晶シリコン薄膜トランジ
スタは第１の信号線に第２のＰ型多結晶シリコン薄膜ト
ランジスタは第２の信号線にそれぞれ接続され、各トラ
ンジスタのゲート電極は互いに等しい電圧によって駆動
されることによりオン・オフ制御を行なうスイッチ回路
であって、前記第１の信号線と第２の信号線のうち、低い電位が与
えられた信号線に接続される薄膜トランジスタのしきい
値電圧が、他の薄膜トランジスタのしきい値電圧より高
く設定され、スイッチ回路のオン時には、全ての薄膜トランジスタの
しきい値電圧より低い電圧を各ゲート電極に印加し、ス
イッチ回路のオフ時には、前記しきい値電圧の高い薄膜
トランジスタがサブスレッシュホ−ルド領域で動作し、
他の薄膜トランジスタがオフとなる電圧を印加すること
を特徴とする薄膜スイッチング素子。