KR100236797B1 - 이미지센서용 소스종동회로 - Google Patents

이미지센서용 소스종동회로 Download PDF

Info

Publication number
KR100236797B1
KR100236797B1 KR1019920025584A KR920025584A KR100236797B1 KR 100236797 B1 KR100236797 B1 KR 100236797B1 KR 1019920025584 A KR1019920025584 A KR 1019920025584A KR 920025584 A KR920025584 A KR 920025584A KR 100236797 B1 KR100236797 B1 KR 100236797B1
Authority
KR
South Korea
Prior art keywords
transistor
source
pixel
turned
vertical
Prior art date
Application number
KR1019920025584A
Other languages
English (en)
Other versions
KR930015879A (ko
Inventor
요네모도가즈야
Original Assignee
이데이 노부유끼
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR930015879A publication Critical patent/KR930015879A/ko
Application granted granted Critical
Publication of KR100236797B1 publication Critical patent/KR100236797B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/12—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with one sensor only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

본 발명은 소비전력을 저감할 수 있는 고체촬상장치에 관한 것이다.
수평블랭킹기간중에, 5V의 수직주사펄스가 수직주사회로(3)로부터 수직선택선(2A)에 인가된다. 그와 동기적으로 전압 ØI이 5V에서 0V로 변화되는 한편 전압 ØVGG이 0V에서 5V로 변화된다. 따라서, 소스스위치트랜지스터(6)가 턴오프되고, 부하트랜지스터(9)가 턴온되어, 단위화소(1)의 부하트랜지스터(9)와 화소트랜지스터(12)에 의해 형성된 소스종동회로가 동작가능상태로 되어 단위화소(1)에 축적된 전기신호를 독출한다. 본 발명에 따르면, 수평블랭킹기간내의 단위화소의 전기신호독출기간과 흑신호독출기간중에만 전압 ØVGG의 인가에 의해 부하트랜지스터(9)가 턴온된다. 또한, 이 기간중에만 전원(7)에 의해 화소트랜지스터(12)에 전류가 흐르게 되므로, 종래에 비해 소비전력이 상당히 저감될 수 있다.

Description

이미지센서용 소스종동회로
제1도는 본 발명의 실시예에 따른 고체촬상장치의 구조도.
제2도는 본 발명에 따른 고체촬상장치의 등가회로를 나타낸 회로도.
제3도는 본 발명에서 사용되는 단위화소의 구조를 나타낸 단면도.
제4(a)도 및 제4(b)도는 단위화소의 게이트부의 전위분배의 설명도.
제5(a)도 내지 제5(h)도는 제어신호와 출력신호의 타이밍의 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 단위화소 4 : 수직신호출력선
6 : 소스스위치트랜지스터 9 : 부하트랜지스터
10 : 샘플/홀드회로 11 : 감광소자
12 : 화소트랜지스터 13 : MOS 스위치
21,61 : 게이트전극 22 : 소스전극
23,91 : 드레인전극 32 : N형 웰
33 : P형 웰 40 : 정공
본 발명은 소비전력을 저감할 수 있는 고체촬상장치에 관한 것이다.
고체촬상장치에는 FWA(floating well amplifier)형 고체촬상장치가 알려져 있다. 이 FWA 고체촬상장치에 있어서, 예를 들어 포토다이오드와 같은 감광소자의 광전변환(photo-electric conversion)에 의해 얻어지는 홀(정공(positive hole))이 N 채널 MOS(Metal Oxide Semiconductor)트랜지스터(화소트랜지스터)의 P 형 웰에 축적되고, 그 화소트랜지스터가 턴온되어, P형 웰의 표면전위가 축적된 정공에 의해 변동되어 표면채널전류가 변화된다. 이 채널전류의 변화량은 각 화소의 출력신호로서 독출된다(제5도 참조).
이러한 고체촬상장치에 있어서, N 채널 MOS 트랜지스터와 같은 부하트랜지스터의 드레인전극이 화소트랜지스터의 소스전극에 접속되어 소스종동회로(source follower circuit)를 형성한다. 따라서, 부하트랜지스터가 턴온되면, 채널전류가 소스종동회로에 따라 화소트랜지스터의 P형 웰로 흐르게 된다.
상기한 FWA 고체촬상장치에 있어서, P형 웰에 축적된 신호전하가 인접한 화소에 과도하게 유입되는 경우 블루밍(blooming)이 발생하는 것을 방지하기 위해 화소트랜지스터의 게이트전압이 항상 약 5V로 설정되고, 그 화소트랜지스터는 온상태로 설정된다. 종래 기술에 다르면, 상기 부하트랜지스터가 온상태로 설정되므로 화소트랜지스터와 부하트랜지스터에 의해 형성된 소스종동회로에 전류가 항상 흐르게 된다.
상기한 바와 같이 소스종동회로에 전류가 항상 흐르게 되므로 종래의 FWA 고체촬상장치는 다량의 전력을 소비하게 된다.
그러므로, 본 발명의 목적은 상기 종래기술의 단점과 결점을 해소할 수 있는 개량된 고체촬상장치를 제공하기 위한 것이다.
또한, 본 발명의 목적은 소비전력을 저감할 수 있는 고체촬상장치를 제공하기 위한 것이다.
본 발명의 제1특징에 따르면, 수평 및 수직방향에서 2차원형태로 배열된 감광소자 및 화소트랜지스터로 이루어지면서 상기 각각의 화소트랜지스터의 게이트전극 및 소스전극이 각각 수직선택선과 수직신호출력선에 접속되는 복수의 화소와, 드레인전극이 상기 화소트랜지스터의 소스전극에 접속되어 소스종동회로를 형성하고, 수평블랭킹기간내의 화소신호독출기간중에만 턴온되는 부하트랜지스터로 이루어지는 고체촬상장치를 제공한다.
본 발명의 제2특징에 따르면, 수평 및 수직방향에 2차원형태로 배열된 감광소자 및 화소트랜지스터로 이루어지면서 상기 각각의 화소트랜지스터의 게이트전극 및 소스전극이 각각 수직선택선과 수직신호출력선에 접속되는 복수의 화소와, 드레인전극이 상기 화소트랜지스터의 소스전극에 접속되어 소스종동회로를 형성하고, 수평블랭킹기간중에만 턴온되는 부하트랜지스터로 이루어지는 고체촬상장치를 제공한다.
본 발명의 상기 및 기타의 목적, 특징 및 이점은 첨부도면을 참조하여 다음의 예시적인 실시예의 상세한 설명으로부터 명백해 질 것이며, 도면에 있어서 동일 또는 상당부분은 동일부호로 표시한다.
다음에, 본 발명의 실시예에 대하여 첨부도면을 참조하여 설명한다.
제1도는 본 발명의 일실시예에 따른 고체촬상장치의 구조도이다. 다음에, 본 발명에 따른 고체촬상장치에 대해 제1도에 도시된 고체촬상장치의 등가회로를 나타낸 제2도를 참조하여 설명한다. 제1도에 도시된 바와 같이, 복수의 단위화소(1)가 수평 및 수직방향에서 2차원형태로 배치된다. 이 각각의 단위화소(1)는 포토다이오드 등과 같은 감광소자(11)와 MOS 트랜지스터와 같은 화소트랜지스터(12)로 이루어진다.
상기 감광소자(11)는 후술하는 바와 같이 화소트랜지스터(12)의 채널영역에 접속된다. 감광소자(11)가 활성화되는 경우에 발생되는 전기신호는 화소트랜지스터(12)의 P형 웰(33)(제3도 참조)내에 축적된다.
화소트랜지스터(12)의 게이트전극(21)은 수직선택선(2A,2B,…)(제1도에는 2개의 선택선(2A,2B)만이 도시됨)에 접속된다. 상기 수직선택선(2A,2B,…)은 수직주사회로(3)에 접속되고, 수직주사회로(3)로부터 인가되는 수직주사펄스에 의해 순차적으로 주사된다.
화소트랜지스터(12)의 소스전극(22)은 수직신호출력선(4)에 접속된다. 수직신호출력선(4)의 다른측(제1도의 상단측)은 소스스위치트랜지스터(6)를 통해 전원(7)에 접속된다. 전압(ØI)이 소정타이밍에서 소스스위치트랜지스터(6)의 게이트전극(61)에 인가되어 그 소스스위치트랜지스터(6)가 턴온된다. 화소트랜지스터(12)의 드레인전극(23)은 전원선(8)을 통해 전원(7)에 접속된다.
수직신호출력선(4)상의 소스스위치트랜지스터(6)측에는 부하트랜지스터(9), 즉 본 실시예의 MOS 트랜지스터의 드레인전극(91)이 접속된다. 제2도에 도시된 바와 같이, 부하트랜지스터(9)와 화소트랜지스터(12)는 소스종동회로를 구성한다.
수직신호출력선(4)의 다른측(제1도의 하측)은 샘플/홀드(S/H)회로(10)에 접속된다. 하나의 수직선택선 2A(2B,2C,…)에 접속된 모든 단위화소(1)의 전기신호들은 그 샘플/홀드회로(10)에 유지된다. 샘플/홀드회로(10)에 접속된 MOS 스위치(13)는 수평주사회로(14)로부터 전송되는 수평주사펄스에 의해 순차적으로 턴온되어, 그 샘플/홀드회로(10)에 유지된 전기신호들이 순차적으로 출력된다.
상기 전기신호출력동작이 모든 수직선택선(2A,2B,…)상에서 순차로 수행되면, 고체촬상장치의 화상신호르 얻을 수 있다. 단위화소(1)에서 발생된 전기신호는 수평블랭킹기간동안 수직선택선(2A,B)을 상하로 한 번씩 독출한다. 이들 전기신호들은 샘플/홀드회로(10)에 의해 합성되어 1개의 선의 전기신호로서 발생된다.
제3도는 단위화소(1)의 단면도이다. 제3도에 도시된 바와 같이, P형 실리콘기판(31)의 표면에 N형 웰(32)이 형성되고, 그 상부에는 P형 웰(33)이 형성된다. 이 P형 웰(33)의 표면에는 절연부재(도시되지 않음)를 통해 게이트전극(21)이 형성된다. 이 게이트전극(21)은 상기한 바와 같이 수직선택선(2A)(제1도)에 접속된다.
N+ 소스영역과 N+ 드레인영역은 상기 P형 웰(33)상부의 게이트전극(21)의 양측에서 적절하게 떨어져서 형성되고, 상기 N+ 소스 및 N+ 드레인영역에는 소스전극(22)과 드레인전극(23)이 각각 접속된다. 소스전극(22)은 수직신호출력선(4)에 접속되고, 드레인전극(23)은 전원선(8)에 접속된다.
광전변화에 의해 생성된 홀(정공)(40)은 P형 웰(33)내에 축적되어 제4(a)도에 도시된 축적상태가 된다. 이 축적상태에서 수직주사회로(3)로부터 수직주사펄스가 전송되면 화소트랜지스터(12)가 턴온된다.
제4(b)도에 도시된 바와 같이, 이 때에는 상기 화소트랜지스터(12)에 흐르는 채널전류(41)가 정공(40)에 의해 변동되어 단위화소(1)와 부하트랜지스터(9)에 의해 형성된 소스종동회로의 소스전위를 변화시킨다. 이 때의 소스전위의 변화량은 단위화소(1)의 출력신호가 된다.
제5(a)도 내지 제5(h)도는 각각 상기 제어신호의 동작타이밍과 단위화소(1)의 출력신호의 설명도이다. 본 실시예에 의하면, 수평유효주사기간(수평주사기간-수평블랭킹기간)중에 소스스위치트랜지스터(6)의 게이트전극(61)에 인가되는 전압(ØI)이 5V로 설정되고, 부하트랜지스터(9)의 게이트전극(62)에 인가되는 전압(ØVGG)은 0V로 설정된다.
후술하는 바와 같이, 전압(ØI)과 전압(ØVGG)은 수평블랭킹기간중에 소정타이밍에서 변하여 소스스위치(6) 또는 부하트랜지스터(9)의 동작상태가 전기신호를 독출하도록 변한다.
2개의 상·하수직선택선(예를 들면, 2A, 2B)의 수평블랭킹기간중에는 5V의 수직선택펄스가 수직주사회로(3)로부터 상부수직선택선(2A)에 인가된다. 이와 동시에 소스스위치(6)(제2도)의 게이트전극(61)에 인가되는 전압(ØI)이 5V에서 0V으로 변하고, 부하트랜지스터(9)의 드레인전극(91)에 인가되는 전압(ØVGG)이 0V에서 5V로 변한다.
그러므로, 소스스위치(6)가 턴오프되어, 부하트랜지스터(9)가 턴온되면, 수직선택선(2A)에 인가되는 단위화소(1)의 전기신호가 독출되어 샘플/홀드회로(10)내에 기억된다.
상기 수직선택선(2A)에 10V이 인가됨과 동시에 전압(ØI)이 5V로 변하고, 전압(ØVGG)이 0V로 변한다. 이러한 리세트동작에 의해 단위화소(1)가 P형 웰(33)에 축적된 정공(40)이 P형 실리콘기판(31)측으로 방전된다. 일정치 이상의 강도를 갖는 광이 입사되는 경우, 정공(40)이 P형 웰(33)의 축적용량을 초과하게 되어 N형 웰(32)을 통해 P형 실리콘기판(31)으로 유입되어, 블루밍을 억제한다.
이어서, 수직선택선(2A)에 전압 5V에 인가되고, 그와 동시에 전압(ØI)이 0V로 변하며, 전압(ØVGG)이 5V로 변한다. 따라서, 단위화소(1)에 축적된 흑신호(dark signal)가 독출된다. 이전에 독출된 전기신호로부터 그 흑신호를 감함(subtracting)에 따라 정밀한 신호성분을 얻을 수 있게 된다.
상부수직선택선(2A)의 독출이 종료된 후, 하부수직선택선(2B)의 독출이 수행되고, 양쪽의 전기신호는 상기한 바와 같이 합성된다. 1개의 수직 선택선 2A(2B)가 작동되면 0V의 전압이 다른 수직선택선 2B(2A)가 인가된다. 또한, 2개의 수직선택선(2A, 2B)중 어느 하나가 작동되는 경우 다른 수직선택선(2C,2D,…)에 0V의 전압이 인가된다.
상기 독출동작은 모든 수직선택선(2A,2B,…)에서 순차적으로 수행되어 모든 화소의 영상신호를 얻을 수 있다.
이러한 고체촬상장치에 있어서, 단위화소(1)에 축적된 흑신호와 전기신호가 독출되는 경우에만 부하트랜지스터(9)에 인가되는 전압(ØVGG)이 5V로 되는 반면, 그 이외의 경우에는 0V로 유지된다. 전기신호와 흑신호의 독출기간은 극히 짧기 때문에 채널전류는 극히 짧은 기간에 부하트랜지스터(9)에 흐르게 된다. 그러므로, 수평유효주사기간동안 부하트랜지스터(9)가 턴온되는 경우에 비해 전력소비량이 현저히 감소된다(제5(h)도 참조).
본 발명의 상기 실시에에 의하면, 독출기간중에만 부하트랜지스터(9)가 턴온되지만, 본 발명의 실시예 1에 의하면 전체 수평블랭킹기간동안 전압(ØVGG)이 5V로 된다. 그 이외의 기간중에는 전압(ØVGG)이 0V로 되므로, 부하트랜지스터(9)를 제어하게 된다.
본 발명의 실시예 2에 의하면, 전압 ØVGG의 구동속도가 저속인 경우라도, 단위화소(1)에 축적된 전기신호의 독출기간중에 전압 ØVGG의 파형의 상승 또는 하강 구간(leading edge)에서 링잉(ringing)이 발생되지 않는다. 따라서, 안정된 출력을 얻을 수 있다.
그 경우에는, 리세트기간중이라도 부하트랜지스터(9)가 턴온되어 불필요하게 전력이 소비된다. 그러나, 이 리세트기간은 수평주사기간에 비해 매우 짧은 기간이므로, 이 리세트기간동안 소비되는 전력은 매우 적다. 따라서, 문제가 발생하지 않는다.
상기한 바와 같이, 본 발명의 실시예 1에 의하면, 단위화소의 화소트랜지스터와 함께 소스종동회로를 구성하는 부하트랜지스터가 그 단위화소내의 전기신호의 독출타이밍과 동기하여 턴온된다.
그러므로, 본 발명의 실시예 1에 의하면, 부하트랜지스터의 동작시간이 상당히 짧으므로, 부하트랜지스터에 흐르는 채널전류에 의해 발생되는 전력량이 상당히 저감될 수 있다.
또한, 본 발명의 실시예 2에 의하면, 부하트랜지스터는 전체 수평블랭킹기간동안 턴온되고 그 이외의 기간중에 턴오프된다.
그러므로, 본 발명의 실시예 2에 의하면, 부하트랜지스터를 턴온시키는 전원과 구동속도가 느린 경우라도 단위화소에 축적된 전기신호의 독출기간중에는 전압파형의 상승에지 또는 하강 구간에서의 링잉의 발생을 방지할 수 있으므로, 안정된 출력신호를 얻을 수 있다.
본 발명의 바람직한 실시예를 첨부도면을 참조하여 설명하였지만, 본 발명은 상기 실시예에 한정되지 않으며, 다음의 특허청구의 범위에 정의된 바와 같은 발명의 사상 및 범위를 벗어나지 않고, 여러가지 변경 및 변형을 가할 수 있는 것을 알 수 있다.

Claims (5)

  1. a) 수평 및 수직방향에서 2차원형태로 배열된 감광소자 및 화소트랜지스터로 이루어지면서 상기 각각의 화소트랜지스터의 게이트전극 및 소스전극이 각각 수직선택선과 수직신호출력선에 접속되는 복수의 화소와, b) 드레인전극이 상기 화소트랜지스터의 소스전극에 접속되어 소스종동회로를 형성하고, 수평블랭킹기간내의 화소신호독출기간중에만 턴온되는 부하트랜지스터를 포함하는 고체촬상장치.
  2. a) 수평 및 수직방향에서 2차원형태로 배열된 감광소자 및 화소트랜지스터로 이루어지면서 상기 각각의 화소트랜지스터의 게이트전극 및 소스전극이 각각 수직선택선과 수직신호출력선에 접속되는 복수의 화소와, b) 드레인전극이 상기 화소트랜지스터의 소스전극에 접속되어 소스종동회로를 형성하고, 수평블랭킹기간중에만 턴온되는 부하트랜지스터를 포함하는 고체촬상장치.
  3. 제2항에 있어서, 상기 부하트랜지스터는 상기 수평블랭킹기간내의 화소신호독출기간과 흑신호(dark signal)독출기간중에만 턴온되는 고체촬상장치.
  4. 제1항에 있어서, 전원과, 이 전원과 상기 수직신호출력선 사이에 주전류통로가 직렬로 접속된 소스스위치트랜지스터를 추가로 포함하고, 상기 소스스위치트랜지스터는 상기 부하트랜지스터가 턴온되는 경우에 턴오프되는 고체촬상장치.
  5. 제1항에 있어서, 상기 화소트랜지스터는 제1도전형(P형)의 반도체기판상에 형성된 제2도전형(N형)의 제1웰; 이 제1웰상에 형성된 제1도전형(P형)의 제2웰; 이 제2웰내에 형성된 소스 및 드레인영역; 이 소스와 드레인영역 사이에 형성된 채널영역; 상기 소스영역에 접속된 소스전극; 상기 드레인영역에 접속된 드레인전극; 및 상기 채널영역상에 절연층을 통하여 형성된 게이트전극을 포함하고, 상기 부하트랜지스터의 드레인전극은 상기 화소트랜지스터의 소스전극에 접속되는 고체촬상장치.
KR1019920025584A 1991-12-26 1992-12-26 이미지센서용 소스종동회로 KR100236797B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3345130A JPH05183818A (ja) 1991-12-26 1991-12-26 固体撮像装置
JP91-345,130 1991-12-26

Publications (2)

Publication Number Publication Date
KR930015879A KR930015879A (ko) 1993-07-24
KR100236797B1 true KR100236797B1 (ko) 2000-01-15

Family

ID=18374490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025584A KR100236797B1 (ko) 1991-12-26 1992-12-26 이미지센서용 소스종동회로

Country Status (5)

Country Link
US (1) US5270531A (ko)
EP (1) EP0548987B1 (ko)
JP (1) JPH05183818A (ko)
KR (1) KR100236797B1 (ko)
DE (1) DE69227669T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07255013A (ja) 1994-01-31 1995-10-03 Sony Corp 固体撮像装置
US5933190A (en) * 1995-04-18 1999-08-03 Imec Vzw Pixel structure, image sensor using such pixel structure and corresponding peripheral circuitry
US5953060A (en) * 1995-10-31 1999-09-14 Imec Vzw Method for reducing fixed pattern noise in solid state imaging devices
JPH09168117A (ja) * 1995-12-18 1997-06-24 Sony Corp 固体撮像素子
GB2318473B (en) * 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
US6011251A (en) * 1997-06-04 2000-01-04 Imec Method for obtaining a high dynamic range read-out signal of a CMOS-based pixel structure and such CMOS-based pixel structure
US7199410B2 (en) 1999-12-14 2007-04-03 Cypress Semiconductor Corporation (Belgium) Bvba Pixel structure with improved charge transfer
EP0883187A1 (en) 1997-06-04 1998-12-09 Interuniversitair Micro-Elektronica Centrum Vzw A detector for electromagnetic radiation, pixel structure with high sensitivity using such detector and method of manufacturing such detector
US6815791B1 (en) 1997-02-10 2004-11-09 Fillfactory Buried, fully depletable, high fill factor photodiodes
US20010045508A1 (en) 1998-09-21 2001-11-29 Bart Dierickx Pixel structure for imaging devices
US8063963B2 (en) 1998-02-09 2011-11-22 On Semiconductor Image Sensor Imaging device having a pixel structure with high dynamic range read-out signal
US7106373B1 (en) 1998-02-09 2006-09-12 Cypress Semiconductor Corporation (Belgium) Bvba Method for increasing dynamic range of a pixel by multiple incomplete reset
US6243134B1 (en) * 1998-02-27 2001-06-05 Intel Corporation Method to reduce reset noise in photodiode based CMOS image sensors
US6801256B1 (en) * 1998-06-02 2004-10-05 Kabushiki Kaisha Toshiba High-speed solid-state imaging device capable of suppressing image noise
US6542190B1 (en) * 1999-01-12 2003-04-01 Silicon Tough Technology Inc. Image sensor with function of electronic shutter
US7808022B1 (en) 2005-03-28 2010-10-05 Cypress Semiconductor Corporation Cross talk reduction
US7750958B1 (en) 2005-03-28 2010-07-06 Cypress Semiconductor Corporation Pixel structure
JP5122358B2 (ja) * 2008-04-25 2013-01-16 パナソニック株式会社 カメラの駆動方法、カメラ
US8476567B2 (en) 2008-09-22 2013-07-02 Semiconductor Components Industries, Llc Active pixel with precharging circuit
JP4810690B2 (ja) * 2008-11-11 2011-11-09 株式会社豊田中央研究所 力検知素子

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206069A (ja) * 1987-02-23 1988-08-25 Fuji Photo Film Co Ltd イメ−ジ・センサ
JPH03162183A (ja) * 1989-11-21 1991-07-12 Canon Inc 光電変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686554A (en) * 1983-07-02 1987-08-11 Canon Kabushiki Kaisha Photoelectric converter
US5023443A (en) * 1989-01-18 1991-06-11 Konica Corporation Image sensor and its driving method
US5146339A (en) * 1989-11-21 1992-09-08 Canon Kabushiki Kaisha Photoelectric converting apparatus employing Darlington transistor readout
JPH03278574A (ja) * 1990-03-28 1991-12-10 Nec Corp マスタースライス型半導体集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206069A (ja) * 1987-02-23 1988-08-25 Fuji Photo Film Co Ltd イメ−ジ・センサ
JPH03162183A (ja) * 1989-11-21 1991-07-12 Canon Inc 光電変換装置

Also Published As

Publication number Publication date
EP0548987A3 (en) 1993-11-18
KR930015879A (ko) 1993-07-24
US5270531A (en) 1993-12-14
DE69227669T2 (de) 1999-06-24
EP0548987A2 (en) 1993-06-30
JPH05183818A (ja) 1993-07-23
EP0548987B1 (en) 1998-11-25
DE69227669D1 (de) 1999-01-07

Similar Documents

Publication Publication Date Title
KR100236797B1 (ko) 이미지센서용 소스종동회로
US8390714B2 (en) Solid-state imaging device and camera system
US7545425B2 (en) Solid-state image pickup device and camera system
US6037979A (en) Solid-state imaging device having a reset switch for resetting potential of capacitor and vertical signal line
EP0942593B1 (en) Solid state image pickup apparatus
KR100690477B1 (ko) 고체 촬상 소자, 그 소자의 구동 방법, 및 카메라 시스템
JP3915161B2 (ja) ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
US7268331B2 (en) Solid-state imaging device, method for driving the same, and camera
KR101031982B1 (ko) 고상 촬상 디바이스 및 그 구동 방법
KR20090121322A (ko) 이미지 센서 및 카메라
US5274459A (en) Solid state image sensing device with a feedback gate transistor at each photo-sensing section
JPH04312082A (ja) 固体撮像装置
US10680032B2 (en) Photoelectric conversion element and solid-state image pickup device
JP2006041866A (ja) 固体撮像装置
CA1124843A (en) Solid-state imaging device
JPH10335622A (ja) 光電変換装置
US6303919B1 (en) Linear image sensor
US5831675A (en) Solid state imaging device
US20050151867A1 (en) Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement
JP2594923B2 (ja) 固体撮像素子
JPH10200817A (ja) 固体撮像装置
KR0119803B1 (ko) 고체촬상장치
JP2532645B2 (ja) 固体撮像装置
JPH04274367A (ja) 固体撮像装置
JPH0529600A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 14

EXPY Expiration of term