JP4810690B2 - 力検知素子 - Google Patents

Description

本発明は、ゲージ部を有する力検知素子に関する。

ピエゾ抵抗効果を有するゲージ部の抵抗値は、ゲージ部に印加される力に応じて変化する。この現象を利用して、ゲージ部に印加される力を検知する力検知素子が開発されている。この種のゲージ部は、印加される力の他に、環境温度の変化に応じても抵抗値が変化することが知られている。特許文献１及び特許文献２には、環境温度の変化の影響を補償するために、ゲージ部に対して直列にダイオードを接続する技術を提案している。ダイオードは、ゲージ部の抵抗温度係数と正負が逆の抵抗温度係数を有している。これにより、ゲージ部の抵抗温度係数とダイオードの抵抗温度係数が相殺され、ゲージ部とダイオードの合計の抵抗温度係数が小さく調整される。

特開平８−１８１３３１号公報 特開２００７−２６３６６７号公報

特許文献１に開示されるように、ゲージ部は、ｎ型の半導体層の表層部にｐ型不純物を導入して形成されることが多い。温度補償用のダイオードは、そのｐ型のゲージ部に隣接してｎ型の半導体領域を形成し、それらｐ型のゲージ部とｎ型の半導体領域によって構成される。しかしながら、ｎ型の半導体層の表層部にｐ型のゲージ部を形成すると、ｎ型の半導体層とｐ型のゲージ部の間に寄生のダイオードが存在することになる。このため、環境温度が高温になると、この寄生のダイオードを介してリーク電流が流れるという問題がある。温度補償用ダイオードを形成しても、寄生ダイオードに対して何ら対策しなければ、環境温度の変化に応じて正確な検知が行えない事態が発生してしまう。本発明は、寄生ダイオードによるリーク電流を抑制し、温度補償された力検知素子を提供することを目的としている。

本明細書で開示される１つの力検知素子は、基板と、その基板上に設けられている絶縁層と、その絶縁層上に設けられているとともに、厚肉部と薄肉部を有するｐ型の半導体層と、その半導体層上に設けられているとともに、間隔を置いて配置されている第１電極及び第２電極と、を備えており、半導体層には、第１電極に電気的に接続されるとともにｐ型の不純物濃度が残部よりも濃いゲージ部と、第２電極に電気的に接続されるｎ型領域が形成されており、厚肉部は、第１電極と第２電極を結ぶ方向に沿って伸びるとともにゲージ部が形成されている凸状部を有している。
本明細書で開示される他の１つの力検知素子は、基板と、その基板上に設けられている絶縁層と、その絶縁層上に設けられているｐ型の半導体層と、その半導体層上に設けられているとともに間隔を置いて配置されている第１電極及び第２電極を備えている。半導体層には、第１電極に電気的に接続されるとともにｐ型の不純物濃度が残部よりも濃いゲージ部が形成されている。半導体層にはさらに、第２電極に電気的に接続されるｎ型領域が形成されている。
本明細書で開示される力検知素子は、半導体層がｐ型であることを１つの特徴としている。ｐ型の半導体層内にｐ型の不純物濃度が濃いゲージ部を形成すれば、半導体層とゲージ部の間に寄生のダイオードが存在しない。このため、寄生のダイオードを介したリーク電流の発生が防止される。さらに、本明細書で開示される力検知素子は、基板と絶縁層と半導体層が積層した積層基板を利用することを１つの特徴としている。仮に、積層基板を利用せずにｐ型の半導体層内にゲージ部を形成すると、そのｐ型の半導体層の膜厚が大きいために、ゲージ部以外のｐ型の半導体層の寄生抵抗が小さくなり、ゲージ部に流れる電流が減少し、検知精度が悪化するという問題がある。一方、積層基板を利用すると、ｐ型の半導体層の膜厚を小さくすることができるので、ゲージ部以外のｐ型の半導体層の寄生抵抗が大きくなり、寄生抵抗を流れる電流をほぼ無視できるようになる。第１電極と第２電極間の電流がゲージ部をほぼ流れるようになる。
本明細書で開示される技術によると、ｐ型の半導体層を利用することと、積層基板を利用することを組合せたことにより、温度補償と優れた検知精度を兼ね備えた力検知素子が実現される。

半導体層は、第１電極と第２電極を結ぶ方向に沿って伸びる凸状部を有しているのが好ましい。さらに、ゲージ部がその凸状部内に形成されていることが好ましい。ゲージ部の形態を凸状にすることで、検知感度を向上させることができる。

半導体層は、厚肉部と薄肉部を有しているのが好ましい。さらに、凸状部が厚肉部に形成されていることが好ましい。
この形態の半導体層は、次のように製造されることを特徴としている。まず、凸状部に要求される所定高さよりも厚い半導体層を有する積層基板を用意する。その半導体層の表面から所定深さだけエッチングして薄肉部と厚肉部を形成する。ここで、仮に、半導体層を貫通するようにエッチングし、壁状のゲージ部のみを形成すると、半導体層の厚みのバラツキに基づいてゲージ部の高さもばらついてしまう。一方、本明細書で開示される技術によると、半導体層の厚みがばらついていても、半導体層の表面から規格化された所定深さだけエッチングすることによって、凸状部の高さを規格化することができる。これにより、規格化された検知特性を有する力検知素子を量産することができる。

本明細書で開示される技術によると、寄生ダイオードによるリーク電流を抑制し、温度補償された力検知素子を提供することができる。

以下に、本明細書で開示される技術の形態を整理しておく。
（第１形態）ｐ型の半導体層の不純物濃度は、１×１０^１７ｃｍ^−３以下の範囲が好ましい。
（第２形態）ｐ型の半導体層の厚みは、１〜５μｍの範囲が好ましい。
（第３形態）第１電極は、定電流生成回路に接続されていることが好ましい。
（第４形態）ゲージ部とｎ型領域は、第１電極と第２電極を結ぶ方向で接していることが好ましい。

（第１実施例）
図１に、力検知素子１００の分解斜視図を模式的に示す。図２に、図１のII−II線に沿った縦断面図を模式的に示す。図３に、図１のIII−III線に沿った縦断面図を模式的に示す。図４に、図１のIV−IV線に沿った縦断面図を模式的に示す。なお、図２〜図４に示すように、積層基板４０の表面には薄い絶縁性保護膜６２が存在しているが、図１の分解斜視図ではその絶縁性保護膜６２を便宜の上で省略して示す。なお、この絶縁性保護膜６２は、必要に応じて除去してもよい。

図１に示すように、力検知素子１００は、積層基板４０と力伝達ブロック５０を備えている。積層基板４０は、シリコン基板１０と絶縁層２０とデバイス層（半導体層の一例）３０を備えている。積層基板４０には、ＳＯＩ（Silicon on Insulator）基板が用いられる。シリコン基板１０は、ｐ型又はｎ型の不純物を含む単結晶シリコン（Si）で形成されている。絶縁層２０は、シリコン基板１０の表面に設けられており、酸化シリコン（SiO₂）で形成されている。デバイス層３０は、絶縁層２０の表面に設けられており、ｐ型の不純物を含む単結晶シリコンで形成されている。

図１に示すように、デバイス層３０の表層部は、エッチング技術によって加工されている。デバイス層３０は、一対の電極部３２ａ，３２ｂと、その一対の電極部３２ａ，３２ｂ間を伸びる凸状部３４と、凸状部３４の側方に設けられている一対の台座部３５を備えている。一対の電極部３２ａ，３２ｂと凸状部３４と一対の台座部３５は、デバイス層３０の表面から所定深さだけエッチングすることによって形成される。図３に示すように、エッチング前のデバイス層３０の厚みはＴ３であり、所定深さＴ２だけエッチングすることによって、凸状部３４や一対の台座部３５（一対の電極部３２ａ，３２ｂも同様。図２及び図４参照）が形成される。なお、所定深さＴ２はデバイス層３０の厚みＴ３よりも小さく設定されているので、エッチング後にはデバイス層３０に厚みＴ１の薄肉部が残存する。本明細書では、デバイス層３０のうちエッチングされた部分の底を薄肉部といい、エッチングされなかった部分を厚肉部という。ここで、デバイス層３０の厚みＴ３は１〜５μｍの範囲が好ましく、所定深さＴ２は１〜３μｍの範囲が好ましい。

一対の電極部３２ａ，３２ｂは、略矩形の形状を有しており、間隔を置いて配置されている。一方の電極部３２ａ（以下、正側電極部３２ａという）の表面には、アルミニウムを材料とする正側電極（第１電極の一例）６０ａが設けられている。他方の電極部３２ｂ（以下、負側電極部３２ｂという）の表面には、アルミニウムを材料とする負側電極（第２電極の一例）６０ｂが設けられている。

凸状部３４は、一端が正側電極部３２ａに接続しており、他端が負側電極部３２ｂに接続している。凸状部３４はメサ形状を有しており、正側電極部３２ａと負側電極部３２ｂの間を直線状に伸びている。

図２に示すように、凸状部３４には、ｐ^＋型のゲージ部３７が形成されている。ゲージ部３７は、イオン注入技術を利用して凸状部３４の表層部に形成されており、その不純物濃度はデバイス層３０の濃度よりも濃い。ゲージ部３７は、凸状部３４に沿って正側電極部３２ａと負側電極部３２ｂの間を伸びている。ゲージ部３７の一端は、絶縁性保護膜６２に形成された正側コンタクトホール６４ａを介して正側電極６０ａに電気的に接続されている。負側電極部３２ｂには、ｎ型不純物を含むｎ型領域３６が形成されている。ｎ型領域３６は、イオン注入技術を利用して負側電極部３２ｂの表層部に形成されている。ｎ型領域３６は、ゲージ部３７の他端の側面（正側電極部３２ａと負側電極部３２ｂを結ぶ方向の側面）に直接的に隣接している。ｎ型領域３６は、負側コンタクトホール６４ｂを介して負側電極６０ｂに電気的に接続されている。なお、ゲージ部３７とｎ型領域３６は、図２に示すような直接的に隣接する例に代えて、所定距離だけ離間して設けられていてもよい。あるいは、ｎ型領域３６の一部又は全部が、ゲージ部３７によって取囲まれるように設けられていてもよい。

図１に示すように、一対の台座部３５は、メサ形状を有しており、凸状部３４の長手方向に対して平行に伸びている。力伝達ブロック５０は、凸状部３４と一対の台座部３５を被覆するように設けられており、積層基板４０の上方において平行に固定されている。

図５に、力検知素子１００の等価回路図を示す。負側電極６０ｂは、例えば接地電位に固定される。正側電極６０ａは、例えば定電流生成回路に接続される。ゲージ部３７とｎ型領域３６の間に温度補償用ダイオードＤ１００が形成されている。温度補償用ダイオードＤ１００は、正側電極６０ａと負側電極６０ｂの間において順方向に接続されている。温度補償用ダイオードＤ１００は、負の抵抗温度係数を有している。一方、ゲージ部３７は、正の抵抗温度係数を有している。これにより、温度補償用ダイオードＤ１００の負の抵抗温度係数とゲージ部３７の正の抵抗温度係数が相殺され、温度補償用ダイオードＤ１００とゲージ部３７の合計の抵抗温度係数が小さく調整される。

次に、力検知素子１００の動作について説明する。
外部から力伝達ブロック５０に力が印加されると、その力が力伝達ブロック５０を介してゲージ部３７に伝達され、ゲージ部３７内に応力が発生し、ゲージ部３７の抵抗値が変化する。正側電極６０ａが定電流生成回路に接続されているので、ゲージ部３７の抵抗値の変化に応じて正側電極６０ａと負側電極６０ｂの間の電圧差が変化する。この電圧差の変化量を電圧測定回路で測定し、その電圧差から力伝達ブロック５０に加えられた力を換算することができる。

力検知素子１００は、デバイス層３０がｐ型であることを１つの特徴としている。ｐ型のデバイス層３０内にｐ^＋型のゲージ部３７が形成されている。例えば、ｎ型のデバイス層内にｐ^＋型のゲージ部を形成すると、ｎ型のデバイス層とｐ^＋型のゲージ部の間に寄生のダイオードが存在してしまう。この寄生のダイオードは、環境温度が増加するとリーク電流を増加させてしまう。一方、力検知素子１００のように、ｐ型のデバイス層３０内にｐ^＋型のゲージ部を形成すると、ｐ型のデバイス層３０とｐ^＋型のゲージ部３７の間に寄生のダイオードが存在しない。このため、寄生のダイオードを介したリーク電流が発生しない。補償用ダイオードＤ１００とｐ型のデバイス層３０を組合せると、温度補償に優れた特性の力検知素子１００が得られる。なお、寄生抵抗を大きくするためには、デバイス層３０の不純物濃度は、１×１０^１７ｃｍ^−３以下の範囲が好ましい。

さらに、力検知素子１００は、シリコン基板１０と絶縁層２０とデバイス層３０が積層した積層基板４０を利用することを１つの特徴としている。積層基板４０を利用すると、ｐ型のデバイス層３０の膜厚を小さくすることができる。このため、ｐ型のデバイス層３０の寄生抵抗が大きくなり、寄生抵抗を流れる電流をほぼ無視できるようになる。正側電極６０ａと負側電極６０ｂの間の電流は、ほぼゲージ部３７を流れるようになる。このため、検知精度に優れた特性を得ることができる。

力検知素子１００はさらに、以下の特徴を有している。
（１）図３に示すように、デバイス層３０は、厚みＴ３の厚肉部と厚みＴ１の薄肉部を有する。凸状部３４と一対の台座部３５は、厚肉部に形成されている。この形態のデバイス層３０は、上記したように、所定深さＴ２のエッチングによって形成されることを特徴としている。具体的には、まず、凸状部３４に要求される所定高さＴ２よりも厚い厚みＴ３のデバイス層３０を有する積層基板４０を用意する。そのデバイス層３０の表面から所定深さＴ２だけエッチングして薄肉部と厚肉部を形成する。一般的に、市販されているＳＯＩ基板のデバイス層３０の厚みは、規格化されたものであってもＳＯＩ基板毎にばらついていることが多い。このため、デバイス層３０を貫通するようにエッチングし、壁状のゲージ部のみを形成すると、デバイス層３０の厚みのバラツキに基づいてゲージ部の高さもばらついてしまう。ゲージ部の高さが異なると、ゲージ部に作用する外力が同じであっても、ゲージ部内に発生する応力が異なるものとなる。ゲージ部の抵抗値は、ゲージ部内に発生する応力に応じて変化することから、ゲージ部内に発生する応力がばらつけば、力検知素子毎の検出特性もばらついてしまう。一方、上記のデバイス層３０では、デバイス層３０の厚みがばらついていても、デバイス層３０の表面から規格化された所定深さＴ２だけエッチングすることによって、凸状部３４の高さを規格化することができる。これにより、規格化された検出特性を有する力検知素子１００を量産することができる。

（２）図２に示すように、ゲージ部３７の拡散深さは、絶縁層２０まで達していない。このため、ゲージ部３７の下方には、低濃度の底面部領域３８が形成されている。しかし、これは意図したものではない。好ましくは、ゲージ部３７が絶縁層２０まで達するように形成するのがよい。しかし、前記したように、市販されているＳＯＩ基板のデバイス層３０の厚みは、規格化されたものであってもＳＯＩ基板毎にばらついていることが多い。このため、所望の拡散深さのゲージ部３７を形成すると、底面部領域３８が形成されることがある。しかし、底面部領域３８の不純物濃度はゲージ部３７よりも十分に薄いので、底面部領域３８の寄生抵抗は十分に大きい。このため、正側電極６０ａと負側電極６０ｂの間の電流は、ほぼゲージ部３７を流れるようになる。このため、検知精度に優れた特性を得ることができる。

（第２実施例）
図６〜図９を参照し、力検知素子２００について説明する。図６に、力検知素子２００の分解斜視図を模式的に示す。図７に、図６のVII−VII線に沿った縦断面図を模式的に示す。図８に、図６のVIII−VIII線に沿った縦断面図を模式的に示す。図９に、図６のIX−IX線に沿った縦断面図を模式的に示す。なお、機能が実質的に共通する構成要素に関しては共通符号を付し、その説明を省略する。

図６に示すように、力検知素子２００は、デバイス層３０の表層部に一対の溝３９が形成されていることを特徴としている。一対の溝３９の間に凸状部３４が形成されている。力検知素子２００では、力伝達ブロック５０によって、凸状部３４が封止される。封止型の力検知素子２００は、力伝達ブロック５０からゲージ部３４に力を伝達し易くすることができる。力検知素子２００は、感度の高いという特徴を有する。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施例の力検知素子の分解斜視図を模式的に示す。 図１のII−II線に沿った縦断面図を模式的に示す。 図１のIII−III線に沿った縦断面図を模式的に示す。 図１のIV−IV線に沿った縦断面図を模式的に示す。 第１実施例の力検知素子の等価回路図を示す。 第２実施例の力検知素子の分解斜視図を模式的に示す。 図６のVII−VII線に沿った縦断面図を模式的に示す。 図６のVIII−VIII線に沿った縦断面図を模式的に示す。 図６のIX−IX線に沿った縦断面図を模式的に示す。

符号の説明

１０：シリコン基板
２０：絶縁層
３０：デバイス層
３２ａ：正側電極部
３２ｂ：負側電極部
３４：凸状部
３６：ｎ型領域
３７：ゲージ部
４０：積層基板
５０：力伝達ブロック
６０ａ：正側電極
６０ｂ：負側電極

Claims (2)

1. 基板と、
   その基板上に設けられている絶縁層と、
   その絶縁層上に設けられているとともに、厚肉部と薄肉部を有するｐ型の半導体層と、
   その半導体層上に設けられているとともに、間隔を置いて配置されている第１電極及び第２電極と、を備えており、
   前記半導体層には、前記第１電極に電気的に接続されるとともにｐ型の不純物濃度が残部よりも濃いゲージ部と、前記第２電極に電気的に接続されるｎ型領域が形成されており、
   前記厚肉部は、前記第１電極と前記第２電極を結ぶ方向に沿って伸びるとともに前記ゲージ部が形成されている凸状部を有している力検知素子。
2. 力伝達ブロックをさらに備えており、
   前記厚肉部は、前記凸状部の周囲に形成されている台座部をさらに有しており、
   前記凸状部と前記台座部は、前記薄肉部を介して繋がっており、
   前記力伝達ブロックは、前記凸状部と前記台座部に固定されている請求項１に記載の力検知素子。
   

Images