JPH0337744B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光情報信号を光電変換して電気信号と
して出力する光電変換装置に関するものであり、
特にフアクシミリ、デジタル複写機、レーザ記録
装置等の文字及び画像入力装置等に適した固体光
電変換装置に関する。

〔従来技術及び発明が解決しようとする課題〕

従来の光電変換装置は光電変換機能を有する光
電変換要素（画素）群と、該光電変換要素群から
出力される電気信号を順次時系列に配列された形
で取り出す走査機能をもつ回路とを包含るもの
で、フオトダイオードとMOS・FET（Field
Effect Transis−tor）を構成要素として包含す
るもの（「MOSタイプ」と略記する）、或いは
CCD（Ｃ−harge Coupled Device）やBBD
（Backet Brigade Device）、即ち所謂CTD
（Charge Transfer Device）を構成要素として
包含するもの（「CTDタイプ」と略記する）等々
各種の方式がある。

而乍ら、これ等MOSタイプにしろCTDタイプ
にしろSi単結晶（Ｃ−Siと略記する）ウエーハー
基板を使用する為に、光電変換部の受光面の面積
は、Ｃ−Siウエーハー基板に於いては、全領域に
於ける均一性も含めると精々数インチ程度の大き
さのＣ−Siウエーハー基板が製造され得るに過ぎ
ない為に、この様なＣ−Siウエーハー基板を使用
するMOSタイプ或いはCTDタイプをいその構成
要素とする光電変換装置に於いては、その受光面
は、先のＣ−Siウエーハー基板の大きさを超え得
るものではない。

従つて、受光面がこの様な限られた小面積であ
る光電変換部を有する光電変換装置では、例えば
デイジタル複写機の光情報入力装置として適用す
る場合、縮小倍率の大きい光学系を複写しようと
する原稿と受光面との間に介在させ、該光学系を
介して原稿の光学像を受光面に結像させる必要が
ある。

この様な場合、以下に述べる様に解像度を高め
る上で技術的な限度がある。

即ち、光電変換部の解像度が例えば10本／mm、
受光面の長手方向の長さが３cmであるとし、A4
サイズの原稿を複写しようとする場合、受光面に
結像される原稿の光学像は約1/69に縮小され、
A4原稿に対する前記光電変換部の実質的な解像
度は約1.5本／mmに低下して仕舞う。

この様に実質的な解像度は、複写しようとする
原稿のサイズが大きくなるに従つて、（受光面の
サイズ）／（原稿のサイズ）の割合で低下する。

従つて、この点を解決するには、この様な方式
に於いては、光電変換部の解像度を高める製造技
術が要求されるが、先の様な限られた小面積の基
板を使用して要求される解像度を得るには、集積
密度を極めて高くし、且つ構成素子に欠陥がない
様にして製造しなければならないが、斯かる製造
技術にも自づと限度がある。

他方光電変換装置を複数配置して、全受光面の
長手方向の長さが複写し得る最大サイズの原稿の
主走査方向の長さと１：１になる様にし、結像さ
れる原稿の光学像を光電変換装置の数に分割して
実質的な解像度の低下を避け様とする方法が提案
されている。

而乍ら、斯かる方式に於いても、次に述べる様
な不都合さがある。即ち、光電変換装置を複数配
置すると必然的に各光電変換装置間に受光面の存
在しない境界領域が生じ、全体的に見る場合、受
光面は連続的でなくなつて仕舞い、原稿の結像さ
れる光学像は分断され、且つ境界領域に相当する
部分は、光電変換装置の受光面に入力されず、複
写されて来る画像は線状に白抜けした或いは線状
に白抜けする部分に相当する部分が除かれて結合
された不完全なものとなる。又、複数の受光面に
分割されて結像された光学像は、各受光面に於い
て各々光学的反転像となつている為、全体像は原
稿像の光学的反転像とは異なつている。従つて、
受光面の結像された光学像をそのまま再生したの
では元の原稿像を再現することは出来ない。

この様に、従来の光電変換装置に於いては、そ
の受光面が小さい為に高解像度で情報を再現する
のは極めて困難であつた。

従つて、長尺化された受光面を有し、且つ解像
性に優れた光電変換部を有する光電変換装置が望
まれている。殊にフアクシミリやデジタル複写機
の光情報入力装置、或いはその他の、原稿に書か
れた文字や像を読取る画像読取装置に適用するも
のとしては、再生される原稿のサイズに相等しい
受光面を有し、再生像に要求される解像度を低下
させず、原稿を忠実に再生させ得る光電変換装置
が不可欠である。

〔発明の目的〕

本発明は上記の諸点に鑑み成されたものであつ
て、その目的とするところは、長尺化された受光
面を有し且つ高解像度化、高感度化された光電変
換部を具備し、極めて軽量化された光電変換装置
を提供することにある。

本発明の別の目的は、増幅手段に多結晶シリコ
ンを利用して長尺化が容易で且つ高速動作や高増
幅率の固体光電変換装置を提供することにある。

更に本発明の他の目的は各素子の特性のバラツ
キを補償し且つ素子同士の干渉の影響を防止でき
る長尺化に適した低雑音で残像のない固体光電変
換装置を提供することにある。

上述した目的は共通電極と：該共通電極に一端
が電気的に接続されている光電変換素子の複数
と：各光電変換素子毎に電気的に並列接続された
放電用ダイオードの複数と：各光電変換素子の別
の一端にそれぞれ個別に電気的に接続され、該光
電変換素子への入射光量に応じて該光電変換素子
より出力される信号を蓄積する為の信号蓄積手段
の複数と：各信号蓄積手段毎に電気的に接続さ
れ、該信号蓄積手段に蓄積されている信号に応じ
て増幅された信号を出力する信号増幅手段として
の半導体層が多結晶シリコンからなる半導体素子
の複数と：各信号増幅手段毎に設けられ、対応す
る信号増幅手段による信号の伝達特性を各信号増
幅手段相互間で規格化する為の規格化手段の複数
と：を具備する光電変換信号出力ユニツトの複数
と、前記複数の信号増幅手段を各ユニツト毎に排
他的に選択するユニツト選択信号を伝送するユニ
ツト駆動配線と、各ユニツトに於ける同位の信号
増幅手段の出力信号を伝送する共通化された信号
出力配線と、が同一基板上に一体的に設けられ、
各ユニツトに於いて該信号蓄積手段に蓄積された
信号電荷を該共通電極を介して各放電用ダイオー
ドを順バイアスことにより初期化することを特徴
とする固体光電変換装置により達成される。特
に、光電変換層を非晶質シリコンにて形成すれば
光吸収係数に基き光電変換能の優れたものにな
る。

更に、本発明の好適な実施態様例に於いては、
前記光電変換素子を構成する構成要素としての光
電変換機能を有する半導体部は、非晶質シリコン
（以後「Ａ−Si」と略記する）の半導体薄膜、又
は、多結晶シリコン（以後「poly−Si」と略記す
る）の半導体薄膜で構成される。殊に、本発明に
於いては、前記信号増幅手段の半導体部がpoly−
Siの半導体薄膜で構成されることから、前記光電
変換素子の半導体部も好ましくはpoly−Siの半導
体薄膜で構成するのが生産性・量産性のより一層
の向上と信頼性の向上から望ましいものである。

〔実施態様例の説明〕

以下本発明に於ける走査回路の説明を行う。第
１図に本発明の基礎となる走査回路を掲げる。
A4短手方向に約８画素／mmの密度での画像読み
取りを実現する為に必要な1728（＝54×32）の光
導電素子S_1-0〜S_54-31は外部バイアス電源として
図示されているg₁〜g₅₄より給電されている。従
つて、信号蓄積手段としての電荷蓄積用のコンデ
ンサC_1-0〜C_54-31には各光導電素子への入射光量
に応じた速度で電荷が蓄積されていく。結果的に
前記コンデンサC_1-0〜C_54-31を選択する信号増幅
手段としての増幅用MOSトランジスタA_1-0〜
A_54-31のゲートへの接続点電位は、一定の電荷蓄
積時間に対しては入射光量に対応した値を持つ事
になる。本走査回路では電荷蓄積用コンデンサは
回路的にはむしろ光導電素子とともに低周波濾波
回路としての効果が期待されている。増幅用
MOSトランジスタの32個毎に共通なドレイン側
配線、例えばブロツク駆動線b₁に排他的に電圧を
供給すれば、前記接続点の電位に応じて増幅用
MOS（又はMIS）トランジスタA_1-0〜A_1-31はバ
イアスされている事に成り、各増幅用MOS（又は
MIS）トランジスタは個々のトランジスタに接続
されている光導電素子への入射光量に対応したチ
ヤンネル抵抗を持つ事になる。従つて自動的に個
別データ線D₀〜D₃₁上へは光導電素子S_1-0〜S_1-31
への入射光量に対応した信号電流が出力される事
になる。上述の動作を確保する為には個別データ
線D₀〜D₃₁は電流増幅器等の低インピーダンス入
力回路へ接続すべきは自明の事である。ここで電
流分離用ダイオードR_1-0〜R_54-31は個別データ線
D₀〜D₃₁に接続された増幅用MOS（又はMIS）ト
ランジスタ間の信号電流の分離を（特に非選択時
に）確実にする為に設けられている。さて、引き
続いて今度は第２の光導電素子（S_2-0〜S_2-31）
群からの出力を選択する為にブロツク駆動線ｂ２
（不図示）に電圧を排他的に供給している間に、
放電用素子であるダイオードh_1-0〜h_54-31の第１
の光導電素子（S_1-0〜S_1-31）郡に属する群が共
通に結ばれた放電制御線g₁にダイオードが順バイ
アスになる様に電圧を供給することによつて電荷
蓄積用コンデンサC_1-0〜C_1-31）に蓄積された電
荷が該ダイオードを通して放電される事になる。
放電完了後ダイオードを逆バイアスする様な電圧
を供給をすれば各蓄積コンデンサは各光導電素子
への入射光量に応じた速度で電荷の蓄積が始まる
事になる。

また増幅用トランジスタA_1-0〜A_54-31のスレツ
シヨルド電圧等の伝達特性を考慮して放電用ダイ
オードh_1-0〜h_54-31の共通ソース線を別個のバイ
アス電源からの給電で行うならば素子設計の巾を
拡げる効果を生む。

第１の実施態様例の走査回路を第２図に掲げ
る。第１図に示した第１の例は入射光量の読み出
し精度を多く要求しない場合、もしくは増幅用と
して使用するトランジスタが同一ロツト製品で伝
達特性にスレツシヨルド電圧の分布が小さい場合
等には十分な効果が期待でき、回路も簡単であ
る。しかしながら、特に高い精度で光量情報を読
み取る場合等には前記伝達特性の分布が問題に成
る場合がある。第２図に示した例は上記の問題を
解決する為に増幅用トランジスタA_1-0〜A_54-31の
各ソース回路に規格化手段としての抵抗を接続
し、電流帰還によつて複合した伝達特性の均一化
を実現した例である。回路動作の説明は増幅用ト
アンジスタの動作に電流帰還を利用した負帰還を
作用させる事が理解されれば第１の走査回路の説
明から明らかである。

本発明に於ける第２の実施態様例の走査回路例
を第３図ａに、その変形例を第３図ｂに夫々掲げ
る。これ等の例では前記の電流帰還を実現する素
子として抵抗の代わりに非線形動作素子P_1-0〜
P_54-31（図に一部のみを掲載）を用い、また増幅
用トランジスタA_1-0〜A_54-31（一部のみ図示）の
ドレイン側共通線からの分離手段としてMOS（又
はMIS）トランジスタR_1-0〜R_54-31（一部のみ図
示）を用いており、特に増幅用トランジスタ
A_1-0〜A_54-31、放電用ダイオードQ_1-0〜Q_54-31
（一部のみを図示）及び分離用トランジスタT_1-0
〜T_54-31（一部のみを図示）とを同一テクノロジ
ーで製作される素子で構成する事により容易に集
積化出来るという大きな効果が生まれる。

更に第３図ａの場合には電流帰還用トランジス
タP_1-0〜P_54-31への共通ゲートへ与えるバイアス
電源V_Gよりの供給電圧を変える事により複合し
て伝達特性をプログラム出来る特徴を有する。
種々の共通ゲートバイアス値に対する伝達特性の
変化を第４図に示す。

以上の第１〜第３の実施態様例で述べた走査回
路では常に光導電素子の出力を増幅（上記例では
電流に変換増幅している）してマトリツクス配線
部に信号を送り出している。一般に光導電素子の
導電率は可成り低く、また本発明の光電変換装置
の主なる用途であるデイジタル複写機、フアクシ
ミリ等で要求される長尺化された画像読み取り装
置への応用に於いては、広いマトリツクス配線部
を要求され、微弱な電気信号を長い配線を通して
処理する事になり良好なSN比を期待出来ぬ場合
が多い。本発明の大きな特徴の一つは上例の様に
光導電素子の出力を選択する素子に増幅作用を持
たせており、上記のマトリツクス配線を低インピ
ーダンスで駆動出来る事になり雑音等の悪影響を
大きく低減せしめた事にある。

第５図に本発明の光電変換装置の素子構成の模
式的説明図を示す。ガラス等の透明な基板５０上
に一列に作られた光導電素子群（素子構造は後述
する）SB₁〜SB₅₄（一部のみ図示）は、やはり同
じ基板上に薄膜技術で形成された電極配線、及び
コンデンサ群CB₁〜CB₅₄（一部のみ図示）を通し
て集積化された走査回路I₁〜I₅₄（一部のみ図示）
にワイヤ・ボンデイングに依つて接続されてい
る。また走査回路I₁〜I₅₄からの出力線もやはりワ
イヤ・ボンデイングによつて基板上に蒸着技術で
形成された電極に接続されてマトリツクス配線部
５１に導かれ、最終的に出力用電極に導かれる。
駆動線b₁〜b₅₄等外部制御線もやはり基板上の蒸
着薄膜技術によつて形成した電極配線を通して走
査回路I₁〜I₅₄導かれる。本実施例で示されるハイ
ブリツト構造の光電変換素子も以下の実施例で示
されるモノリシツク構造に於ける光導電素子と同
一構造を有するのでその際に詳細に説明される。

第６図に示す例は第１図に示された走査回路を
全て薄膜技術によつて一枚の基板上に実現した本
発明の光電変換装置の例である。第６図ａは平面
図、第６図ｂは第６図ａに示されるＸ−X′で示
される位置での切断面図であるる基板１５００上
には光電変換部１５０１、電荷蓄積部１５００、
選択可能な増幅部１５０３及び放電部１５０４と
不図示ではあるが紙面右側に位置するマトリツク
ス配線部と信号入出力用電極及び電源供給電極が
作製されている。マトリツクス配線部の概略図は
第７図で示される一般的なものである。第７図に
於い７０〜７４等のスルーホール接続部を７５は
光導電部及び走査回路部分に対応する。

光電変換部は個別電極１５０５として透明基板
１５００を通過してきた光が入射可能な様にイン
ジウム錫酸化物（ITO）等の透明導電性材料を蒸
着法で形成し、該個別電極１５０５の周辺に画素
形状の均一化の為にクロム（Cr）等での遮光用
電極１５０７をで蒸着法とフオト・エツチングの
技術を用いて画素毎に独立して作製している。更
に前記個別電極１５０５上にはSiH₄ガス、H₂ガ
ス混合ガス中でグロー放電を発生せしめ、SiH₄
の分解によつて堆積するアモルフアス水素化シリ
コン（以後「Ａ−Si：Ｈ」と略記する）の光導電
性薄膜を形成し、フオトエツチングにより画素毎
のＡ−Si：Ｈ光導電膜１５０６を作製する。引き
続いて共通対向電極１５０８がAl等の金属材料
を用いて蒸着、エツチングプロセス技術によつて
形成される。

尚、上記グロー放電分解法による堆積膜形成プ
ロセスに於いてSiH₄／H₂ガス中の適当な濃度の
PH₃ガスもしくはB₂H₆ガスを混入させる事で広
い範囲でドーピング量を制御されたｎ型導電特
性、又はｐ型導電特性をもつたＡ−Si：Ｈ薄膜を
作製する事、及び外気に触れる事なく連続的に各
導電型の層を堆積できる。例えば上記Ａ−Si：Ｈ
光導電膜はその上面部及び下面部をＰ原子を高濃
度にドープしたn⁺層で形成する事により電極金
属との抵抗性接触を確保している。

従つて、以後の説明では各導電型のＡ−Si：Ｈ
膜の成膜法は一々触れない。

電荷蓄積部１５０２はスパツタリング法等で形
成されたSiO₂又はSi₃N₄の蒸着薄膜をパターン・
エツチングして電極１５０７上に形成された絶縁
膜１５１８をはさんで接地電極１５０９を薄膜配
線する事によつて作られたコンデンサで構成され
る。

増幅部１５０３を構成する増幅用薄膜トランジ
スタ１５１２はMIS（金属−絶縁物−半導体）構
造を持ち、その半導体部はpoly−Si半導体薄膜で
構成される。遮光用に作られた電極１５０７は電
荷蓄積部１５０２に蓄積された電荷により発生す
る電位を該MIS構造トランジスタ１５１２のゲー
トに供給する。トランジスタ１５１２の選択用ド
レイン電極部１５１１に於いてはpoly−Si薄膜の
エツチング速度がドープしたＰ原子濃度に依存す
る事を利用してn⁺層が取り去つてある。ドレイ
ン選択電極１５１０を形成する材料としてAu等
の金属を用いる事により、第１０図に於いて
R_1-0〜R_54-31で示される分離ダイオードとしての
機能を持つシヨツトキー・バリヤ・ダイオードを
形成している。またソース側電極１５１３と半導
体膜１５１４との間にはn⁺層１５１５が残され
ておりオーム性接触を保つている。絶縁層１５１
９はやはりSi₃N₄、SiO₂のスパツタ膜等の絶縁材
料で作製され、特に選択電極１５１０と光電変換
部からの出力線である遮光電極１５０７との静電
結合を小さくする目的で形成されている。

放電部１５０４を構成するダイオードはシヨツ
トキーバリヤを用いたもので共通対抗電極であつ
て放電制御電極を兼ねる１５０８とはn⁺層１５
１６を介してオーム性接触また遮光用電極１５０
７とはシヨツトキー接触を行つており遮光電極１
５０７側をアノードとしたシヨツトキーダイオー
ドが作製されている。放電部１５０４は、Ａ−
Si：Ｈ又はpoly−Si薄膜で構成される。

第８図ａ，ｂに示す光電変換装置は第２図に示
す電流帰還用抵抗F_1-0〜F_54-31を挿入した例であ
る。第８図ｂは平面図第８図ａのＸ−X′に於け
る切断面図である。部材配置は第６図とほぼ同じ
であり、異なる点は抵抗体１６００を設けた点で
あり、これは適当なドーピング量のＡ−Si：Ｈ又
はpoly−Siを用いてもよいし、適当な金属の酸化
物、ホウ化物、窒化物等を用いて構成されてもよ
い。図に於いて、１６０１はこうでんへんかん
ぶ、１６０２は電荷蓄積部、１６０３は増幅部、
１６０４は放電部である。

電流帰還素子としてMISトランジスタを又、分
離用素子として、やはりMISトランジスタを薄濃
で作製した例を第９図ａ，ｂに示す。第９図ｂは
平面図、第９図ａはＸ−X′での断面図である。
対応する走査回路は第３図ａで既に動作について
は説明した。本実施例に於いては第６図に示した
部材配置と異なる点は選択可能な増幅素子として
のMISトランジスタ１７００のチヤンネル１７０
３を遮光電極１７０２と平行に配し、かつ分離用
トランジスタ１７０４及び電流帰還用トランジス
タ１７０５とを独立に設置した点とである。

尚増幅用MISトランジスタ１７００と第６図
ａ，ｂのMISトランジスタ１５１２と異なる点は
MISトランジスタ１７００のドレインが電極金属
と抵抗性接触を保つように設計されていることで
ある。また分離用MISトランジスタ１７０４のゲ
ートは選択信号線biの入力線と共用して更にソレ
イン側はトランジスタ電源線V_Dと共用して使わ
れていることを図への補足説明としてつけ加えて
おく。

以上本発明の好適な実施態様例としてはＡ−
Si：Ｈ又はpoly−Siからなる光導電薄層でその半
導体部を構成した光導電素子とpoly−Siでその半
導体部を構成した増幅手段を含む集積化走査回路
及びマトリツクス配線とを単一基板上に組み上げ
たハイブリツド方式、及び前記光導電素子、走査
回路をモノリシツク方式で形成した例を掲げ又、
説明したが、本発明はこれ等の実施態様に限定さ
れるものではない 〔効果〕 以上実施例で示した如く本発明では従来多数の
光情報を走査し出力する光電変換装置に於いて、
長尺化が精度良く実現可能で、増幅機能を持つ走
査回路を構成する事によつてインピーダンスの高
い光導電素子を広く配置した場合に問題となる雑
音の影響を大きく低減した光電変換装置を作成す
る事を可能ならしめる。そして、本発明によれ
ば、素子毎のバラツキや残像のない低雑音の信号
出力を高応答性をもつて実現できる。

【図面の簡単な説明】

第１図は走査回路図、第２図乃至第３図ａ，ｂ
は各々、本発明の各実施態様例に係わる走査回路
を説明する為の走査回路図、第４図は本発明に於
ける共通ゲートバイアス値に対する伝達特性の変
化を示す図、第５図及び第６図ａ，ｂは本発明の
基礎となる構成を説明する為の説明図で、第６図
ｂは第６図ａのＸ−X′での切断面図、第７図は
本発明に於けるマトリツクス配線部を説明する為
の説明図、第８図ａ，ｂ及び第９図ａ，ｂは各々
本発明の実施態様例を説明する為の説明図で、第
８図ｂは第８図ａの、第９図ｂは第９図ａの夫々
Ｘ−X′での切断面図である。 １５００……基板、１５０１……光電変換部、
１５０２……電荷蓄積部、１５０３……増幅部、
１５０４……放電部、１５０５……個別電極、１
５０７……遮光用電極、１５０８……共通対向電
極。

Claims (1)

1. 【特許請求の範囲】 １ 共通電極と： 該共通電極に一端が電気的に接続されている光
   電変換素子の複数と： 各光電変換素子毎に電気的に並列接続された放
   電用ダイオードの複数と： 各光電変換素子の別の一端にそれぞれ個別に電
   気的に接続され、該光電変換素子への入射光量に
   応じて該光電変換素子より出力される信号を蓄積
   する為の信号蓄積手段の複数と： 各信号蓄積手段毎に電気的に接続され、該信号
   蓄積手段に蓄積されている信号に応じて増幅され
   た信号を出力する信号増幅手段としての半導体層
   が多結晶シリコンからなる半導体素子の複数と： 各信号増幅手段毎に設けられ、対応する信号増
   幅手段による信号の伝達特性を各信号増幅手段相
   互間で規格化する為の規格化手段の複数と：を具
   備する光電変換信号出力ユニツトの複数と、 前記複数の信号増幅手段を各ユニツト毎に排他
   的に選択するユニツト選択信号を伝送するユニツ
   ト駆動配線と、 各ユニツトに於ける同位の信号増幅手段の出力
   信号を伝送する共通化された信号出力配線と、が
   同一基板上に一体的に設けられ、 各ユニツトに於いて該信号蓄積手段に蓄積され
   た信号電荷を該共通電極を介して各放電用ダイオ
   ードを順バイアスことにより初期化することを特
   徴とする固体光電変換装置。 ２ 前記光電変換素子は非晶質シリコンからなる
   光電変換層を具備することを特徴とする特許請求
   の範囲第１項に記載の固体光電変換装置。