JPS63293887A - 光入力型半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は入力光信号により出力接点を開ｍする光入力型
半導体素子に関し、詳しくは、従来より高温条件で使用
でき微小電圧も開閉できる光入力型半導体素子に関する
。

［従来の技術］ 従来、光入力型半導体素子としてホトトランジスタ、ホ
トダーリントントランジスタ、ホトサイリスタ等のバイ
ポーラ型光入力型半導体素子が使用されていた。

［解決を必要とする問題点］ 従来のバイポーラ型光人力型半導体素子は他のバイポー
ラトランジスタと同様に温度が上昇するとＢｆｉ電流が
内部増幅されるので、負荷に大きな漏れ電流が出力した
り、誤ってターンオンしたりする欠点を持つ。又、バイ
ポーラトランジスタは熱暴走（サーマル・ランナウェイ
）と呼ばれる問題を持ち、内部抵抗により大きな熱を発
生する電力用スイッチでは大きな問題であった。

又、上記バイポーラ型光人力型半導体素子は他のバイポ
ーラトランジスタと同様に内部にＰＮ接合を有している
ので、たとえば１ｖ以下というような小電圧のオン・オ
フには不適当°であった。

また、従来のパワーＭＯ８ｉ−ランジスタは薄いゲート
絶縁膜を持ち、入力信号ラインに重畳するノイズ電圧や
サージ電圧が大きいとゲート電極が破壊されやすい欠点
を持っていた。特に、入力信号ラインが長いと外部誘導
ノイズが重畳しやすい欠点があり、さらにライン抵抗の
ためにパワーＭＯＳトランジスタを充分駆動できない欠
点もあった。本発明は上記欠点を改善するために、光入
力機能を右するＭＯＳスイッチを提供することを目的と
している。

Ｌ問題点を解決するための手段］ 本発明装置は、 第１導電型基板と、 上記基板の表面部に絶縁膜を介してｖＱＮされたゲート
電極と、上記ゲート電極により形成される導電チャンネ
ルにより互いの導通をυ制御されるソース電極及びドレ
イン電極とを有する絶縁ゲートトランジスタと、 上記基板表面部に形成され上記ゲート電極にその出力電
極が接続されている光電変換素子と、を有する光入力型
半導体素子とで構成されている。

［作用］ 本発明の光入力型半導体素子は、光電変換素子に入力さ
れる光信号を光電変換して光起電力または光電流に変換
し、そして上記光電流を信号電圧に変換し、上記光起電
力または、上記１８号電圧を絶縁ゲートトランジスタの
ゲート電極に印加し、そのソース電極とドレイン電極間
をオン・オフしている。

［効果］ 上記したように本発明の光入力型半導体素子は絶縁ゲー
トトランジスタと光電変換素子とを一体に形成し、さら
に上記光電変換素子の出力電極の一つを、Ｆ配給縁ゲー
トトランジスタのゲー１−　Ｉ！極に接続しているので
、以下の効果を有する。

（Ａ）従来のバイポーラ光入力型半導体素子と同様に入
力信号線を持たないので、それに重畳するノイズ電圧が
無くまた高い入出力量絶縁性を持つ。

この事実は薄いゲート絶縁膜を有するＭＯＳトランジス
タにおいて非常に重要である。

特に、パワーＭＯＳトランジスタとして知られている電
力用ＭＯＳトランジスタは広いグー１−電極面積をもっ
ているが、製造条件のばらつきにより耐圧が低いゲート
絶縁膜領域が発生しやすく、入力信号線に重畳するサー
ジ電圧によりゲート破壊の危険があった。

（Ｂ）バイポーラトランジスタ構造を持たないので、漏
れ電流が小さく、熱暴走の危険が無い。又、１■以下の
微小電圧の開閉も可能であり、交流電圧の開閉も可能で
ある。

（Ｃ）絶縁ゲートトランジスタと光電変換素子とが一体
に形成されているので、外部配線が不要であり、小型化
することができる。光入力信号によってＡン／オフ制御
ｌ′Ｔｊる。

［実施例］ 以下、Ｎ型基板と、パワーＭＯＳトランジスタとを備え
る光入力型半導体素子について以下に説明する。

（実施例１） 第１図は、光電変換素子である光起電力素子５１をパワ
ーＭＯＳトランジスタ５２のゲート電極とソース電極と
の間にｖＱｉｆｆした本発明の光入力型半導体素子の１
実施例等価回路図である。

ただし、この回路ではゲート電極はソース電極端子Ｓと
ドレイン電極端子りとともにゲート電極が設置されてい
る。この素子を光入力型半導体素子として使用する時に
は、ゲート電極端子Ｇは配線しない。また、この素子を
通常のパワーＭＯＳトランジスタとして使用する時には
光起電力素子５１への光入力窓（図示せず）は遮蔽する
。このようにすればこの素子の量産性が向上して生産コ
ストを低減できる。もちろん、ゲート電極端子Ｇを省略
して光入力機能のみとすることも可能である。

また、両方の入力端子を使用すれば、光入力信号とハイ
レベルの電気入力信号の両方が入力した時だけオンする
光入力型半導体素子を製造できる。

この素子を光入力信号で駆動する場合の動作を以下に説
明する。光起電力素子５１に光を八りＪすると光起電力
素子５１はたとえば数Ｖ程度の起電力を発生し、パワー
ＭＯＳトランジスタ５２がオンする。そして、光を遮断
−４６と光起電力素子５１の起電力がＯｖとなり、パワ
ーＭＯＳトランジスタ５２はオフする。

この素子はなんら追加電源や追加回路を要せずに製造で
き、しかも光駆動が可能である。

なお、光起電力素子５１としては後で説明されるように
斜め蒸着膜又はＰＮ接合光電池等が使用可能である。

光起電力素子の実施例１ 光起電力素子５１として異常光起電力効果を持つ斜め蒸
着膜素子を集積されたパワーＭＯＳトランジスタの１実
施例断面図を第４図に示す。

本素子は、Ｎ＋ドレイン基板１３とその表面に形成され
たＮ＋ソソー領域１０とＭＯＳゲート電極９とを持つパ
ワーＭＯＳトランジスタと、上記基板１３の上に絶縁Ｈ
７を介して設置され異常光起電力能を有する斜め蒸着１
ｌＩ３とを主として翰えている。

本素子の製造工程を以下に説明する。

Ｎ＋ドレイン基板１３上にＮ″″エピタキシャル層１層
管２長させ、Ｎ−エピタキシセル層１２の表面にＰウェ
ル領域１１をドープして形成し、Ｐウェル領域１１の表
面にＮ＋ソソー領域１０をドープする。

次に、ゲート絶縁膜１５を形成し、更にポリシリコンの
ゲートｆｆ１４４ｉ９がゲート絶縁ＷＡ１５を介してＮ
＋ソソー領域１０とＮ−エピタキシャル層１２との間の
Ｐウェル領域１１の表面に形成される。

又、ポリシリコンのゲート電極９を延長してゲート引き
出し電極４が形成される。

次に、ポリシリコンのゲート電極９を酸化して酸化シリ
コンＩｔ！　２を形成し、それを開孔した後でポリシリ
コンのソース電極線６を形成し、ソース電極線６をＮ＋
ンソー領域１０とＰウェル領域１１とにコンタクトする
。ソース電極線６と同じ工程でゲートコンタクト電極線
５がポリシリコンのゲート引き出し電極４にコンタクト
される。

次に、酸化シリコン層間絶縁膜７をＣＶＤ法により堆積
し、それをソース電極線６及びゲートコンタクト電極線
５上で開孔する。

次に、層間絶縁膜７上にＣｄＴｅ薄膜を斜め蒸着して異
常光起電力能を有する斜め蒸着膜３を形成し、斜め蒸着
膜３の一端をソース電極Ｆｉ１６に接続し、他端をゲー
トコンタクト電極線５に接続する。

なお、上記実施例において、パワーＭＯＳトランジスタ
のドレインであるＮ＋ドレイン基板１３は１０２　原子
、”ｃｍｓの濃度を有し、金属電極１４と接合されてい
る。

Ｎ−エピタキシャル層１２は１０″５原子／Ｃｍ３であ
り、Ｐ−ウェル領域１１は２Ｘ１０１６原子／　Ｃｍ　
３であり、Ｎ　”　’／　−ス領域１０は１０２　原子
１０ｍ３である。

酸化シリコン層間絶縁膜７の斜め蒸着膜３は中１０μｍ
１厚さ０．５μｍ、長さ１００μｍのストライプ形状を
有し、他にＰｂＳ、ＨｏＴｅ、５ｂｔｓｅｓ、ＱａＡｓ
、ｔｎｐｌＧａＰ等の材料でも良い。

以下に異常光起電力を得るための斜め蒸着膜３の形成方
法について更に詳しく説明する。

第５図に示ず様にｃｄ”ｊｅ、ｐｂｓ、ＨＱＴｔ３゜３
ｂ　２　Ｓｅ　３、ｆｎＰｌＧａＰなどの蒸発源２０を
るつぼ２１にセットし、加熱用ヒータ２２により加熱溶
融して基板２４に上記材料を真空Ｎ着する。なお、るつ
ぼ２１は基板２４に対して角度ｅで斜めに配置され、蒸
発粒子が基板２４に対して斜め入射して堆積する様にす
る。

加熱溶融の方法はヒータ加熱方式の他の電子ビームによ
る加熱によっても同様である。′本実施例は異常光起電
力効果を右する斜め蒸着膜３をパワーＭＯＳトランジス
タの上に集積できるので、パワーＭＯ８ｌ−ランジスタ
だめのチップ面積を減らす事は無い。

光起電力素子の実施例２ 光起電力素子５１としてＰＮ接合の光起電力効果を利用
する実施例を第６図によって説明する。

第６図の素子は、斜め蒸着膜の代りに雄板１３の表面部
にＰＮ接合型光電池を複数１ｌｉｌ設置しそれを直列接
続して使用する点を除いて、第４図の素子と同じである
。

即ち、この素子は、Ｎ−エピタキシャル層１２の表面部
にＰウェル領域３４を形成し、Ｐウェル領域３４の表面
部に複数のｎ十領域３５．３５Ａ・・・３５Ｅを形成し
、各ｎ十領域３５の表面部にそれぞれＰ＋領域３６．３
６Ａ・・・３６Ｅを形成している。上記Ｐ十領域と上記
Ｎ十領域によって形成された各ＰＮ接合は光電池として
機能し、ポリシリコン電極線４５．４５Ａ・・・４５Ｅ
よって縦続接続されている。

更に最高電位のＰ＋領域３６に接続されている電極線４
５はゲート電極９に接続され、最低電位のＮ十領域３５
ＥとＰウェル領域に接続される電極線４６はソース電極
１０に接続されている。

従って、上記縦続接続されたＰＮ接合光電池はパワーＭ
ＯＳトランジスタのゲート／ソース間に設置されている
。なお、Ｐ＋領域３７はチャンネルストップ領域であり
、電極線４５．４５Ａ、４５Ｆは第２層ポリシリコン電
極である。

ＰＮ接合の個数ｎはパワーＭＯ３ｔ−ランジスタのしき
い値電圧ｖｔｈに対してｎ　＞　Ｖ　ｔ　ｈ　／　Ｖ　
ｋ）ｚｖｂ＋は形成されたＰＮダイオードの拡散電・位
）を満たす様に決定する。

本実施例において、ＰＮ接合光電池に光が入射した時、
パワーＭＯＳトランジスタはオンし、光の遮断によって
オフする。

なオＰ　’７　Ｘ　ＪＬ／　ｆｌＡ　ｈｉ１３４４．ｔ
　５　Ｘ　１０　”　Ｒ子／　Ｃｍ３の不純物濃度と１
０μｍの深さとを有し、ｎ＋領域３５は４ｕｍの深さと
１．５Ｘ１０１７原子／　ＯｒＴＩ　３の濃度とを有し
、Ｐ＋領域３６は０゜５μｍの深さと２　Ｘ　１０２’
　　原子／ｃｍ３の濃度を右する。なお、ｎ十領域３５
の深さ及び濃度が大きいのは寄生バイポーラトランジス
タ効果を低減Ｊるためである。

本素子は第４図実施例のように膜形成工程を必要としな
い利点がある。

光起電力素子の実施例３ 光起電ツノ素子５１としてポリシリコン膜光電池を使用
する実施例を第７図と第８図により説明する。

本実施例装置は光起電力素子５１として絶縁膜上の多段
縦続ポリシリコンＰＮ接合型光電池を使用する。即、酸
化シリコン膜６９上に約１μｍの厚さと１０１６原子／
ｃｍ３の不純物濃度を持つストライプ形状のＮ形多結晶
上シリコン膜７０が形成されており、更に上記ストライ
プ１Ｉ７０はボロン注入により１０２０　原子／ｃｍ３
の不純物濃度を有するＰ＋領域７２．７３．７４が形成
される。そしてＰ＋領域７２．７３．７４によって、ス
トライプ状Ｎ１１ｍ域７１は分割されＮ型領域７５．７
６．７７が形成されている。

次にＰＳＧ膜７膜厚８積された後に開口され、上記開孔
領域上にポリシリコンコンタクト電極７９．８０．８１
．８２が形成されている。

電極７９はＰ＋領域７２にコンタクトされ、電極８０は
Ｎ型領域７５とＰ＋領域７３にオーミックコンタクトさ
れ、電極８１はＮ型領域７６とＰ＋領域７４にオーミッ
クコンタクトされ、電極８２はＮ型領域７゛７にコンタ
クトされる。そして電極８２をパワーＭＯＳトランジス
タのソース領域１０に接続し、電極７９をパワーＭＯＳ
トランジスタのゲート電極９に接続している。ただし、
上記接続部の図示は省略されている。

また、ゲート電極９とＮ＋ソソー領１ｄ１０とＰウェル
領域１１とＮ′″エピタキシャル層１２とＮ１基板１３
と金属電極１４とを備えるパワーＭＯＳトランジスタ構
造は前の実施例と同じである。

さらに第８図は第７図の多段Ｐ　Ｎ　ＩＩ金先光電池平
面図である。

このようにすれば、３１［１ｊのＰ　Ｎ光電池が直列接
続されるので、光が入力されるとそれらの拡散電圧によ
りパワーＭＯＳトランジスタがオンする。

勿論、上記ＰＮ接合を更に多段化する事、多結品シリコ
ン膜７０を７ニールして単結晶化する事、又はアモルフ
？スシリコンによる多段ＰＮ接合光電池を使用する事は
可能である。

本実施例によれば、光電池をパワーＭＯＳトランジスタ
の上に集積できるので、パワーＭＯＳトランジスタだめ
のチップ面積を減らす事は無い。

（実施例２） 第２図と第３図により、光電変換素子として光３４電膜
を使用する本発明の光入力型半導体素子の実施例を説明
する。

第２図において、光導電膜５５は高位電源ｖＣＣとゲー
ト電極間を接続し、更にゲート電極と接地間を放電抵抗
５６により接続している。

パワーＭＯＳトランジスタ５２のドレイン電極は外部負
荷５４を介して電源Ｖｃｃに接続され、そのソース電極
は接地されている。

この先入ツノ型半導体素子５０の動作を以下に説明する
。光１ｊ電膜５５に光が入りされると光電流が流れ、５
６の電圧降下の分だけゲート電極は高くなり、パワーＭ
ＯＳトランジスタ５２はオンづる。そして光が遮断され
るとゲート電極は０■になり、パワーＭＯＳトランジス
タ５２オフする。

この実施例では、パワーＭＯＳトランジスタをローサイ
ドスイッチとしているので、ゲート電極の電位はＶＣＣ
より低くても良い。

第３図は光導電１５５をトランスファゲートとして使用
する実施例を表す等何回略図である。

この実施例では、ゲート電極端子Ｇにハイレベルの入力
信＠電圧が印加されかつ光導電！ｌｌ　５５に光が入力
された時にだけ、ゲート１ｅｆｔはハイレベルになり、
パワーＭＯＳトランジスタ５２はオンする。

即ち、この素子は先入７Ｊ信号と入力信号電圧との論理
ｆａ倍信号出力する。そして光が入力しなかったり、端
子Ｇの入力信＠電圧がローレベルであったりしたときに
、ゲーｔ−ｆｆ極は抵抗５６によりＯｖになり、パワー
ＭＯＳトランジスタはオフする。

本素子の１実施例を第９図により説明する。

この素子は光導電＃！　５５としてＣｄ　Ｓ　２１３３
をパワーＭＯＳトランジスタの上に設置されそしてその
、トに保護用のＢＰＳＧ膜４２をＫＶＩＩしたらのであ
る。その他のパワーＭＯＳトランジスタ部分番よ他の実
施例と同じＣある。

ただし、ＣｄＳ！１３３の一端（図示せず）はゲート電
極９に接続され、その他端（図示せず）は高位電源ＶＣ
Ｃに（第２図実施例）または入力端子（第３図実施例）
に接続されている。

また、図示省略しているが、ゲート電ｔ４ｊ９の上方に
高抵抗ポリシリコン膜によって第２図と第３（２、 図の放電抵抗５６をポリシリコン躾によって形成してい
る。上記ポリシリコン放電抵抗（図示せず）の一端はゲ
ート電極９に接続され、その他端はソース電極線８に接
続されている。

なお、上記実施例において、ＣｄＳ膜３３の代わりにＰ
　ｂ　Ｔ　ｅ　−Ｐ　ｂ　Ｓ　ｅ　−Ｐ　ｂ　Ｓ　ｓア
モルファス８１、ＰｂＯ％ＳｂｇＳ３、ＩｎＳｂ等の材
料をスパッタリング、ＣＶＯ，真空蒸着等の方法で堆積
しても良い。又、上記ポリシリコン放電抵抗としてはＳ
ｎｏ！、Ｔａ、”ｒｉ、ＮｉＣｒ等を同様に堆積して使
用できる。又、本実施例装置において、第２図と第３図
に示す抵抗５６と光導電膜５５とを同一光導電材料で形
成し、抵抗５６の上に絶縁膜を介してアルミ等の光シー
ルド膜をｖＱｒ！ｌしても良い。そして光遮断時に光シ
ールドされた抵抗５６の抵抗を光シールドされない光導
電ｌ８５５よりも低くプれば、光ｉｌ！断時にパワーＭ
ＯＳトランジスタは同様にオフする。また、光入力時に
光シールドされない光導電膜５５の抵抗値を光シールド
された抵抗５６よりも低くすれば、光入力時にパワーＭ
ＯＳトランジスタは同様にオンする。

本実施例によれば、他の膜状光電変換素子と同様にパワ
ーＭＯＳトランジスタのゲート電極面積を狭くする必要
が無い。

以下に各実施例の効果が説明される。

光起電力素子は基板電位により高い電位をパワーＭＯ８
トランジスタのゲート電極に印加できるので、パワーＭ
ＯＳトランジスタをハイサイドスイッチとして使用する
ことができる利点がある。

なお、本発明のパワーＭＯＳトランジスタはＤＭＯＳゲ
ート構造に限らず、ブレーナ型ゲート電極構造を持つＭ
ＯＳトランジスタにも応用できる。

又、本発明パワーＭＯ８ｔ−ランジスタは複数個の上記
光起電力素子又はそして光電流発生素子を内蔵して−ｂ
良い、そしてそれらを直並列に接続し、各光起電力素子
又は光電８Ｉ発生素子に別々に光ファイバーにより異な
る信号を導入舊れば、？！２数の信号光により直接論理
１ｇし、その結果によりパワーＭＯ８ｔ−ランジスタを
駆動できる。

なお、上記各実施例の材料、部分構造等は本発明主旨を
逸脱しない範囲で変更可能である。又、本発明は上記実
施例に限定されず目的、用途に応じて変更可能である。

【図面の簡単な説明】

第１図、第２図、第３図はそれぞれ本発明の光入り型半
導体素子の１実施例等価回路図である。 第４図は光起電力素子として斜め蒸着膜を使用する光入
力型半導体素子の１実施例断面図である。 第５図は上記斜め蒸着膜の堆積工程を表す模式図である
。第６図は光起電力素子として基板表面に形成された多
段ＰＮ光電池を使用する先入ツノ型半導体素子の１実施
例断面図である。 第７図は光起電力素子として薄賎状の多段ＰＮ光電池を
使用Ｊる光入力型半導体素手の１実施例断面図である。 第８図は第７図の１実施例平面図である。第９図は光電
変換素子として光導電膜を使用する光入力型半導体素子
の１実施例断面図である。 １３・・・ドレイン（基板） １０・・・ソース領域 ９・・・ゲート電極 ５２・・・絶縁ゲートトランジスタ ５１・・・光起電力素子（光電変ａｔ素子）５５・・・
光導電膜（光電変換素子） 特許出願人　　　日本電装株式会社 代理人　　　　弁理士　大川　宏 第１図 第４図 第５図

Claims (6)

【特許請求の範囲】
1. （１）第１導電型基板と、 上記基板の表面に絶縁膜を介して設置されたゲート電極
   と、上記ゲート電極が基板表面に形成する導電チャンネ
   ルにより互いの導通を制御されるソース電極及びドレイ
   ン電極とを有する絶縁ゲート電界効果トランジスタと、 上記基板表面部に形成され上記ゲート電極にその出力電
   極が接続されている光電変換素子と、を有することを特
   徴とする光入力型半導体素子。
2. （２）上記ドレイン電極は基板であり、かつ上記ソース
   電極は基板表面に基板と電気的に絶縁されて形成された
   第１導電型領域である特許請求の範囲第１項記載の光入
   力型半導体素子。
3. （３）上記光電変換素子は、基板表面に絶縁膜を介して
   設置された光起電力薄膜である特許請求の範囲第１項乃
   至第２項にそれぞれ記載の光入力半導体素子。
4. （４）上記光電変換素子は、基板表面に形成されたＰＮ
   接合型光電池である特許請求の範囲第１項乃至第２項に
   それぞれ記載の光入力型半導体素子。
5. （５）上記光電変換素子は、絶縁ゲート電界効果トラン
   ジスタのソース電極とドレイン電極との間に接続されて
   いる特許請求の範囲第１項乃至第２項にそれぞれ記載の
   光入力型半導体素子。
6. （６）上記光電変換素子は、基板表面に絶縁膜を介して
   設置された光導電膜である特許請求の範囲第１項乃至第
   ２項にそれぞれ記載の光入力型半導体素子。