JPS5880866A - 双方向半導体スイツチ - Google Patents
双方向半導体スイツチInfo
- Publication number
- JPS5880866A JPS5880866A JP18006281A JP18006281A JPS5880866A JP S5880866 A JPS5880866 A JP S5880866A JP 18006281 A JP18006281 A JP 18006281A JP 18006281 A JP18006281 A JP 18006281A JP S5880866 A JPS5880866 A JP S5880866A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- regions
- terminal
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000003287 optical effect Effects 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は一つの半導体基板内に形成され、光または電気
信号によって双方向の主電流をオン、オフできる双方向
半導体スイッチに関する。
信号によって双方向の主電流をオン、オフできる双方向
半導体スイッチに関する。
光によって双方向の電流をオン、オフする１１体スイッ
チとしてけ、二つ−の光サイリスタの組合せまたはトラ
イチックと光サイリスタあるいは光トランジスタなどと
の組合せが知られている。しかし光サイリスク、光トラ
ンジスタは一般に光感度を良くすると耐圧が低くなる。
チとしてけ、二つ−の光サイリスタの組合せまたはトラ
イチックと光サイリスタあるいは光トランジスタなどと
の組合せが知られている。しかし光サイリスク、光トラ
ンジスタは一般に光感度を良くすると耐圧が低くなる。
例えば第１図に示す光トランジスタにおいては、電流増
幅率を大きくするためには舅形シリコン基板１の中のＰ
ベース層２の不純物濃度を低くすることと、厚さを薄く
することが必要である。しかしＰベース層２とＮコレク
タ層３の閤のＰＭ接合が印加電圧により逆バイアス状態
になると、空乏層がベース層２に広がるが、ペース、層
畠の不純物濃度を低く、厚さを薄くすると低い電圧で空
乏層がベース層全体に広がり、パンチスルー現象を起す
ため耐電、圧が低くなる。また第２図に示す光サイリス
タは画形シリコン基板４に！エミッタ層５およびＰベー
ス層６、さらにその中に菖エミッタ層７が設けられてい
るが、これはｒエミッタ層５１基板のま一部されたＮベ
ース層８およびＰベース層６からなるＰＩＰ ）ランジ
スタと、翼ベース層８、Ｐベース層６および璽工之ツタ
層フからなるＫＰＭ ）’ランジスタの組み合せられた
ものと考えられる。この両トランジスタ部のうち電流増
幅率の大きいのはＫＰＭ ）ランジスタの方であり、
サイリスタの感度を上げるためにはこのＮＰＮ ）ラン
ジスタの電流増ｍｓをより大きくしなければならず、Ｐ
ペース層６を薄くすると、順電圧印加の際逆バイアスさ
れるＰペース層６とＮベース層８の間のＰｌｆｌ１合の
漏れ電流により導通するようになるため、順方向耐電圧
が極端に低下する。
幅率を大きくするためには舅形シリコン基板１の中のＰ
ベース層２の不純物濃度を低くすることと、厚さを薄く
することが必要である。しかしＰベース層２とＮコレク
タ層３の閤のＰＭ接合が印加電圧により逆バイアス状態
になると、空乏層がベース層２に広がるが、ペース、層
畠の不純物濃度を低く、厚さを薄くすると低い電圧で空
乏層がベース層全体に広がり、パンチスルー現象を起す
ため耐電、圧が低くなる。また第２図に示す光サイリス
タは画形シリコン基板４に！エミッタ層５およびＰベー
ス層６、さらにその中に菖エミッタ層７が設けられてい
るが、これはｒエミッタ層５１基板のま一部されたＮベ
ース層８およびＰベース層６からなるＰＩＰ ）ランジ
スタと、翼ベース層８、Ｐベース層６および璽工之ツタ
層フからなるＫＰＭ ）’ランジスタの組み合せられた
ものと考えられる。この両トランジスタ部のうち電流増
幅率の大きいのはＫＰＭ ）ランジスタの方であり、
サイリスタの感度を上げるためにはこのＮＰＮ ）ラン
ジスタの電流増ｍｓをより大きくしなければならず、Ｐ
ペース層６を薄くすると、順電圧印加の際逆バイアスさ
れるＰペース層６とＮベース層８の間のＰｌｆｌ１合の
漏れ電流により導通するようになるため、順方向耐電圧
が極端に低下する。
本発明はこのような光トランジスタや光サイリスタを用
いないで光あるいは電気信号により高感度で制御できる
高耐圧の双方向半導体スイッチでかつ一つの半導体基板
内に経済的に構成できるものを提供することを目的とす
る。
いないで光あるいは電気信号により高感度で制御できる
高耐圧の双方向半導体スイッチでかつ一つの半導体基板
内に経済的に構成できるものを提供することを目的とす
る。
この目的は本発明は一つの半導体基板内に交互に異なる
導電形を有して隣接する４層が２組構成され、各４層の
うちの３層からなるトランジスタの電、流増幅率の高い
方のもののそれぞれのコレクタ層内にベース層と同−導
電形で一部が半導体素体表面に露出されてエミツタ層に
設けられた端子電極と接続される網目状の層が埋め込ま
れることによって達成される。
導電形を有して隣接する４層が２組構成され、各４層の
うちの３層からなるトランジスタの電、流増幅率の高い
方のもののそれぞれのコレクタ層内にベース層と同−導
電形で一部が半導体素体表面に露出されてエミツタ層に
設けられた端子電極と接続される網目状の層が埋め込ま
れることによって達成される。
本発明はそのようなトランジスタ部のコレクタ層とベー
ス層の間のＰＭ接合が逆バイアス状態にあるとき、埋込
層とコレクタ層の間のＰＭ接合を逆バイアス状態にして
埋込層周辺に形成される空乏層によってコレクタ層をし
ゃ断し、コレクタ層とベース層の間の逆電圧がより高く
なることを阻止して、高感度化のために最大の電流増幅
率を有するトランジスタ部のベース層を薄くしてもエミ
ッタ、コレクタ間の高い電圧に耐えるようにするもので
ある。
ス層の間のＰＭ接合が逆バイアス状態にあるとき、埋込
層とコレクタ層の間のＰＭ接合を逆バイアス状態にして
埋込層周辺に形成される空乏層によってコレクタ層をし
ゃ断し、コレクタ層とベース層の間の逆電圧がより高く
なることを阻止して、高感度化のために最大の電流増幅
率を有するトランジスタ部のベース層を薄くしてもエミ
ッタ、コレクタ間の高い電圧に耐えるようにするもので
ある。
以下図を引用して本発明の実施例について説明する。第
３図において、舅形シリコン基板１１にＰ”Ｊ％ｉ１２
、二つのＰ領域１３．２３およびそれらの中にそれぞれ
存在するＮ領域１４．２４が設けられて２組のサイリス
タ３１．３２が構成されている。さらに両サイリスタ３
１．３２の基板の残されたＮ層１１の中に本発明により
網目状または格子状で一部が表面に露出したＰ＋領域１
５．２５が形成されている。なおＮ層１１と２層１２と
は電極１６によって短絡されている。またサイリスタ３
１のカソード端子１ はＰ領域１５と、サイリスタ３２
のカソード端子に！はＰ領域１６とそれぞれの表面露出
部において接続されている。今、端子に、がＸ、に対し
て正の場合、Ｋ１の電圧はＰ“領域１５、Ｎ層１１を介
してそれに短絡しているＰ“層１２に印加されるので、
サイリスタ３ａのアノード側の２層１２がカソード側の
Ｍ＠２４に対して正となり゛、Ｐベース層２３とＮベー
ス層１１の間のＰＭ接合近傍に光が入゛封することによ
って導通可能になる。□光が照射されない場合は、ある
電圧値以上でに、端子に接続された？領域８ＢとＮ％
１１とが逆バイアス状態になるため、空乏層がＰ＋領域
２５の周辺に広がり、Ｍ層１１のキャリヤ通路をしゃ断
するので、サイリスタ３２のＰベース層２３とＮベース
層１１の間にはある程度以上の電圧が印加されない。従
ってＰベース層Ｒｓの厚さを非常に薄くすることが可能
で、光“サイリスタ３２の感度を高くすることができる
。逆に端子に、かに、に対して正の場合には、サイリス
タ３１について全く同様である。このような一つのサイ
リスタ３１．３２は光によらないで電気によって点弧す
ることもでき、高感度で高耐圧の電気点弧サイリスタと
なる。このように一つの半導体基板に組込まれた二つの
対称サイリスタは、光または電気信号によって双方向ス
イッチとしての動作を行わせることができる。
３図において、舅形シリコン基板１１にＰ”Ｊ％ｉ１２
、二つのＰ領域１３．２３およびそれらの中にそれぞれ
存在するＮ領域１４．２４が設けられて２組のサイリス
タ３１．３２が構成されている。さらに両サイリスタ３
１．３２の基板の残されたＮ層１１の中に本発明により
網目状または格子状で一部が表面に露出したＰ＋領域１
５．２５が形成されている。なおＮ層１１と２層１２と
は電極１６によって短絡されている。またサイリスタ３
１のカソード端子１ はＰ領域１５と、サイリスタ３２
のカソード端子に！はＰ領域１６とそれぞれの表面露出
部において接続されている。今、端子に、がＸ、に対し
て正の場合、Ｋ１の電圧はＰ“領域１５、Ｎ層１１を介
してそれに短絡しているＰ“層１２に印加されるので、
サイリスタ３ａのアノード側の２層１２がカソード側の
Ｍ＠２４に対して正となり゛、Ｐベース層２３とＮベー
ス層１１の間のＰＭ接合近傍に光が入゛封することによ
って導通可能になる。□光が照射されない場合は、ある
電圧値以上でに、端子に接続された？領域８ＢとＮ％
１１とが逆バイアス状態になるため、空乏層がＰ＋領域
２５の周辺に広がり、Ｍ層１１のキャリヤ通路をしゃ断
するので、サイリスタ３２のＰベース層２３とＮベース
層１１の間にはある程度以上の電圧が印加されない。従
ってＰベース層Ｒｓの厚さを非常に薄くすることが可能
で、光“サイリスタ３２の感度を高くすることができる
。逆に端子に、かに、に対して正の場合には、サイリス
タ３１について全く同様である。このような一つのサイ
リスタ３１．３２は光によらないで電気によって点弧す
ることもでき、高感度で高耐圧の電気点弧サイリスタと
なる。このように一つの半導体基板に組込まれた二つの
対称サイリスタは、光または電気信号によって双方向ス
イッチとしての動作を行わせることができる。
第４図（ａ）〜（Ａ）は第３図に示す双方向スイッチの
製造工程を図示する。先ず第４図（ｅＬ）に示すＮ形シ
リコン基鈑１１にアクセプタの拡散により第４図（Ａ）
に示す２層１２を形成、同様にｖ目状または格子状のＰ
ＭＩ１５および２５を第４１４ （Ｃ’）に示すように
形成する。次に第４図（ｄ）のようにＰ＋層１５の形成
されたＮ層１１の表面上にエピタキシャル法によりＮ層
ｌ？を積層する。さらに埋込層１５の一部に連結する２
層１８を第４図（ａ）のように表面から拡散により形成
する。この２層１８に囲まれ、埋込層１５およびＢ５の
上部のｙ層１７中にそれぞれサイリスタのベース層とな
るＰ領域１３および２３を形成する（第４図（ｆ））。
製造工程を図示する。先ず第４図（ｅＬ）に示すＮ形シ
リコン基鈑１１にアクセプタの拡散により第４図（Ａ）
に示す２層１２を形成、同様にｖ目状または格子状のＰ
ＭＩ１５および２５を第４１４ （Ｃ’）に示すように
形成する。次に第４図（ｄ）のようにＰ＋層１５の形成
されたＮ層１１の表面上にエピタキシャル法によりＮ層
ｌ？を積層する。さらに埋込層１５の一部に連結する２
層１８を第４図（ａ）のように表面から拡散により形成
する。この２層１８に囲まれ、埋込層１５およびＢ５の
上部のｙ層１７中にそれぞれサイリスタのベース層とな
るＰ領域１３および２３を形成する（第４図（ｆ））。
このＰ領域１３および２３中に第４図（ｙ）に示すよう
にサイリスタのエミッタ層となるＮ領域１４．２４を形
成する。最後に第４図（ル）のようににエミッタ層１４
．！！４に設ヤ けられた電極とＰベース層１３．２３を囲む２層１８の
表面露出部分に設けられた電極とを接続する。なお両サ
イリスタに共通のＰエミッタ層ｌ怠とＮベース層１１を
電極１６で短絡しているが、こわは小容量の棄子では省
略してもよい。その場合は両層間の表面もれ電流が短絡
の効果を生ずる。
にサイリスタのエミッタ層となるＮ領域１４．２４を形
成する。最後に第４図（ル）のようににエミッタ層１４
．！！４に設ヤ けられた電極とＰベース層１３．２３を囲む２層１８の
表面露出部分に設けられた電極とを接続する。なお両サ
イリスタに共通のＰエミッタ層ｌ怠とＮベース層１１を
電極１６で短絡しているが、こわは小容量の棄子では省
略してもよい。その場合は両層間の表面もれ電流が短絡
の効果を生ずる。
本発明は第３．第４図のようにサイリスタのアノード側
を共通にした構造でなく、第５図のようにｐ形シリコン
板を用いてサイリスタのカソード側を共通にした構造で
実施しても同様の効果が得られる。
を共通にした構造でなく、第５図のようにｐ形シリコン
板を用いてサイリスタのカソード側を共通にした構造で
実施しても同様の効果が得られる。
以上述べたように本発明は一つの半導体基板内に一方の
エミツタ層およびベース層を共通にして構成された二つ
のサイリスクのベース層内に埋込層を設け、サイリスタ
の順バイアス時にベース層との間のＰＭ接合を逆パイ、
アスして空乏層の広がりを制御し、両ベース層間のＰＭ
接合に高い逆電圧が印加されないようにすることによっ
て高感度化のために一方のベース層を薄くしても高耐圧
が得られるようにしたもので、両サイリスタの他方のエ
ミツタ層に端子を設けて一つの半導体基板内に構成され
た取扱い容易で経済的な高感度、高耐圧の双方向半導体
スイッチとして極めて有効に使用できる。
エミツタ層およびベース層を共通にして構成された二つ
のサイリスクのベース層内に埋込層を設け、サイリスタ
の順バイアス時にベース層との間のＰＭ接合を逆パイ、
アスして空乏層の広がりを制御し、両ベース層間のＰＭ
接合に高い逆電圧が印加されないようにすることによっ
て高感度化のために一方のベース層を薄くしても高耐圧
が得られるようにしたもので、両サイリスタの他方のエ
ミツタ層に端子を設けて一つの半導体基板内に構成され
た取扱い容易で経済的な高感度、高耐圧の双方向半導体
スイッチとして極めて有効に使用できる。
第１図は従来の光トランジス・、第２図は従１の光サイ
リスタの構造を示す断面図、第３図は本発明に基づく双
方向スイッチの一実施例の構造を示す断面図、第４図（
ａ）〜（Ａ）はその製造工程を示す断面図、第５図は別
の実施例を示す新田図である。 １１ ： ’１１形シリコン基板、１５，２５：埋込層
、３１．３２：サイリスタ。 ′４′１図 才２図 才３図 才５Ｕ！ｌ
リスタの構造を示す断面図、第３図は本発明に基づく双
方向スイッチの一実施例の構造を示す断面図、第４図（
ａ）〜（Ａ）はその製造工程を示す断面図、第５図は別
の実施例を示す新田図である。 １１ ： ’１１形シリコン基板、１５，２５：埋込層
、３１．３２：サイリスタ。 ′４′１図 才２図 才３図 才５Ｕ！ｌ
Claims (1)
- ｌ）一つの半導体基板内に交互に異なる導電廖のそれぞ
れのコレクタ層内にベース層と同一導電形で一部が半導
体素体表面に露出されてエミツタ層に設けられた端子電
極と接続される網目状の層が埋め込まれたことを特徴と
する双方向半導体スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18006281A JPS5880866A (ja) | 1981-11-10 | 1981-11-10 | 双方向半導体スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18006281A JPS5880866A (ja) | 1981-11-10 | 1981-11-10 | 双方向半導体スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5880866A true JPS5880866A (ja) | 1983-05-16 |
Family
ID=16076809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18006281A Pending JPS5880866A (ja) | 1981-11-10 | 1981-11-10 | 双方向半導体スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880866A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411367A (en) * | 1987-07-06 | 1989-01-13 | Toshiba Corp | Gate turn-off thyristor |
| JPH02125666A (ja) * | 1988-11-04 | 1990-05-14 | Sharp Corp | ホトトライアック |
| JPH02277268A (ja) * | 1989-04-18 | 1990-11-13 | Sharp Corp | ホト・トライアックチップのフレーム搭載構造 |
-
1981
- 1981-11-10 JP JP18006281A patent/JPS5880866A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411367A (en) * | 1987-07-06 | 1989-01-13 | Toshiba Corp | Gate turn-off thyristor |
| JPH02125666A (ja) * | 1988-11-04 | 1990-05-14 | Sharp Corp | ホトトライアック |
| JPH02277268A (ja) * | 1989-04-18 | 1990-11-13 | Sharp Corp | ホト・トライアックチップのフレーム搭載構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016593A (en) | Bidirectional photothyristor device | |
| US5994742A (en) | Plasma emission triggered protection device for protecting against charge-induced damage | |
| JP2601143B2 (ja) | 半導体装置 | |
| US5344794A (en) | Method of making a semiconductor chip | |
| JPS5880866A (ja) | 双方向半導体スイツチ | |
| JPH0465552B2 (ja) | ||
| JPH0154865B2 (ja) | ||
| US4595939A (en) | Radiation-controllable thyristor with multiple, non-concentric amplified stages | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPS623987B2 (ja) | ||
| JPH0324789B2 (ja) | ||
| JP2746883B2 (ja) | 光電変換装置 | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| US5804841A (en) | Optical trigger thyristor and fabrication method | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JPH0117266B2 (ja) | ||
| JPS5848461A (ja) | 半導体装置 | |
| JPS621261B2 (ja) | ||
| JPH0697692B2 (ja) | 半導体装置 | |
| JPH0468791B2 (ja) | ||
| JP2940377B2 (ja) | ２方向性２端子サイリスタ | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPH03278471A (ja) | 光スイッチ | |
| JPH029463B2 (ja) |