JPH0154865B2 - - Google Patents
Info
- Publication number
- JPH0154865B2 JPH0154865B2 JP60261274A JP26127485A JPH0154865B2 JP H0154865 B2 JPH0154865 B2 JP H0154865B2 JP 60261274 A JP60261274 A JP 60261274A JP 26127485 A JP26127485 A JP 26127485A JP H0154865 B2 JPH0154865 B2 JP H0154865B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- type
- regions
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000009792 diffusion process Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000001443 photoexcitation Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/742—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a field effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、MOS構造によつてトリガー機能を
制御されるサイリスタやトライアツク等の半導体
装置に関する。
制御されるサイリスタやトライアツク等の半導体
装置に関する。
[発明の技術的背景とその問題点]
近年、ゼロクロス(零交差)又はその近傍時点
でのみオンする構造のゼロクロス光サイリスタあ
るいはトライアツクが提案されている。このゼロ
クロス光サイリスタは印加される交流正弦波電圧
の振幅が高い時点で光を入射されてもオンになら
ず、ゼロクロス近傍でオンする。このように形成
することで、スイツチング時に発生するノイズを
大幅に低減することができるというものである。
このゼロクロス光サイリスタのトリガー機能を
MOS構造で制御したものが、特開昭58−105572
号によつて提案されている。又、さらにこれらの
サイリスタ、トライアツク等の高耐圧化に際し、
MOS構造のゲート部分を高電圧から保護する素
子構造が特開昭60−74678号によつて提案されて
いる。第4図は、この構造をプレーナ型サイリス
タに適用した例である。
でのみオンする構造のゼロクロス光サイリスタあ
るいはトライアツクが提案されている。このゼロ
クロス光サイリスタは印加される交流正弦波電圧
の振幅が高い時点で光を入射されてもオンになら
ず、ゼロクロス近傍でオンする。このように形成
することで、スイツチング時に発生するノイズを
大幅に低減することができるというものである。
このゼロクロス光サイリスタのトリガー機能を
MOS構造で制御したものが、特開昭58−105572
号によつて提案されている。又、さらにこれらの
サイリスタ、トライアツク等の高耐圧化に際し、
MOS構造のゲート部分を高電圧から保護する素
子構造が特開昭60−74678号によつて提案されて
いる。第4図は、この構造をプレーナ型サイリス
タに適用した例である。
このサイリスタ構造は通常のサイリスタ同様に
N型カソード領域401及び402とこれらを囲
むP型ベース領域403,404とさらにこれら
を囲むN型領域405と、さらにこれを囲むP型
アノード領域406のPNPN4層構造で形成され
ている。カソード部のN型領域は独立した部分4
01と、ベース領域403に配線407で短絡さ
れた部分402の2つの部分で構成されている。
この2つのカソード部401と402は、ゲート
酸化膜408とその上に形成されたゲート電極4
09により構成されるMOSゲート部によつて結
合、分離される。
N型カソード領域401及び402とこれらを囲
むP型ベース領域403,404とさらにこれら
を囲むN型領域405と、さらにこれを囲むP型
アノード領域406のPNPN4層構造で形成され
ている。カソード部のN型領域は独立した部分4
01と、ベース領域403に配線407で短絡さ
れた部分402の2つの部分で構成されている。
この2つのカソード部401と402は、ゲート
酸化膜408とその上に形成されたゲート電極4
09により構成されるMOSゲート部によつて結
合、分離される。
このゲート電極409は、N型領域405中に
形成され、P型ベース領域403と404に囲ま
れたP型領域410に接続されている。
形成され、P型ベース領域403と404に囲ま
れたP型領域410に接続されている。
次にこの素子の動作を説明する。まずゼロクロ
ス動作について説明するために、アノード電極A
とカソード電極Kに正弦波が印加され、アノード
が正カソードが負の高い振幅の状態を考える。こ
の時、アノード・カソード間の電圧はN型領域4
05とP型ベース領域403の間のPN接合に印
加される。この状態で素子表面に光が入射すると
P型ベース領域403中に光励起電流が発生し、
逆バイアスのPN接合をオンさせる電圧降下が生
じる。ゼロクロス機能のない素子であれば、この
励起電流によりサイリスタがONするわけであ
る。しかし、この素子では、MOSゲート部40
8と409によつて2つのカソード領域401と
402の間にチヤンネルが形成されるため、P型
ベース領域403から配線407、カソード領域
402,401を通つてカソード電極Kへ接続す
る電流経路ができて光励起電流を流してしまうた
め、サイリスタがON状態になるのを阻止できる
わけである。一方、このサイリスタがONするの
は、カソード・アノード間電圧が十分小さい時で
ある。すなわち、ゲート電極409にはP型領域
410を通じてアノード電極の電位が与えられ、
チヤンネル側にはカソード電極の電位が与えられ
ているため、アノード・カソード間の電圧振幅が
十分小さくて、MOS構造の閾値電圧Vthより小
さい時点では、2つのカソード領域401と40
2間にチヤンネルは形成されていない。この状態
で光が入射すれば、光励起電流によりサイリスタ
がONする。一度サイリスタがONしてしまえば、
MOS構造のON・OFFにかかわらず、電流は流
れ続けることになる。
ス動作について説明するために、アノード電極A
とカソード電極Kに正弦波が印加され、アノード
が正カソードが負の高い振幅の状態を考える。こ
の時、アノード・カソード間の電圧はN型領域4
05とP型ベース領域403の間のPN接合に印
加される。この状態で素子表面に光が入射すると
P型ベース領域403中に光励起電流が発生し、
逆バイアスのPN接合をオンさせる電圧降下が生
じる。ゼロクロス機能のない素子であれば、この
励起電流によりサイリスタがONするわけであ
る。しかし、この素子では、MOSゲート部40
8と409によつて2つのカソード領域401と
402の間にチヤンネルが形成されるため、P型
ベース領域403から配線407、カソード領域
402,401を通つてカソード電極Kへ接続す
る電流経路ができて光励起電流を流してしまうた
め、サイリスタがON状態になるのを阻止できる
わけである。一方、このサイリスタがONするの
は、カソード・アノード間電圧が十分小さい時で
ある。すなわち、ゲート電極409にはP型領域
410を通じてアノード電極の電位が与えられ、
チヤンネル側にはカソード電極の電位が与えられ
ているため、アノード・カソード間の電圧振幅が
十分小さくて、MOS構造の閾値電圧Vthより小
さい時点では、2つのカソード領域401と40
2間にチヤンネルは形成されていない。この状態
で光が入射すれば、光励起電流によりサイリスタ
がONする。一度サイリスタがONしてしまえば、
MOS構造のON・OFFにかかわらず、電流は流
れ続けることになる。
ところでこのような従来の構造には以下に述べ
るような問題点があつた。すなわち、サイリス
タ・トライアツク等が高耐圧化していくに供な
い、アノード・カソード間に高電圧が印加される
ようになるためサイリスタ動作にトリガー機能を
制御するMOS構造が高電圧によつて破壊されな
いようにしなければならない。このために、従来
構造ではP型ベース領域403,404とN型領
域405との間のPN接合にできる空乏層が、ア
ノード・カソード間電圧が高くなるのに従つて伸
びてゆき、P型領域410に達することにより、
(パンチスルーという。)、ゲート電極409に印
加される電圧が必要以上に高くならないようにし
ていた。しかしながら、このパンチスルー開始電
圧を正確にコントロールするためには次の3つの
因子を考えなければならない。つまり、(1)N型領
域405の濃度(2)P型ベース領域403,404
とP型領域410間の距離l(3)P型ベース領域4
03,404とP型領域410それぞれの表面濃
度である。このうち(1)については通常他の条件に
よつて決定されてしまうため、(2)、(3)の因子の制
御が必要となるが、この因子はP型ベース領域4
03,404とP型領域410の横方向の拡散の
制御で決まる。
るような問題点があつた。すなわち、サイリス
タ・トライアツク等が高耐圧化していくに供な
い、アノード・カソード間に高電圧が印加される
ようになるためサイリスタ動作にトリガー機能を
制御するMOS構造が高電圧によつて破壊されな
いようにしなければならない。このために、従来
構造ではP型ベース領域403,404とN型領
域405との間のPN接合にできる空乏層が、ア
ノード・カソード間電圧が高くなるのに従つて伸
びてゆき、P型領域410に達することにより、
(パンチスルーという。)、ゲート電極409に印
加される電圧が必要以上に高くならないようにし
ていた。しかしながら、このパンチスルー開始電
圧を正確にコントロールするためには次の3つの
因子を考えなければならない。つまり、(1)N型領
域405の濃度(2)P型ベース領域403,404
とP型領域410間の距離l(3)P型ベース領域4
03,404とP型領域410それぞれの表面濃
度である。このうち(1)については通常他の条件に
よつて決定されてしまうため、(2)、(3)の因子の制
御が必要となるが、この因子はP型ベース領域4
03,404とP型領域410の横方向の拡散の
制御で決まる。
ところで高耐圧サイリスタやトライアツクの場
合、ベース領域の拡散も40μm程度の比較的深い
拡散が必要とされる。
合、ベース領域の拡散も40μm程度の比較的深い
拡散が必要とされる。
この縦方向の拡散深さのコントロールや濃度の
コントロールは比較的精度良く行なわれている
が、横方向の拡散の制御は極めて難かしく、プロ
セスによつてばらつきが多い。このため、従来技
術ではP型ベース領域403,404とP型領域
410の隔離寸法lのばらつきによりパンチスル
ー開始電圧が影響を受けるため、lのコントロー
ル性が重大な問題となつてきた。
コントロールは比較的精度良く行なわれている
が、横方向の拡散の制御は極めて難かしく、プロ
セスによつてばらつきが多い。このため、従来技
術ではP型ベース領域403,404とP型領域
410の隔離寸法lのばらつきによりパンチスル
ー開始電圧が影響を受けるため、lのコントロー
ル性が重大な問題となつてきた。
[発明の目的]
本発明は、MOS構造によりトリガー機能を制
御するサイリスタ・トライアツク等の素子の新規
な、MOSゲート絶縁膜破壊防止構造を提供する
ことを目的とし、とくにベース領域から伸びる空
乏層のパンチスルー開始電圧のコントロールを素
子の耐圧等の特性を劣化させることなく正確且つ
容易に行なえる装置を提供するものである。
御するサイリスタ・トライアツク等の素子の新規
な、MOSゲート絶縁膜破壊防止構造を提供する
ことを目的とし、とくにベース領域から伸びる空
乏層のパンチスルー開始電圧のコントロールを素
子の耐圧等の特性を劣化させることなく正確且つ
容易に行なえる装置を提供するものである。
[発明の概要]
本発明は、サイリスタのP型ベース領域に近接
してMOS構造のゲート電極に接続されるP型フ
ローテイング領域を設け、これらのP型領域の対
向する面の表面近傍に、比較的高濃度で浅いP+
型領域を、それぞれP型領域に一部重なるように
形成し、これらの領域間で生じるパンチスルーを
正確に制御し、MOS構造のゲート電極に供給さ
れる電圧を十分低い値に容易且つ正確に固定でき
るようにしたものである。
してMOS構造のゲート電極に接続されるP型フ
ローテイング領域を設け、これらのP型領域の対
向する面の表面近傍に、比較的高濃度で浅いP+
型領域を、それぞれP型領域に一部重なるように
形成し、これらの領域間で生じるパンチスルーを
正確に制御し、MOS構造のゲート電極に供給さ
れる電圧を十分低い値に容易且つ正確に固定でき
るようにしたものである。
[発明の実施例]
本発明の一実施例を第1図及び第2図を参照し
て説明する。第1図は断面図で、第2図は平面図
である。
て説明する。第1図は断面図で、第2図は平面図
である。
この実施例はプレーナ型のサイリスタで、カソ
ードはカソード電極Kに接続されたN型領域10
1と配線107によつてP型ベース領域103と
短絡されたN型領域102により構成されてい
る。
ードはカソード電極Kに接続されたN型領域10
1と配線107によつてP型ベース領域103と
短絡されたN型領域102により構成されてい
る。
これらのカソード領域101,102はP型ベ
ース領域103中に形成されている。2つのカソ
ード領域101,102間の表面上にはゲート絶
縁膜108とゲート電極109の2層構造による
MOSゲート部が形成されており、2つのカソー
ド領域101,102を結合したり分離したりす
る。P型ベース領域103は、N型領域105中
に形成されている。
ース領域103中に形成されている。2つのカソ
ード領域101,102間の表面上にはゲート絶
縁膜108とゲート電極109の2層構造による
MOSゲート部が形成されており、2つのカソー
ド領域101,102を結合したり分離したりす
る。P型ベース領域103は、N型領域105中
に形成されている。
この、N型領域105はP型アノード領域10
6によつて囲まれている。P型アノード領域10
6はアノード電極Aに接続されている。P型ベー
ス領域103に周囲を取り囲まれて表面まで露出
しているN型領域105中にP型フローテイング
領域110が形成されている。このP型フローテ
イング領域110はMOSゲート電極109に接
続されている。このP型フローテイング領域11
0とP型ベース領域103の相対向した部分の表
面近傍には、それぞれP+型の浅くて不純物濃度
の高い拡散領域111と112が形成されてい
る。P型ベース領域103とP型フローテイング
領域110の表面不純物濃度は1×1017cm-3で、
深さは40μmであり、P+型領域111,112
の濃度は5×1020cm-3、深さは3μmとした。又、
N型領域105の濃度は1×1014cm-3である。
6によつて囲まれている。P型アノード領域10
6はアノード電極Aに接続されている。P型ベー
ス領域103に周囲を取り囲まれて表面まで露出
しているN型領域105中にP型フローテイング
領域110が形成されている。このP型フローテ
イング領域110はMOSゲート電極109に接
続されている。このP型フローテイング領域11
0とP型ベース領域103の相対向した部分の表
面近傍には、それぞれP+型の浅くて不純物濃度
の高い拡散領域111と112が形成されてい
る。P型ベース領域103とP型フローテイング
領域110の表面不純物濃度は1×1017cm-3で、
深さは40μmであり、P+型領域111,112
の濃度は5×1020cm-3、深さは3μmとした。又、
N型領域105の濃度は1×1014cm-3である。
次に本実施例の動作について説明する。ゼロク
ロス動作について説明するとアノードA、カソー
ドK間に正弦波電圧が印加されており、アノード
A側に正、カソードK側に負の大きな振幅の電圧
が印加されている場合、アノードAの電位は、P
型フローテイング領域110を通じてゲート電極
109に与えられ、カソードKの電位はN型カソ
ード領域101とP型ベース領域103間の順方
向PN接合を通じてチヤンネル領域に与えられる
ため、MOS構造がON状態となり、P型ベース
領域103から配線107を通り、カソード領域
102及び101を経由してカソード電極Kに通
じる回路が生じる。このため、外部から光が入射
してP型ベース領域103中に光励起電流が生じ
てもカソード電極に流れてしまうためサイリスタ
はONできない。一方、アノード・カソード間電
圧が小さくて、ゲート電極109とチヤンネル領
域間に印加される電圧が閾値以下であればMOS
ゲートはOFF状態となり、光励起電流によりサ
イリスタはONすることができる。本実施例では
MOSゲートがONするようなアノード・カソー
ド間電圧(ゼロクロス幅)を5〜6Vにするため
ゲート酸化膜厚は1500A程度とした。
ロス動作について説明するとアノードA、カソー
ドK間に正弦波電圧が印加されており、アノード
A側に正、カソードK側に負の大きな振幅の電圧
が印加されている場合、アノードAの電位は、P
型フローテイング領域110を通じてゲート電極
109に与えられ、カソードKの電位はN型カソ
ード領域101とP型ベース領域103間の順方
向PN接合を通じてチヤンネル領域に与えられる
ため、MOS構造がON状態となり、P型ベース
領域103から配線107を通り、カソード領域
102及び101を経由してカソード電極Kに通
じる回路が生じる。このため、外部から光が入射
してP型ベース領域103中に光励起電流が生じ
てもカソード電極に流れてしまうためサイリスタ
はONできない。一方、アノード・カソード間電
圧が小さくて、ゲート電極109とチヤンネル領
域間に印加される電圧が閾値以下であればMOS
ゲートはOFF状態となり、光励起電流によりサ
イリスタはONすることができる。本実施例では
MOSゲートがONするようなアノード・カソー
ド間電圧(ゼロクロス幅)を5〜6Vにするため
ゲート酸化膜厚は1500A程度とした。
この膜厚の酸化膜の絶縁破壊電圧は一般に120
〜130Vである。ゼロクロスの阻止状態、すなわ
ちアノード・カソード間電圧が、ゲート酸化膜1
09にほぼ直接印加される状態では、電圧が高く
なるにつれてP型ベース領域103と、この表面
に形成されたP+型領域111から空乏層が伸び
て来て、やがてP型フローテイング領域110や
この表面のP+型領域112に達して、いわゆる
パンチスルーの状態になる。この状態になると、
以後アノード・カソード間電圧を高くしても、ゲ
ート電極109に加わる電圧はほとんど増加しな
くなる。このパンチスルー開始電圧が120V以下
になるように設定すると、本実施例の場合、P+
型領域110と111の間の距離lを30μm程度
にすればよいことがわかつた。
〜130Vである。ゼロクロスの阻止状態、すなわ
ちアノード・カソード間電圧が、ゲート酸化膜1
09にほぼ直接印加される状態では、電圧が高く
なるにつれてP型ベース領域103と、この表面
に形成されたP+型領域111から空乏層が伸び
て来て、やがてP型フローテイング領域110や
この表面のP+型領域112に達して、いわゆる
パンチスルーの状態になる。この状態になると、
以後アノード・カソード間電圧を高くしても、ゲ
ート電極109に加わる電圧はほとんど増加しな
くなる。このパンチスルー開始電圧が120V以下
になるように設定すると、本実施例の場合、P+
型領域110と111の間の距離lを30μm程度
にすればよいことがわかつた。
前述した従来技術では、耐圧600Vの素子を得
るために、P型ベース領域の深さを40μm、表面
濃度を1×1017cm-3として、P型ベース領域とP
型フローテイング領域の間隔を、マスク上で
100μmとした場合、最終段階でのパンチスルー開
始電圧は60〜90Vとばらついてしまた。本実施例
の場合は、同様の耐圧を得るためにP+型領域1
11と112の深さを3.2μm、濃度を5×1017cm
-3、間隔lをマスク上で25μmとしたところ、最
終段階でのパンチスルー開始電圧は70±5Vとバ
ラツキが極めて小さかつた。このように本発明で
はP+型領域をP型ベース領域とは別に拡散して
形成するため、耐圧等の他の特性を変化させるこ
となく、しかもパンチスルー電圧を精度よく容易
に製造することができる。
るために、P型ベース領域の深さを40μm、表面
濃度を1×1017cm-3として、P型ベース領域とP
型フローテイング領域の間隔を、マスク上で
100μmとした場合、最終段階でのパンチスルー開
始電圧は60〜90Vとばらついてしまた。本実施例
の場合は、同様の耐圧を得るためにP+型領域1
11と112の深さを3.2μm、濃度を5×1017cm
-3、間隔lをマスク上で25μmとしたところ、最
終段階でのパンチスルー開始電圧は70±5Vとバ
ラツキが極めて小さかつた。このように本発明で
はP+型領域をP型ベース領域とは別に拡散して
形成するため、耐圧等の他の特性を変化させるこ
となく、しかもパンチスルー電圧を精度よく容易
に製造することができる。
又、第3図に本発明の別の実施例を示す。先の
実施例ではP型ベース領域103とP型フローテ
イング領域の対向す面全域に浅いP+拡散領域を
設けたが、本実施例のように一部だけに設けても
効果がある。すなわち、パンチスルー開始電圧は
間隔lが最も短い点で決まるからである。
実施例ではP型ベース領域103とP型フローテ
イング領域の対向す面全域に浅いP+拡散領域を
設けたが、本実施例のように一部だけに設けても
効果がある。すなわち、パンチスルー開始電圧は
間隔lが最も短い点で決まるからである。
[発明の効果]
以上述べてきたように、本発明では、浅い拡散
によつて拡散領域間の距離を決めるので、極めて
精度よく、しかも容易にパンチスルー開始電圧を
制御することができる。このため高耐圧で信頼性
の高いゼロクロス動作のMOS制御型光サイリス
タ、トライアツク等の素子を提供することができ
る。
によつて拡散領域間の距離を決めるので、極めて
精度よく、しかも容易にパンチスルー開始電圧を
制御することができる。このため高耐圧で信頼性
の高いゼロクロス動作のMOS制御型光サイリス
タ、トライアツク等の素子を提供することができ
る。
第1図は本発明による光サイリスタの一実施例
の断面図、第2図はその平面図である。第3図は
本発明による他の実施例の部分的平面図である。
第4図は従来の光サイリスタの断面図である。 101,102……カソード領域、103……
ベース領域、105……N型領域、106……ア
ノード領域、107……配線、108……絶縁
膜、109……制御電極、110……P型フロー
テイング領域、111,112……高濃度P型領
域。
の断面図、第2図はその平面図である。第3図は
本発明による他の実施例の部分的平面図である。
第4図は従来の光サイリスタの断面図である。 101,102……カソード領域、103……
ベース領域、105……N型領域、106……ア
ノード領域、107……配線、108……絶縁
膜、109……制御電極、110……P型フロー
テイング領域、111,112……高濃度P型領
域。
Claims (1)
- 【特許請求の範囲】 1 第1の電源に接続された第1導電型の第1の
半導体領域と、前記第1の半導体領域に隣接して
設けられ―主面が半導体基体の主表面を構成する
第2導電型の第2の半導体領域と、前記第2の半
導体領域内に形成され、第2の電源に接続される
第1導電型の第3の半導体領域と、前記第3の半
導体領域の表面部分に形成され第3の電源に接続
される第2導電型の第4の半導体領域と、前記第
3の半導体領域の表面部分に形成されこの第3の
半導体領域と短絡された第2導電型の第5の半導
体領域と、前記第4と第5の半導体領域の一部と
これらの領域間の前記第3の領域の表面上に形成
された絶縁膜と、前記絶縁膜上に設けられ前記第
4と第5の領域間の前記第3の領域表面部分にチ
ヤンネルを形成するための制御電極と、前記第2
の半導体領域に形成され前記第2の半導体制御電
極に電気的に接続される第1導電型の第6の半導
体領域と、前記第6の半導体領域と第2の半導体
領域の接合部及びその周辺の前記第2の半導体領
域の表面部分で、少なくとも前記第3の領域に対
向する部分に浅く形成された比較的高濃度の第1
導電型の第7の半導体領域と、前記第2の半導体
領域と第3の半導体領域との接合部及び前記第2
の半導体領域の表面部分で、少なくとも前記第6
の半導体領域に対向する部分に浅く形成された比
較的高濃度の第1導電型の第8の半導体領域とを
有することを特徴とする半導体装置。 2 前記第7及び第8の半導体領域がそれぞれ前
記第6及び第3の半導体領域の相対向する面の全
部に形成されていることを特徴とする特許請求の
範囲第1項記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60261274A JPS62122272A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
DE8686115431T DE3671582D1 (de) | 1985-11-22 | 1986-11-07 | Halbleiteranordnung mit einem schutztransistor. |
EP86115431A EP0224091B1 (en) | 1985-11-22 | 1986-11-07 | Semiconductor device including protecting mos transistor |
US07/253,364 US4943835A (en) | 1985-11-22 | 1988-09-29 | Semiconductor device including protecting MOS transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60261274A JPS62122272A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62122272A JPS62122272A (ja) | 1987-06-03 |
JPH0154865B2 true JPH0154865B2 (ja) | 1989-11-21 |
Family
ID=17359541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60261274A Granted JPS62122272A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4943835A (ja) |
EP (1) | EP0224091B1 (ja) |
JP (1) | JPS62122272A (ja) |
DE (1) | DE3671582D1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5258641A (en) * | 1989-12-28 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for extracting a signal used to monitor potential of a high voltage island at a low voltage island and method of manufacturing the same |
TW218424B (ja) * | 1992-05-21 | 1994-01-01 | Philips Nv | |
DE4433796A1 (de) * | 1994-09-22 | 1996-03-28 | Daimler Benz Ag | Steuerbares Halbleiterbauelement |
JP3495847B2 (ja) * | 1995-09-11 | 2004-02-09 | シャープ株式会社 | サイリスタを備える半導体集積回路 |
JP3596830B2 (ja) * | 1995-11-27 | 2004-12-02 | 株式会社ルネサステクノロジ | 半導体装置の入力保護回路 |
FR2764112B1 (fr) * | 1997-05-28 | 1999-08-13 | Sgs Thomson Microelectronics | Mur d'isolement entre composants de puissance |
US5949094A (en) * | 1997-08-29 | 1999-09-07 | Texas Instruments Incorporated | ESD protection for high density DRAMs using triple-well technology |
GB2355110A (en) * | 1999-08-11 | 2001-04-11 | Mitel Semiconductor Ltd | High voltage semiconductor device termination structure |
FR2819102B1 (fr) * | 2000-12-29 | 2003-04-04 | St Microelectronics Sa | Commutateur electronique bidirectionnel bistable a commande par impulsions |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2006729C3 (de) * | 1970-02-13 | 1980-02-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer Halbleiterdiode |
JPS57141962A (en) * | 1981-02-27 | 1982-09-02 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS57211272A (en) * | 1981-06-23 | 1982-12-25 | Toshiba Corp | Semiconductor device |
GB2134705B (en) * | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
JPS6035571A (ja) * | 1983-08-08 | 1985-02-23 | Sanken Electric Co Ltd | 半導体装置 |
JPS6074678A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置 |
-
1985
- 1985-11-22 JP JP60261274A patent/JPS62122272A/ja active Granted
-
1986
- 1986-11-07 DE DE8686115431T patent/DE3671582D1/de not_active Expired - Lifetime
- 1986-11-07 EP EP86115431A patent/EP0224091B1/en not_active Expired
-
1988
- 1988-09-29 US US07/253,364 patent/US4943835A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4943835A (en) | 1990-07-24 |
EP0224091A1 (en) | 1987-06-03 |
EP0224091B1 (en) | 1990-05-23 |
DE3671582D1 (de) | 1990-06-28 |
JPS62122272A (ja) | 1987-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4860072A (en) | Monolithic semiconductor device and method of manufacturing same | |
KR920010314B1 (ko) | 반도체 장치 | |
JPH0324791B2 (ja) | ||
US5077590A (en) | High voltage semiconductor device | |
JPH0154865B2 (ja) | ||
SE431381B (sv) | Tvapoligt overstromsskydd | |
JPH0117268B2 (ja) | ||
US4825266A (en) | Semiconductor diode | |
US4939564A (en) | Gate-controlled bidirectional semiconductor switching device with rectifier | |
US3914781A (en) | Gate controlled rectifier | |
JPS637471B2 (ja) | ||
JPS5753944A (en) | Semiconductor integrated circuit | |
JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
JPS623987B2 (ja) | ||
JPH05102485A (ja) | 半導体装置 | |
JPS5880866A (ja) | 双方向半導体スイツチ | |
JPH0468791B2 (ja) | ||
KR100486350B1 (ko) | 에미터스위치사이리스터및이의제조방법 | |
JPH01145859A (ja) | ラテラル型フォトサイリスタ | |
JPH01295460A (ja) | 半導体装置 | |
JPH029463B2 (ja) | ||
JPH03145163A (ja) | サイリスタ | |
JPH04107871A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
JPH07240511A (ja) | 半導体装置 | |
JPH0236570A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |