JPH01295460A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01295460A JPH01295460A JP12626688A JP12626688A JPH01295460A JP H01295460 A JPH01295460 A JP H01295460A JP 12626688 A JP12626688 A JP 12626688A JP 12626688 A JP12626688 A JP 12626688A JP H01295460 A JPH01295460 A JP H01295460A
- Authority
- JP
- Japan
- Prior art keywords
- region
- regions
- impurity diffusion
- semiconductor device
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004904 shortening Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 5
- 230000006698 induction Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特に耐圧を高めるためのガード
リング領域を備えた半導体装置に関する〔従来の技術〕 半導体装置のうち、出力間（例えば、ソース・ドレイン
間）耐圧を高めるための構成を備えたものがある。具体
的には、ガードリング領域、あるいは、フィールドプレ
ートを設けたり、また、ベベリング構造としたりするこ
とが行われているが、中でも、ガードリング領域を設け
ることが最も良く行われている。
リング領域を備えた半導体装置に関する〔従来の技術〕 半導体装置のうち、出力間（例えば、ソース・ドレイン
間）耐圧を高めるための構成を備えたものがある。具体
的には、ガードリング領域、あるいは、フィールドプレ
ートを設けたり、また、ベベリング構造としたりするこ
とが行われているが、中でも、ガードリング領域を設け
ることが最も良く行われている。
第５図は、従来の半導体装置におけるガードリング領域
を中心にあられす。
を中心にあられす。
この従来の半導体装置では、半導体基板５ｏにおける実
動作領域５１の側方にガードリング領域Ｇが設けられて
いる。ガードリング領域Ｇは半導体基板５０表面に形成
された複数の不純物拡散領域５２・・・からなる。各不
純拡散領域５２・・・はリング状をしており、内から外
に順に並んでいる。
動作領域５１の側方にガードリング領域Ｇが設けられて
いる。ガードリング領域Ｇは半導体基板５０表面に形成
された複数の不純物拡散領域５２・・・からなる。各不
純拡散領域５２・・・はリング状をしており、内から外
に順に並んでいる。
実動作領域５１における主接合に、第５図にみるように
、電圧ＶＲの逆バイアスが印加された状態では各不純物
拡散領域５２それぞれにかかる電圧ＶＧ’、 ＶＧ”、
ＶＧ’、ＶＧ’は、ｖｃ’＜ｖｃ″＜ＶＣ″＜ＶＧ’と
順次上昇する。一方、各不純物拡散領域５２それぞれの
接合にかかる電圧は、ＶＲ’−ＶＧ’、ＶＲ−ＶＧ”、
ＶＲ−ＶＧ”、ＶＲ−ＶＧ’であり、したがッテ、ＶＲ
−ＶＧ’＞ＶＲ−ＶＧ”＞ＶＲ−ＶＧ！〉、ＶＲ−ＶＧ
’となる。すなわち、各不純物拡散領域５２の接合にか
かる電圧を順次低下させることで、半導体装置の耐圧を
高くするようにしているのである。
、電圧ＶＲの逆バイアスが印加された状態では各不純物
拡散領域５２それぞれにかかる電圧ＶＧ’、 ＶＧ”、
ＶＧ’、ＶＧ’は、ｖｃ’＜ｖｃ″＜ＶＣ″＜ＶＧ’と
順次上昇する。一方、各不純物拡散領域５２それぞれの
接合にかかる電圧は、ＶＲ’−ＶＧ’、ＶＲ−ＶＧ”、
ＶＲ−ＶＧ”、ＶＲ−ＶＧ’であり、したがッテ、ＶＲ
−ＶＧ’＞ＶＲ−ＶＧ”＞ＶＲ−ＶＧ！〉、ＶＲ−ＶＧ
’となる。すなわち、各不純物拡散領域５２の接合にか
かる電圧を順次低下させることで、半導体装置の耐圧を
高くするようにしているのである。
しかしながら、実際の高耐圧装置（バイポーラ。
トランジスタ、パワーＭＯ３ＦＥＴ、ＩＧＢＴ。
静電誘導サイリスタ等）では、半導体基板として、Ｎ″
層／Ｎ”層、あるいは、Ｎ−層／ＰＮという構成の基板
が用いられている。この場合、出力量耐電圧以外の素子
特性（例えば、ＯＮ抵抗）上からは、Ｎ−層の厚みは薄
い方が好ましい。
層／Ｎ”層、あるいは、Ｎ−層／ＰＮという構成の基板
が用いられている。この場合、出力量耐電圧以外の素子
特性（例えば、ＯＮ抵抗）上からは、Ｎ−層の厚みは薄
い方が好ましい。
一方、出力量耐電圧特性の上からは、Ｎ−層の厚みは厚
いほどよい。
いほどよい。
Ｎ−層の厚み（基板厚み）を薄くすると、ガードリング
領域Ｇにおける内寄りの不純物拡散領域５２の接合にか
かる高い電圧（ＶＲ−ＶＧ’）のため、耐圧を高くとれ
ない。高耐圧にじようとしてＮ−層を厚くすると、他の
素子特性が犠牲になる。つまり、Ｎ−層の厚みは、出力
量耐電圧特性とそれ以外の素子特性に関してはトレード
オフの関係にあるのである。
領域Ｇにおける内寄りの不純物拡散領域５２の接合にか
かる高い電圧（ＶＲ−ＶＧ’）のため、耐圧を高くとれ
ない。高耐圧にじようとしてＮ−層を厚くすると、他の
素子特性が犠牲になる。つまり、Ｎ−層の厚みは、出力
量耐電圧特性とそれ以外の素子特性に関してはトレード
オフの関係にあるのである。
この発明は、上記事情に鑑み、基板厚みが薄くても、高
耐圧特性とすることができる構成のガードリング領域を
備えた半導体装置を提供することを課題とする。
耐圧特性とすることができる構成のガードリング領域を
備えた半導体装置を提供することを課題とする。
前記課題を解決するため、この発明の半導体装置では、
ガードリング領域が、内から外にかけて前記基板表面に
順次形成された複数の不純物拡散領域からなり、これら
不純物領域のうち少なくとも最も内側に位置する領域で
拡散深さが短くなっている。
ガードリング領域が、内から外にかけて前記基板表面に
順次形成された複数の不純物拡散領域からなり、これら
不純物領域のうち少なくとも最も内側に位置する領域で
拡散深さが短くなっている。
この発明にかかる半導体装置におけるガードリング領域
の作用を、第４図を参照しつつ説明する。第４図は、こ
の発明の半導体装置におけるガードリング領域まわりの
構成をあられす。
の作用を、第４図を参照しつつ説明する。第４図は、こ
の発明の半導体装置におけるガードリング領域まわりの
構成をあられす。
第４図にみるように、逆バイアス電圧ＶＲがかかった状
態では、各不純物拡散領域域３．３′それぞれにかかる
電圧ＶＧ’、ＶＧ”、ＶＧ”、Ｖ Ｇ ’ ・・・は、
Ｑ ＜ ＶＧ’＜ ＶＧ”＜ ＶＧ”＜ ＶＧ’・・・
と順次上昇する。各不純物拡散領域３．３′それぞれの
接合にかかる電圧は、ＶＲ−ＶＧ’、 ＶＲ−ＶＧ”、
ＶＲ−ＶＧ”、ＶＲ−ＶＧ’、・・・テあり、したがッ
テ、ＶＲ＞ＶＲ−ＶＧ’＞ＶＲ−ＶＧ”＞ＶＲ−ＶＧ”
＞ＶＲ−ＶＧ４、・・・となる。すなわち、各不純物拡
散領域３．３′の接合それぞれにかかる電圧は、内側に
くる不純物領域はど高い。一方、各接合に形成される空
乏層の巾は、接合にかかる電圧に対して単調増加する。
態では、各不純物拡散領域域３．３′それぞれにかかる
電圧ＶＧ’、ＶＧ”、ＶＧ”、Ｖ Ｇ ’ ・・・は、
Ｑ ＜ ＶＧ’＜ ＶＧ”＜ ＶＧ”＜ ＶＧ’・・・
と順次上昇する。各不純物拡散領域３．３′それぞれの
接合にかかる電圧は、ＶＲ−ＶＧ’、 ＶＲ−ＶＧ”、
ＶＲ−ＶＧ”、ＶＲ−ＶＧ’、・・・テあり、したがッ
テ、ＶＲ＞ＶＲ−ＶＧ’＞ＶＲ−ＶＧ”＞ＶＲ−ＶＧ”
＞ＶＲ−ＶＧ４、・・・となる。すなわち、各不純物拡
散領域３．３′の接合それぞれにかかる電圧は、内側に
くる不純物領域はど高い。一方、各接合に形成される空
乏層の巾は、接合にかかる電圧に対して単調増加する。
そのため、Ｗｄ” ＞ Ｗｄｌ ＞ Ｗｄ富＞Ｗｄ”＞
Ｗｄ４・・・となる。但し、Ｗｄ”は主接合の不純物拡
散領域２１での空乏層中、Ｗｄ’は不純物拡散領域３で
の空乏層中、Ｗｄ”・・・は不純物拡散領域３′での空
乏層中である。
Ｗｄ４・・・となる。但し、Ｗｄ”は主接合の不純物拡
散領域２１での空乏層中、Ｗｄ’は不純物拡散領域３で
の空乏層中、Ｗｄ”・・・は不純物拡散領域３′での空
乏層中である。
ところで、出力間耐圧は、空乏層中Ｗｄを有効Ｎ−層厚
み（Ｎ−層の厚みＸ、から不純物拡散領域３．３′の拡
散深さＸｊ 、 Ｘｉを引いたもの）よりも大きくさせ
パンチスルーやリーチスルーが起こる逆バイアス電圧で
定まる。そのため、有効Ｎ−層厚みが厚いほど、耐電圧
は高くなる。
み（Ｎ−層の厚みＸ、から不純物拡散領域３．３′の拡
散深さＸｊ 、 Ｘｉを引いたもの）よりも大きくさせ
パンチスルーやリーチスルーが起こる逆バイアス電圧で
定まる。そのため、有効Ｎ−層厚みが厚いほど、耐電圧
は高くなる。
この発明の半導体装置では、最も内側の不純物拡散領域
３の拡散深さが短いため、その分、Ｎ−層の厚みは薄く
ても、有効Ｎ−層の厚みが厚くなるので、高耐電圧特性
になる。
３の拡散深さが短いため、その分、Ｎ−層の厚みは薄く
ても、有効Ｎ−層の厚みが厚くなるので、高耐電圧特性
になる。
なお、第４図のように、実動作領域２に主接合がある場
合、この接合にも勿論高い電圧が加わるので、その不純
物拡散領域２１の拡散深さは、不純物拡散領域３と同様
に短くしておくことはいうまでもない。
合、この接合にも勿論高い電圧が加わるので、その不純
物拡散領域２１の拡散深さは、不純物拡散領域３と同様
に短くしておくことはいうまでもない。
以下、この発明にかかる半導体装置を、実施例をあられ
す図面を参照しながら説明する。
す図面を参照しながら説明する。
第１図は、この発明にかかる半導体装置の第１実施例の
静電誘導サイリスクをあられす。
静電誘導サイリスクをあられす。
静電誘導サイリスクは、Ｎ−層１１が表側で２層１２が
裏側にある半導体基板１に形成されている。このサイリ
スクは、実動作領域２の側方にガードリング領域Ｇを備
えている。
裏側にある半導体基板１に形成されている。このサイリ
スクは、実動作領域２の側方にガードリング領域Ｇを備
えている。
半導体基板１表面には、カソード領域２２とこれを挟む
ようにして形成されたゲート領域２３が設けられ、裏面
にはアノード領域２４が設けられている。このサイリス
クでは、導通時、電流はカソード領域２２−Ｎ−層１２
−アノード領域２４という経路で流れ、遮断時、ゲート
領域２３に逆バイアス電圧を与えて電流を断つようにな
っている。
ようにして形成されたゲート領域２３が設けられ、裏面
にはアノード領域２４が設けられている。このサイリス
クでは、導通時、電流はカソード領域２２−Ｎ−層１２
−アノード領域２４という経路で流れ、遮断時、ゲート
領域２３に逆バイアス電圧を与えて電流を断つようにな
っている。
ガードリング領域Ｇは不純物拡散領域３．３′・・・か
らなる。各不純物拡散領域３．３′はリング状をしてお
り、実動作領域２を囲んでいる。内側の２つの不純物拡
散領域３の拡散深さが短（なっていて、耐電圧を高めて
いることは上で説明したとおりである。なお、このサイ
リスタでは、ゲート領域２３が主接合となるので、ゲー
ト領域２３の拡散深さも、不純物拡散領域３と同様、短
（なっている。
らなる。各不純物拡散領域３．３′はリング状をしてお
り、実動作領域２を囲んでいる。内側の２つの不純物拡
散領域３の拡散深さが短（なっていて、耐電圧を高めて
いることは上で説明したとおりである。なお、このサイ
リスタでは、ゲート領域２３が主接合となるので、ゲー
ト領域２３の拡散深さも、不純物拡散領域３と同様、短
（なっている。
最も外側の不純物拡散領域３′の拡散深さが長くなって
いる。最も外側の不純物拡散領域３′では、拡散深さが
深い方が同拡散領域３′における耐電圧が高められ、こ
のことが、引いては装置の耐電圧そのものを高める。
いる。最も外側の不純物拡散領域３′では、拡散深さが
深い方が同拡散領域３′における耐電圧が高められ、こ
のことが、引いては装置の耐電圧そのものを高める。
第２図は、この発明にかかる半導体装置の第２実施例の
ＩＧＴＢをあられす。
ＩＧＴＢをあられす。
このＩＧＴＢも、実動作領域２と同領域２の側方に設け
られたガードリング領域Ｇが、Ｎ−屓１１と２層１２か
らなる半導体基板ｌに形成されている。
られたガードリング領域Ｇが、Ｎ−屓１１と２層１２か
らなる半導体基板ｌに形成されている。
ＩＧＴＢは、半導体基板１表面にチャンネル用領域２５
と、絶縁膜（図示省略）を介して設けられたゲート電極
２６とを備え、このゲート電極２６に印加される電圧に
より、ソース２７・ドレイン２８間の電流が制御される
。
と、絶縁膜（図示省略）を介して設けられたゲート電極
２６とを備え、このゲート電極２６に印加される電圧に
より、ソース２７・ドレイン２８間の電流が制御される
。
ガードリング領域Ｇは不純物拡散領域３．３′・・・か
らなる。各不純物拡散領域３．３′はリング状をしてお
り、実動作領域２を囲むように形成されている。内側の
２つの不純物拡散領域３の拡散深さが短くなっていて、
耐電圧を高めている。なお、不純物拡散領域２９が主接
合となるのｔ、同領域２９の拡散深さは、不純物拡散領
域３と同様、短（なっている。
らなる。各不純物拡散領域３．３′はリング状をしてお
り、実動作領域２を囲むように形成されている。内側の
２つの不純物拡散領域３の拡散深さが短くなっていて、
耐電圧を高めている。なお、不純物拡散領域２９が主接
合となるのｔ、同領域２９の拡散深さは、不純物拡散領
域３と同様、短（なっている。
このＩＧＴＢでも、最も外側の不純物拡散領域３′の拡
散深さが長くなっており、そのため、同拡散領域３′に
おける耐電圧を高めることも、上記第１実施例と同様で
ある。
散深さが長くなっており、そのため、同拡散領域３′に
おける耐電圧を高めることも、上記第１実施例と同様で
ある。
第３図は、この発明にかかる半導体装置の第３実施例の
パワーＭＯ３ＦＥＴをあられす。
パワーＭＯ３ＦＥＴをあられす。
このパワーＭＯＳ Ｆ ＥＴは、半導体基板１′がＮ−
層１１とＮ″Ｎ１２′からなる他は、基本的に第２実施
例のＩ ＧＴＢと同じ構成であるため、説明は省略する
。
層１１とＮ″Ｎ１２′からなる他は、基本的に第２実施
例のＩ ＧＴＢと同じ構成であるため、説明は省略する
。
この発明は上記実施例に限らない。半導体装置の種類が
、例えば、静電誘導トランジスタのように種類のことな
る装置であってもよい。拡散深さの短い不純物拡散領域
が、第１〜３実施例のようにふたつに限らず、最も内側
のものひとつだけと少なくてもよいし、逆に３つ以上と
多くてもよい〔発明の効果〕 以上に述べたように、この発明の半導体装置では、ガー
ドリング領域用の複数の不純物領域のうち、少なくとも
最も内側に位置する領域では、拡散深さが短いので、そ
の分、逆バイアス時の有効基板厚みが厚くなる。そのた
め、十分に高い耐電圧特性となる一方、それ以外の特性
も十分に向上する。
、例えば、静電誘導トランジスタのように種類のことな
る装置であってもよい。拡散深さの短い不純物拡散領域
が、第１〜３実施例のようにふたつに限らず、最も内側
のものひとつだけと少なくてもよいし、逆に３つ以上と
多くてもよい〔発明の効果〕 以上に述べたように、この発明の半導体装置では、ガー
ドリング領域用の複数の不純物領域のうち、少なくとも
最も内側に位置する領域では、拡散深さが短いので、そ
の分、逆バイアス時の有効基板厚みが厚くなる。そのた
め、十分に高い耐電圧特性となる一方、それ以外の特性
も十分に向上する。
第１図は、この発明にかかる半導体装置の第１実施例の
静電誘導サイリスタをあられす概略断面図、第２図は、
この発明にかかる半導体装置の第２実施例のＩＧＴＢを
あられす概略断面図、第３図は、この発明にかかる半導
体装置の第３実施例のパワーＭＯＳ Ｆ ＥＴをあられ
す概略断面図、第４図は、この発明にかかる半導体装置
の一例のガードリング領域まわりをあられす概略断面図
、第５図は、従来の半導体装置のガードリング領域まわ
りをあられす概略断面図である。 ｌ・・・半導体基板 ２・・・実動作領域 ３・・
・（拡散深さの短い）不純物拡散領域′Ｇ・・・ガード
リング領域
静電誘導サイリスタをあられす概略断面図、第２図は、
この発明にかかる半導体装置の第２実施例のＩＧＴＢを
あられす概略断面図、第３図は、この発明にかかる半導
体装置の第３実施例のパワーＭＯＳ Ｆ ＥＴをあられ
す概略断面図、第４図は、この発明にかかる半導体装置
の一例のガードリング領域まわりをあられす概略断面図
、第５図は、従来の半導体装置のガードリング領域まわ
りをあられす概略断面図である。 ｌ・・・半導体基板 ２・・・実動作領域 ３・・
・（拡散深さの短い）不純物拡散領域′Ｇ・・・ガード
リング領域
Claims (1)
- １ 半導体基板に形成された実動作領域の側方にガード
リング領域を備えていて、同領域が、内から外にかけて
前記基板表面に順次形成された複数の不純物拡散領域か
らなる半導体装置において、前記不純物領域のうち、少
なくとも最も内側に位置する領域では、拡散深さが短く
なっていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12626688A JPH01295460A (ja) | 1988-05-24 | 1988-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12626688A JPH01295460A (ja) | 1988-05-24 | 1988-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295460A true JPH01295460A (ja) | 1989-11-29 |
Family
ID=14930931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12626688A Pending JPH01295460A (ja) | 1988-05-24 | 1988-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184204A (en) * | 1990-01-25 | 1993-02-02 | Nissan Motor Co., Ltd. | Semiconductor device with high surge endurance |
| US5324978A (en) * | 1992-07-20 | 1994-06-28 | U.S. Philips Corporation | Semiconductor device having an improved breakdown voltage-raising structure |
| JP2001094095A (ja) * | 1999-09-21 | 2001-04-06 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
-
1988
- 1988-05-24 JP JP12626688A patent/JPH01295460A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184204A (en) * | 1990-01-25 | 1993-02-02 | Nissan Motor Co., Ltd. | Semiconductor device with high surge endurance |
| US5324978A (en) * | 1992-07-20 | 1994-06-28 | U.S. Philips Corporation | Semiconductor device having an improved breakdown voltage-raising structure |
| JP2001094095A (ja) * | 1999-09-21 | 2001-04-06 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JP2000049360A (ja) | 半導体装置 | |
| JPS6011815B2 (ja) | サイリスタ | |
| JP3243792B2 (ja) | 横方向エミッタ切替サイリスタ素子及び縦方向エミッタ切替サイリスタ素子 | |
| JPS63310171A (ja) | 複合半導体装置 | |
| JPH0793422B2 (ja) | 半導体装置 | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JPH01295460A (ja) | 半導体装置 | |
| US3882529A (en) | Punch-through semiconductor diodes | |
| JPS62122272A (ja) | 半導体装置 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JP4275763B2 (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JPH08236762A (ja) | 逆阻止型半導体装置及びその製造方法 | |
| JP2000114549A (ja) | 半導体素子 | |
| JPS5880866A (ja) | 双方向半導体スイツチ | |
| JP2501236B2 (ja) | タ―ンオフゲ―ト付きサイリスタ | |
| JPH07221290A (ja) | プレーナ型半導体装置 | |
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JPH02202061A (ja) | 逆導通ゲートターンオフサイリスタ | |
| JP3215145B2 (ja) | 絶縁ゲート付き電力用半導体素子 | |
| JPH0680817B2 (ja) | 半導体装置 | |
| US5072265A (en) | P-channel insulation gate type bipolar transistor | |
| JPH0453169A (ja) | 半導体保護装置 |