JPS63310171A - 複合半導体装置 - Google Patents
複合半導体装置Info
- Publication number
- JPS63310171A JPS63310171A JP14509187A JP14509187A JPS63310171A JP S63310171 A JPS63310171 A JP S63310171A JP 14509187 A JP14509187 A JP 14509187A JP 14509187 A JP14509187 A JP 14509187A JP S63310171 A JPS63310171 A JP S63310171A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor region
- layers
- channel mosfet
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000002131 composite material Substances 0.000 title claims description 7
- 239000000969 carrier Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 2
- 239000002689 soil Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＯＳゲートでオン・オフできるサイリスタ
に係わり、特にその高速化９作り易さに好適な構造に関
する。
に係わり、特にその高速化９作り易さに好適な構造に関
する。
従来、ＭＯＳゲートでオン・オフできるサイリスタにつ
いては、アイ・イー・イー・イー、トランザクションズ
オン エレクトロン デバイシズ、イーディー−３３
，（１９８６年）、第１６０９頁から第１６１頁（Ｉ
Ｅ Ｅ Ｅ 、 Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎＥｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ、 Ｅ Ｄ −
３３，（１９８６）ｐｐ１６０９〜１６１８）において
論じられている。
いては、アイ・イー・イー・イー、トランザクションズ
オン エレクトロン デバイシズ、イーディー−３３
，（１９８６年）、第１６０９頁から第１６１頁（Ｉ
Ｅ Ｅ Ｅ 、 Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎＥｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ、 Ｅ Ｄ −
３３，（１９８６）ｐｐ１６０９〜１６１８）において
論じられている。
第５図は上記論文のＦｉｇ、 ５に記載されている従来
例を示す。この複合半導体装置５には例えばｐ子基板１
１上にｎ″″層１２が形成されている。さらにｎ一層１
２内にＰＷＪ１６．ｐ層１６内にｎ÷層１７、ｎ十層１
７内にｐ＋Ｗ１８が、そして表面に露出しているｎ一層
１２を挟んでｐ十層１８と別のｐ土層１８の間にＭＯＳ
ゲートが形成されている。
例を示す。この複合半導体装置５には例えばｐ子基板１
１上にｎ″″層１２が形成されている。さらにｎ一層１
２内にＰＷＪ１６．ｐ層１６内にｎ÷層１７、ｎ十層１
７内にｐ＋Ｗ１８が、そして表面に露出しているｎ一層
１２を挟んでｐ十層１８と別のｐ土層１８の間にＭＯＳ
ゲートが形成されている。
ＭＯＳゲートはゲート電極２３と絶縁膜３１からなる。
ｎ土層１７とｐ＋Ｍ１８はカソード電極２２で短絡され
、もう一方の主表面にはアノード電極２１が低抵抗接触
している。
、もう一方の主表面にはアノード電極２１が低抵抗接触
している。
このような複合半導体装置５をオン状態にするには例え
ばカソード電極２２を○Ｖとし、ゲート電極２３を正の
電位にすれば良い。これにより、ｎ土層１７，９層１６
．ｎ一層１２からなるｎチャンネＪｔ／ＭＯ３ＦＥＴが
動作し、カソード電極２２がらｎ一層１２へ電子Ｏが流
れる。この電子○がｐ十層１１ （ｐエミツタ層）ｔｎ
一層１２（ｎベース層）。
ばカソード電極２２を○Ｖとし、ゲート電極２３を正の
電位にすれば良い。これにより、ｎ土層１７，９層１６
．ｎ一層１２からなるｎチャンネＪｔ／ＭＯ３ＦＥＴが
動作し、カソード電極２２がらｎ一層１２へ電子Ｏが流
れる。この電子○がｐ十層１１ （ｐエミツタ層）ｔｎ
一層１２（ｎベース層）。
９層１６（ｎベース層）ｔｎ十土層７（ｎエミツタ層）
からなるｐｎｐｎ構造のサイリスタのベース電流となり
、ｐ÷十層１（ｐエミツタ層）からホール■の注入、さ
らにこのホール■がｎ＋十層７（ｎエミツタ層）から電
子○の注入を促す結果、上記サイリスタが点弧し、装置
５はオフ状態となる。一方、この装置５をオフ状態に移
行させるには、ゲート電極２３を負の電位にする。その
結果、ｐ土層１８．ｎ土層１７，９層１６からなるｐチ
ャンネルＭＯ３ＦＥＴが動き、９層１６はｎ−土層１７
に所謂エミッタ短絡され、ｎ十層ミッタ層１７からの電
子の注入がなくなる。加えて短絡されたことにより、ｎ
ベース層１６及びｎ−ベース層１２に蓄積された過剰キ
ャリアがカソード電極２２へ引き出され、装置５はター
ンオフする。
からなるｐｎｐｎ構造のサイリスタのベース電流となり
、ｐ÷十層１（ｐエミツタ層）からホール■の注入、さ
らにこのホール■がｎ＋十層７（ｎエミツタ層）から電
子○の注入を促す結果、上記サイリスタが点弧し、装置
５はオフ状態となる。一方、この装置５をオフ状態に移
行させるには、ゲート電極２３を負の電位にする。その
結果、ｐ土層１８．ｎ土層１７，９層１６からなるｐチ
ャンネルＭＯ３ＦＥＴが動き、９層１６はｎ−土層１７
に所謂エミッタ短絡され、ｎ十層ミッタ層１７からの電
子の注入がなくなる。加えて短絡されたことにより、ｎ
ベース層１６及びｎ−ベース層１２に蓄積された過剰キ
ャリアがカソード電極２２へ引き出され、装置５はター
ンオフする。
しかし上記半導体装置５は、ｐｎｐｎｐと５層構造と複
雑で、さらにｎ十層ミッタ層１７にｐチャンネル層を形
成するためＭＯＳＦＥＴのしきい値電圧が高くなり、引
いてはチャンネル抵抗が大きくなる結果、過剰キャリア
の引出しが妨げられターンオフ速度が大きくなるという
問題があった。これを解決するためゲート電極２３下の
部分のｎ土層１７だけを低濃度にする方法も検討されて
いるが、益々製作工程が煩雑化する欠点があった。
雑で、さらにｎ十層ミッタ層１７にｐチャンネル層を形
成するためＭＯＳＦＥＴのしきい値電圧が高くなり、引
いてはチャンネル抵抗が大きくなる結果、過剰キャリア
の引出しが妨げられターンオフ速度が大きくなるという
問題があった。これを解決するためゲート電極２３下の
部分のｎ土層１７だけを低濃度にする方法も検討されて
いるが、益々製作工程が煩雑化する欠点があった。
本発明の目的は、作り易くしかも高速化に好適な複合半
導体装置を提供することにある。
導体装置を提供することにある。
上記目的は、例えば５層のｐｎｐｎｐ構造を４層のｐｎ
ｐｎ構造とし、さらにｎベース層とｎ一層と新たな２層
によりｐチャンネ７１／ＭＯ３ＦＥＴを形成することに
より達成される。
ｐｎ構造とし、さらにｎベース層とｎ一層と新たな２層
によりｐチャンネ７１／ＭＯ３ＦＥＴを形成することに
より達成される。
また、上記導電型のＰ型、ｎ型を逆にしてもよい。
本発明の複合半導体装置は、５層構造を４層構造とする
ことによって作り易くすると同時に、ｐチャンネル領域
にｎ一層を用いているのでしきい値電圧が下がる結果チ
ャンネル抵抗が小さくなり、過剰キャリアが引き出し易
くなるので、高速にターンオフする。
ことによって作り易くすると同時に、ｐチャンネル領域
にｎ一層を用いているのでしきい値電圧が下がる結果チ
ャンネル抵抗が小さくなり、過剰キャリアが引き出し易
くなるので、高速にターンオフする。
以下、本発明の一実施例を第１図により説明する。本発
明の複合半導体装置１には、例えばｐ子基板１１上にｎ
′″層１２，２層１３．ｎ十層１５が形成されている。
明の複合半導体装置１には、例えばｐ子基板１１上にｎ
′″層１２，２層１３．ｎ十層１５が形成されている。
さらに２層１３とは独立にｐＦ！ｊ１４が形成され、ｎ
十層１５．ｐＷＪ１３．ｎ一層１２．２層１４をまたが
って表面にＭＯＳゲートが作られている。ｎ十層１５と
２層１４はカソード電極２２で短絡されている。一方、
ｐ土層２１はアノード電極２１に低抵抗接触している。
十層１５．ｐＷＪ１３．ｎ一層１２．２層１４をまたが
って表面にＭＯＳゲートが作られている。ｎ十層１５と
２層１４はカソード電極２２で短絡されている。一方、
ｐ土層２１はアノード電極２１に低抵抗接触している。
この装＠１をオン状態にするには、従来と同様にゲート
電極２３に正の電位を加える。これにより、ｎ一層１２
．２層１３．ｎ÷十層５からなるｎチャンネルＭＯ３Ｆ
ＥＴが動作し、電子Ｏがｎ一層１２に流れる。この電子
○がベース電流となり、ｐ十層１１、ｎ一層１２．ｐ層
１３．ｎ十層１５からなるｐｎｐｎ構造のサイリスタが
点弧し、オン状態となる。オフ状態へ移行させるにはゲ
ート電極２３に負の電位を加える。２層１３．ｎ一層１
２．ｐ層１４からなるｐチャンネルＭＯ３ＦＥＴが動作
し、ｎ＋エミッタ層と２層１３が短絡され、ｎ十層ミッ
タ層１５からの電子Ｏの注入がなくなる。さらに、２層
１３及びｎ一層に蓄積された過剰キャリアが２層１４よ
りカソード電極２２へ引き出され装置２はターンオフす
る。
電極２３に正の電位を加える。これにより、ｎ一層１２
．２層１３．ｎ÷十層５からなるｎチャンネルＭＯ３Ｆ
ＥＴが動作し、電子Ｏがｎ一層１２に流れる。この電子
○がベース電流となり、ｐ十層１１、ｎ一層１２．ｐ層
１３．ｎ十層１５からなるｐｎｐｎ構造のサイリスタが
点弧し、オン状態となる。オフ状態へ移行させるにはゲ
ート電極２３に負の電位を加える。２層１３．ｎ一層１
２．ｐ層１４からなるｐチャンネルＭＯ３ＦＥＴが動作
し、ｎ＋エミッタ層と２層１３が短絡され、ｎ十層ミッ
タ層１５からの電子Ｏの注入がなくなる。さらに、２層
１３及びｎ一層に蓄積された過剰キャリアが２層１４よ
りカソード電極２２へ引き出され装置２はターンオフす
る。
本実施例によれば、ｐｎｐｎの４層で従来の５層の装置
と同機能をもたせることができ、製作が容易になる。さ
らにｐチャンネルＭＯ５ＦＥＴのチャンネル層となりｎ
一層１２のキャリア濃度を低くできるため、従来のｎ＋
Ｍ！Ｊ１７に比べしきい値電圧を低くできる結果、チャ
ンネル抵抗が小さくなり、過剰キャリアを引き出し易く
なる。これにより高速にターンオフする。さらにｎ一層
１２に蓄積された過剰キャリアをｐチャンネルを通過さ
せることなく、直接９層１４へ引き出せることも高速に
ターンオフする要因となっている。本発明者等が検討し
た結果従来より約２倍に高速化することができた。
と同機能をもたせることができ、製作が容易になる。さ
らにｐチャンネルＭＯ５ＦＥＴのチャンネル層となりｎ
一層１２のキャリア濃度を低くできるため、従来のｎ＋
Ｍ！Ｊ１７に比べしきい値電圧を低くできる結果、チャ
ンネル抵抗が小さくなり、過剰キャリアを引き出し易く
なる。これにより高速にターンオフする。さらにｎ一層
１２に蓄積された過剰キャリアをｐチャンネルを通過さ
せることなく、直接９層１４へ引き出せることも高速に
ターンオフする要因となっている。本発明者等が検討し
た結果従来より約２倍に高速化することができた。
第２図は本発明の変形例を示す。第１図と異なる点は、
ｐ中層１１とｎ一層１２の間に１層１２０を、ｎ十層１
５と２層１３の間にｐ十層１３０、さらに２層１４内に
ｐ十層を設けた点である。１層１２０に設けることによ
り、２層１３・ｎ一層１２接合に生じる空乏層がｐ中層
１１に到達しリーチスルーするのを防ぐことができ、耐
圧を向上させることができる。したがって同じ耐圧であ
れば、１層１２０を設けることにより、ｎ一層を薄くで
き、動作抵抗を小さくできる結果、大電流化が可能とな
る。さらに、ｐ十層１３Ｑ、１４０を設けることにより
、ｐチャンネルＭＯ３ＦＥＴの寄生抵抗が小さくなり高
速化できる。また、Ｐ十層１３０でｎ十層１５からの電
子の注入効率を適度に制御することにより、この装置２
の耐圧をｐＪｍ１３・ｎ″″層１２・１層１２０で決ま
る耐圧まで高めることができ、負のゲート電圧を加えな
くても所謂ノーマリオフの装置とすることが可能となる
。
ｐ中層１１とｎ一層１２の間に１層１２０を、ｎ十層１
５と２層１３の間にｐ十層１３０、さらに２層１４内に
ｐ十層を設けた点である。１層１２０に設けることによ
り、２層１３・ｎ一層１２接合に生じる空乏層がｐ中層
１１に到達しリーチスルーするのを防ぐことができ、耐
圧を向上させることができる。したがって同じ耐圧であ
れば、１層１２０を設けることにより、ｎ一層を薄くで
き、動作抵抗を小さくできる結果、大電流化が可能とな
る。さらに、ｐ十層１３Ｑ、１４０を設けることにより
、ｐチャンネルＭＯ３ＦＥＴの寄生抵抗が小さくなり高
速化できる。また、Ｐ十層１３０でｎ十層１５からの電
子の注入効率を適度に制御することにより、この装置２
の耐圧をｐＪｍ１３・ｎ″″層１２・１層１２０で決ま
る耐圧まで高めることができ、負のゲート電圧を加えな
くても所謂ノーマリオフの装置とすることが可能となる
。
図中の符号で、第１図と同一符号の部分は、同一部分又
は同等部分を示す。
は同等部分を示す。
第３図は本発明の一変形例でｐ十層１１０とｎ＋十層１
１がアノード電極に低抵抗接触している。
１がアノード電極に低抵抗接触している。
これによりｎ一層に蓄積された過剰キャリアのホールを
２層１４へ引き出すだけでなく、電子をｎ中層１１１を
通じてアノード電極２１へ引き出すことができる結果、
装置３はより高速にターンオフする。もちろん、第２図
の特長を第３図に適用できることは言うまでもない。
２層１４へ引き出すだけでなく、電子をｎ中層１１１を
通じてアノード電極２１へ引き出すことができる結果、
装置３はより高速にターンオフする。もちろん、第２図
の特長を第３図に適用できることは言うまでもない。
第４図は本発明を横形装置に適用した一応用例を示す。
本応用例では、支持体４１内に絶縁膜３２を介してｐ中
層１１が形成されている。アノード電極２１はカソード
電極２２と同一表面に形成されている。このような構造
とすることにより、ＩＣ等の集積回路にも応用できる。
層１１が形成されている。アノード電極２１はカソード
電極２２と同一表面に形成されている。このような構造
とすることにより、ＩＣ等の集積回路にも応用できる。
第４図および第５図の図中の符号で、第１図と同一符号
の部分は、同一部分又は同等部分を示す。
の部分は、同一部分又は同等部分を示す。
以上、本発明の説明した２層とｎＭを逆にした場合にも
同様の効果があることは言うまでもない。
同様の効果があることは言うまでもない。
本発明によれば、従来の５層構造をｐｎｐｎの４層構造
にできるので製作が容易になるとともに、エミッタの短
絡抵抗を小さくできるので高速のターンオフが可能とな
る。
にできるので製作が容易になるとともに、エミッタの短
絡抵抗を小さくできるので高速のターンオフが可能とな
る。
第１図は本発明の一実施例の断面図、第２図と第３図は
本発明の変形例の断面図、第４図は本発明の応用例の断
面図、第５図は従来例の断面図である。 １１・・・ｐ十層、１２・・・ｎ一層、１３．１４・・
・２層、１５・・・ｎ土層、２１・・・アノード電極、
２２・・・カッ−゛・−・ 第 １ に 第２ｚ 第３図−
本発明の変形例の断面図、第４図は本発明の応用例の断
面図、第５図は従来例の断面図である。 １１・・・ｐ十層、１２・・・ｎ一層、１３．１４・・
・２層、１５・・・ｎ土層、２１・・・アノード電極、
２２・・・カッ−゛・−・ 第 １ に 第２ｚ 第３図−
Claims (1)
- １、第１の主表面を有する第１導電型の第１の半導体領
域上に第２の主表面に露出するように設けた第２導電型
の第２の半導体領域と、該第２の半導体領域内に独立に
、かつ前記第２の主表面に露出するように設けた第１導
電型の第３の半導体領域及び第４の半導体領域と、前記
第３の半導体領域内に第２の主表面に露出するように設
けた第２導電型の第５の半導体領域と、該第５の半導体
領域と前記第４の半導体領域に挟まれて前記第２の主表
面に露出する前記第２の半導体領域及び前記第３の半導
体領域上に、ゲート絶縁膜を介いて形成された絶縁ゲー
ト電極と、前記第１の半導体領域または該第１の半導体
領域と前記第２の半導体領域に低抵抗接触する第１の電
極と、前記第４の半導体領域と前記第５の半導体領域と
低抵抗接触する第２の電極を有することを特徴とする複
合半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145091A JPH0624244B2 (ja) | 1987-06-12 | 1987-06-12 | 複合半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145091A JPH0624244B2 (ja) | 1987-06-12 | 1987-06-12 | 複合半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63310171A true JPS63310171A (ja) | 1988-12-19 |
| JPH0624244B2 JPH0624244B2 (ja) | 1994-03-30 |
Family
ID=15377171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62145091A Expired - Lifetime JPH0624244B2 (ja) | 1987-06-12 | 1987-06-12 | 複合半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624244B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136372A (ja) * | 1989-10-23 | 1991-06-11 | Fuji Electric Co Ltd | Ｍｏｓコントロールサイリスタ |
| EP0438700A1 (de) * | 1990-01-25 | 1991-07-31 | Asea Brown Boveri Ag | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung |
| EP0476815A2 (en) * | 1990-08-18 | 1992-03-25 | Mitsubishi Denki Kabushiki Kaisha | Thyristor and method of manufacturing the same |
| US5155574A (en) * | 1990-03-20 | 1992-10-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP0538282A1 (en) * | 1990-06-14 | 1993-04-28 | North Carolina State University | Gated base controlled thyristor |
| US5223732A (en) * | 1991-05-28 | 1993-06-29 | Motorola, Inc. | Insulated gate semiconductor device with reduced based-to-source electrode short |
| JPH05175491A (ja) * | 1991-12-20 | 1993-07-13 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH05190836A (ja) * | 1992-01-14 | 1993-07-30 | Matsushita Electric Works Ltd | 制御ゲート付きサイリスタ |
| US5336907A (en) * | 1991-10-31 | 1994-08-09 | Kabushiki Kaisha Toshiba | MOS gate controlled thyristor having improved turn on/turn off characteristics |
| US5453384A (en) * | 1991-12-05 | 1995-09-26 | Texas Instruments Incorporated | Method of making a silicon controlled rectifier device for electrostatic discharge protection |
| FR2723260A1 (fr) * | 1994-07-28 | 1996-02-02 | International Rectifier Corp | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos |
| FR2723259A1 (fr) * | 1994-06-24 | 1996-02-02 | International Rectifier Corp | Thyristor a commande par mos ayant des caracteristiques de saturation de courant |
| US5489789A (en) * | 1993-03-01 | 1996-02-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US5698867A (en) * | 1991-04-11 | 1997-12-16 | Asea Brown Boveri Ltd. | Turn-off, MOS-controlled, power semiconductor component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743461A (en) * | 1980-06-26 | 1982-03-11 | Siemens Ag | Controllable semiconductor switch |
| JPS57120369A (en) * | 1980-12-02 | 1982-07-27 | Gen Electric | Gate enhanced rectifier |
| JPS58108773A (ja) * | 1981-11-23 | 1983-06-28 | ゼネラル・エレクトリツク・カンパニイ | タ−ンオフ時に活性ベ−ス領域から多数キヤリヤを急速に除去する半導体素子およびその製造方法 |
| JPS63209172A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | 絶縁ゲ−ト型自己タ−ンオフサイリスタ |
-
1987
- 1987-06-12 JP JP62145091A patent/JPH0624244B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743461A (en) * | 1980-06-26 | 1982-03-11 | Siemens Ag | Controllable semiconductor switch |
| JPS57120369A (en) * | 1980-12-02 | 1982-07-27 | Gen Electric | Gate enhanced rectifier |
| JPS58108773A (ja) * | 1981-11-23 | 1983-06-28 | ゼネラル・エレクトリツク・カンパニイ | タ−ンオフ時に活性ベ−ス領域から多数キヤリヤを急速に除去する半導体素子およびその製造方法 |
| JPS63209172A (ja) * | 1987-02-26 | 1988-08-30 | Toshiba Corp | 絶縁ゲ−ト型自己タ−ンオフサイリスタ |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136372A (ja) * | 1989-10-23 | 1991-06-11 | Fuji Electric Co Ltd | Ｍｏｓコントロールサイリスタ |
| EP0438700A1 (de) * | 1990-01-25 | 1991-07-31 | Asea Brown Boveri Ag | Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung |
| US5155574A (en) * | 1990-03-20 | 1992-10-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP0538282A1 (en) * | 1990-06-14 | 1993-04-28 | North Carolina State University | Gated base controlled thyristor |
| EP0476815A2 (en) * | 1990-08-18 | 1992-03-25 | Mitsubishi Denki Kabushiki Kaisha | Thyristor and method of manufacturing the same |
| JPH0499384A (ja) * | 1990-08-18 | 1992-03-31 | Mitsubishi Electric Corp | サイリスタおよびその製造方法 |
| US5324670A (en) * | 1990-08-18 | 1994-06-28 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a thyristor device with improved turn-off characteristics |
| US5698867A (en) * | 1991-04-11 | 1997-12-16 | Asea Brown Boveri Ltd. | Turn-off, MOS-controlled, power semiconductor component |
| US5223732A (en) * | 1991-05-28 | 1993-06-29 | Motorola, Inc. | Insulated gate semiconductor device with reduced based-to-source electrode short |
| US5336907A (en) * | 1991-10-31 | 1994-08-09 | Kabushiki Kaisha Toshiba | MOS gate controlled thyristor having improved turn on/turn off characteristics |
| US5453384A (en) * | 1991-12-05 | 1995-09-26 | Texas Instruments Incorporated | Method of making a silicon controlled rectifier device for electrostatic discharge protection |
| JPH05175491A (ja) * | 1991-12-20 | 1993-07-13 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH05190836A (ja) * | 1992-01-14 | 1993-07-30 | Matsushita Electric Works Ltd | 制御ゲート付きサイリスタ |
| US5489789A (en) * | 1993-03-01 | 1996-02-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
| FR2723259A1 (fr) * | 1994-06-24 | 1996-02-02 | International Rectifier Corp | Thyristor a commande par mos ayant des caracteristiques de saturation de courant |
| FR2723260A1 (fr) * | 1994-07-28 | 1996-02-02 | International Rectifier Corp | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624244B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357125A (en) | Power switching semiconductor device including SI thyristor and MOSFET connected in cascade | |
| JPS63310171A (ja) | 複合半導体装置 | |
| US5346838A (en) | Method for fabricating an insulated gate control thyristor | |
| US5925900A (en) | Emitter-switched thyristor having a floating ohmic contact | |
| KR840005931A (ko) | 게이트 턴 오프다이리스터(gate turn-off dhyristort) | |
| JP2513665B2 (ja) | 絶縁ゲ−ト型サイリスタ | |
| JPH0620141B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2782638B2 (ja) | Ｍｏｓコントロールサイリスタ | |
| JP2601862B2 (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| JP2793925B2 (ja) | 制御ゲート付きサイリスタ | |
| JPH0418763A (ja) | デュアルゲート型絶縁ゲートバイポーラトランジスタ | |
| KR100218261B1 (ko) | 모스 제어형 사이리스터 및 그 제조방법 | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JP2562854B2 (ja) | 制御ゲート付きｐｎｐｎサイリスタ | |
| JP2857200B2 (ja) | 半導体装置 | |
| JPH01295460A (ja) | 半導体装置 | |
| JPH03145163A (ja) | サイリスタ | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JPH02262373A (ja) | 自己消弧型半導体素子 | |
| JP2738071B2 (ja) | Ｍｏｓコントロールサイリスタ | |
| JP2618943B2 (ja) | 半導体スイツチング装置 | |
| JPS59202667A (ja) | 高速スイツチング装置 | |
| JPH07240511A (ja) | 半導体装置 | |
| JPH05121730A (ja) | 絶縁ゲート付サイリスタ | |
| JPS6152586B2 (ja) |