JPS58108773A - タ−ンオフ時に活性ベ−ス領域から多数キヤリヤを急速に除去する半導体素子およびその製造方法 - Google Patents
タ−ンオフ時に活性ベ−ス領域から多数キヤリヤを急速に除去する半導体素子およびその製造方法Info
- Publication number
- JPS58108773A JPS58108773A JP20469382A JP20469382A JPS58108773A JP S58108773 A JPS58108773 A JP S58108773A JP 20469382 A JP20469382 A JP 20469382A JP 20469382 A JP20469382 A JP 20469382A JP S58108773 A JPS58108773 A JP S58108773A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- substrate
- semiconductor device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 80
- 238000000034 method Methods 0.000 title claims description 27
- 239000012535 impurity Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 56
- 238000009792 diffusion process Methods 0.000 claims description 11
- 230000001747 exhibiting effect Effects 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 6
- 239000013590 bulk material Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 238000013459 approach Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 235000013446 pixi Nutrition 0.000 claims 1
- 125000004429 atom Chemical group 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101150067539 AMBP gene Proteins 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 244000241257 Cucumis melo Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- 244000082204 Phyllostachys viridis Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/1016—Anode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode
- H01L29/66378—Thyristors structurally associated with another device, e.g. built-in diode the other device being a controlling field-effect device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、素子のターンオフに際して活性ベース領域か
ら多数キャリヤが急速に除去されるという特徴を持った
半導体素子およびかかる素子の製造方法に関覆るもので
ある。
ら多数キャリヤが急速に除去されるという特徴を持った
半導体素子およびかかる素子の製造方法に関覆るもので
ある。
先ず第１図を見ると、典型的な従来の半導体素子として
サイリスタ１０の一部が示されている。
サイリスタ１０の一部が示されている。
かかるサイリスタ１０は低８１磨の不純物を添加したＮ
−形バルク（ｂｕｌｋ）のウェーハ１１から成っていで
、その内部にはＰ→形のＪミッタ領域１２並びに［）形
のベース領域１４およびＮ″形のエミッタ領域１５が拡
散によって形成されている。残りのＮ−影領域１７は活
性ベース領域を成している。→」イリスタ１０は陽極１
８．陰極２０およびグーＩ〜２１をイ１伎る圧端イ木子
であつＣ１その動作は当業界において公知Ｃある。。
−形バルク（ｂｕｌｋ）のウェーハ１１から成っていで
、その内部にはＰ→形のＪミッタ領域１２並びに［）形
のベース領域１４およびＮ″形のエミッタ領域１５が拡
散によって形成されている。残りのＮ−影領域１７は活
性ベース領域を成している。→」イリスタ１０は陽極１
８．陰極２０およびグーＩ〜２１をイ１伎る圧端イ木子
であつＣ１その動作は当業界において公知Ｃある。。
１Ｊイリスタ１０の境界Ｑ’ｌ域２２においでは、通例
金属から成る陽極１８がＮ−形の活性ベース領１或１７
と直接に電気的接触を成している５、かかる構造は当業
界にｄ３いて［陽極短絡構造１として知られている１、
当業界に４３いて公知の通り、金属−半導体間の境界領
Ｉｊ１．２２の各々はキ１１すＡ７南結合速度が大きい
という特徴を有Ｊるのが通例である。
金属から成る陽極１８がＮ−形の活性ベース領１或１７
と直接に電気的接触を成している５、かかる構造は当業
界にｄ３いて［陽極短絡構造１として知られている１、
当業界に４３いて公知の通り、金属−半導体間の境界領
Ｉｊ１．２２の各々はキ１１すＡ７南結合速度が大きい
という特徴を有Ｊるのが通例である。
それ故、＋Ｊイリスタ１０のターンオフの開始時には、
Ｎ−形活ｆ１ベース領域１７内の多数１トすＶ（この場
合には電子）は境界領域２２において正孔と急速にＩＩ
ｊ結合することができ、それによってＮ′形活竹ベース
領域から多数キ（・すψが急速に除去されることになる
。これの意義は、サイリスタ１０のターンオフに敷り°
る時１１■が短縮されることである。
Ｎ−形活ｆ１ベース領域１７内の多数１トすＶ（この場
合には電子）は境界領域２２において正孔と急速にＩＩ
ｊ結合することができ、それによってＮ′形活竹ベース
領域から多数キ（・すψが急速に除去されることになる
。これの意義は、サイリスタ１０のターンオフに敷り°
る時１１■が短縮されることである。
しかしながら、サイリスタ１０の場合、相対的にみるど
Ｎ−形活性ベース領域１７の幅（Ｊなわら第１図にＪ３
Ｌ〕るイの垂直り面刈沫）は極めて人きくて通例約１
０ミル（２５４ミク［１ン）にも達する。このように活
性ベース領域の幅が大ぎいことは、−サイリスタ１０が
陽極］８ど陰極２０との間に印加されたくたとえば２０
００ボルト程度の）１七較的高い電圧を適止に処理する
こと（つまり明止すること）を可能にする。ところが、
かかる半導体素子が（たとえば１０００ボルトという）
ｔヒ較的低い電圧を阻Ｗしさえすればよい場合も多い。
Ｎ−形活性ベース領域１７の幅（Ｊなわら第１図にＪ３
Ｌ〕るイの垂直り面刈沫）は極めて人きくて通例約１
０ミル（２５４ミク［１ン）にも達する。このように活
性ベース領域の幅が大ぎいことは、−サイリスタ１０が
陽極］８ど陰極２０との間に印加されたくたとえば２０
００ボルト程度の）１七較的高い電圧を適止に処理する
こと（つまり明止すること）を可能にする。ところが、
かかる半導体素子が（たとえば１０００ボルトという）
ｔヒ較的低い電圧を阻Ｗしさえすればよい場合も多い。
このような低電圧用素子における活性ベース領域の幅は
１ノイリスタ１０のＮ−形活性ベース領域の幅よりも著
しく小さいことが最も好ましい。なぜなら、その方が半
導体素子の順方向導通時における陽極１８と陰極２０と
の間の電圧降下が小さくなり、しかも半導体材料の所要
量が少なくＣ演むからである。かかる活性ベース領域の
幅はたとえば１００ミクロン程度の値を取ることがある
。
１ノイリスタ１０のＮ−形活性ベース領域の幅よりも著
しく小さいことが最も好ましい。なぜなら、その方が半
導体素子の順方向導通時における陽極１８と陰極２０と
の間の電圧降下が小さくなり、しかも半導体材料の所要
量が少なくＣ演むからである。かかる活性ベース領域の
幅はたとえば１００ミクロン程度の値を取ることがある
。
このように活性ベース領域の幅が小さい低電圧用の半導
体素子を上記のサイリスタ１０の場合のようにバルク・
つＸ−ハのみから製造することは実際的でない。なぜな
ら、極めて薄くて割れ易いバルク・つ■−ハの使用には
様々な問題が伴うがらである３、従っＣ１活性ベース領
域の幅が小さい半導体素子を製造Ｊる為には、当業界に
おいて公知の通り、バルク・つ］−−ハがら成りがっ上
記サイリスタ１０のＰ＋形エミッタ領域１２に相当した
高ｍ磨の不純物添加領域を構成りる基板上に、活性ベー
ス領域を１ピタキシヤル成長させることが必要となる。
体素子を上記のサイリスタ１０の場合のようにバルク・
つＸ−ハのみから製造することは実際的でない。なぜな
ら、極めて薄くて割れ易いバルク・つ■−ハの使用には
様々な問題が伴うがらである３、従っＣ１活性ベース領
域の幅が小さい半導体素子を製造Ｊる為には、当業界に
おいて公知の通り、バルク・つ］−−ハがら成りがっ上
記サイリスタ１０のＰ＋形エミッタ領域１２に相当した
高ｍ磨の不純物添加領域を構成りる基板上に、活性ベー
ス領域を１ピタキシヤル成長させることが必要となる。
しかしながら、少なくとも拡散技術を用いて、活性ベー
ス領域と陽極との間に暑ナイリスタ１０の領域２２のご
とき金属−半導体間の境界領域を持った素子を製造する
ことは不可能である。同じことは、上記υイリスタ１０
の変形例を成１Ｊ第２図のごとき従来のサイリスタ２４
の場合にも当てはまる。かかるサイリスタ２４は不純物
濃度の低いＮ−形部分２５とそれよりも不純物濃度の高
いＮ形部分２７とから成る活性ベース領域を有している
。当業界において公知の通り、Ｎ−形部分２５とＰ″形
エミッタ領域２８との間に不純物濃度のより高いＮ形部
分２７が存在すれば、かかる素子の活性ベース領域の幅
を小さくすることができるの′Ｃある。
ス領域と陽極との間に暑ナイリスタ１０の領域２２のご
とき金属−半導体間の境界領域を持った素子を製造する
ことは不可能である。同じことは、上記υイリスタ１０
の変形例を成１Ｊ第２図のごとき従来のサイリスタ２４
の場合にも当てはまる。かかるサイリスタ２４は不純物
濃度の低いＮ−形部分２５とそれよりも不純物濃度の高
いＮ形部分２７とから成る活性ベース領域を有している
。当業界において公知の通り、Ｎ−形部分２５とＰ″形
エミッタ領域２８との間に不純物濃度のより高いＮ形部
分２７が存在すれば、かかる素子の活性ベース領域の幅
を小さくすることができるの′Ｃある。
従って本発明の目的の１つは、バルク月利から成る基板
上に形成されかつ活性ベース領域を含んだユビタＡシャ
ル層を有し、しかも素子のターンオフに際して活性ベー
ス領域から多数キャリｔ７を急速に除去り−るのに適し
た構造を成すような半導体素子を提供することにある。
上に形成されかつ活性ベース領域を含んだユビタＡシャ
ル層を有し、しかも素子のターンオフに際して活性ベー
ス領域から多数キャリｔ７を急速に除去り−るのに適し
た構造を成すような半導体素子を提供することにある。
また、上記の特徴を持った半導体素子の製造方法を提供
することも本発明の目的の１つである。
することも本発明の目的の１つである。
本発明の第１の目的を達成するため、素子のターンオフ
に際して活性ベース領域から多数キサ。リヤが急速に除
去されるという特徴を持った半導体素子が提供される。
に際して活性ベース領域から多数キサ。リヤが急速に除
去されるという特徴を持った半導体素子が提供される。
かかる半導体素子は、半導体基板、第１の電極、エピタ
キシャル層および第２の電極から構成されてる。基板は
少なくとも一部がバルク材料から成るもので、第１およ
び第２の領域を含んでいる。第１の領域は不純物添加の
結果とじで一導電形を示し、また第２の領域は不純物添
加の結果として反対の導電形を示す。第１の領域の少な
くとも主部分は少なくとも約５×１０１ン原子数／ ｃ
ｔａ ”に等しい第１の不純物濃度を有している。また
、第２の領域は少なくとも第１の不純物濃度に等しい第
２の不純物濃度を有している。
キシャル層および第２の電極から構成されてる。基板は
少なくとも一部がバルク材料から成るもので、第１およ
び第２の領域を含んでいる。第１の領域は不純物添加の
結果とじで一導電形を示し、また第２の領域は不純物添
加の結果として反対の導電形を示す。第１の領域の少な
くとも主部分は少なくとも約５×１０１ン原子数／ ｃ
ｔａ ”に等しい第１の不純物濃度を有している。また
、第２の領域は少なくとも第１の不純物濃度に等しい第
２の不純物濃度を有している。
かかる基板は、一部が第２の領域の表面から成りかつ一
部が第１の領域の表面から成る第１の表面を有している
。第１の電極は、第１の領域の別の表面から成る基板の
第２の表面に対して電気的に接続されている。エピタキ
シャル層は基板の第１の表面−りに形成されたもので、
少なくとも第３および第４の領域を含んでいる。第３の
領域はエピタキシャル層の第４の領域から基板の第２の
領域を隔離している。第３の領域は不純物添加の結果と
して反対の導電形を示し、また第４の領域は不純物添加
の結果として前記の一１ｉ１電形を示４゜第３の領域の
少なくとも主部分は第１の不純物濃度よりも実質的に低
い第３の不純物濃度を有している。また、第４の領域の
主部分は第３の不純物濃度よりも実質的に高い第４の不
純物濃度を有している。第２の１ｉｔｉｌは、少なくと
もエピタキシャル層の第４の領域の表面に対して電気的
に接続されている。基板中に第２の領域が存在する結果
、かかる素子はターンオフに際し−Ｃ活性ベース領域か
ら多数キ１７リヤが急速に除去されるという所望の特徴
を有Ｊることになる。また、本発明の第２の目的を達成
づ−るため、活性ベース領域から多数キャリ＼７が急速
に除去されるという特徴を持った半導体素子の製造方法
が提供される。かかる方法は、不純物添加の結果として
一導電形を示しかつ少なくとも約５Ｘ１０１７原子数／
ｃｍ ’に等しい第１の不純物濃度を有するバルク・
ウェー八から成る半導体基板を用意し、反対の導電形を
示しかつ少なくとも第１の不純物濃度に等しい第２の不
純物濃度を有する少なくとも１つの第１の領域を基板の
第１の主面の一部を通して導入し、次いで反対のＳ箱形
を示しかつその主部分が第１の不純物濃度よりも実質的
に低い第３の不純物の５ｌＩｆｆを有する半導体材料か
ら成るエピタキシセル層を基板の第１の主面上に成長さ
せる諸子程を包含しくいる。
部が第１の領域の表面から成る第１の表面を有している
。第１の電極は、第１の領域の別の表面から成る基板の
第２の表面に対して電気的に接続されている。エピタキ
シャル層は基板の第１の表面−りに形成されたもので、
少なくとも第３および第４の領域を含んでいる。第３の
領域はエピタキシャル層の第４の領域から基板の第２の
領域を隔離している。第３の領域は不純物添加の結果と
して反対の導電形を示し、また第４の領域は不純物添加
の結果として前記の一１ｉ１電形を示４゜第３の領域の
少なくとも主部分は第１の不純物濃度よりも実質的に低
い第３の不純物濃度を有している。また、第４の領域の
主部分は第３の不純物濃度よりも実質的に高い第４の不
純物濃度を有している。第２の１ｉｔｉｌは、少なくと
もエピタキシャル層の第４の領域の表面に対して電気的
に接続されている。基板中に第２の領域が存在する結果
、かかる素子はターンオフに際し−Ｃ活性ベース領域か
ら多数キ１７リヤが急速に除去されるという所望の特徴
を有Ｊることになる。また、本発明の第２の目的を達成
づ−るため、活性ベース領域から多数キャリ＼７が急速
に除去されるという特徴を持った半導体素子の製造方法
が提供される。かかる方法は、不純物添加の結果として
一導電形を示しかつ少なくとも約５Ｘ１０１７原子数／
ｃｍ ’に等しい第１の不純物濃度を有するバルク・
ウェー八から成る半導体基板を用意し、反対の導電形を
示しかつ少なくとも第１の不純物濃度に等しい第２の不
純物濃度を有する少なくとも１つの第１の領域を基板の
第１の主面の一部を通して導入し、次いで反対のＳ箱形
を示しかつその主部分が第１の不純物濃度よりも実質的
に低い第３の不純物の５ｌＩｆｆを有する半導体材料か
ら成るエピタキシセル層を基板の第１の主面上に成長さ
せる諸子程を包含しくいる。
基板中に第１の領域が存在する結果、こうして得られた
素子はターンオフに際し−Ｃ活性ベース領域から多数：
１１νすＡ／が急速に除去されることになる。
素子はターンオフに際し−Ｃ活性ベース領域から多数：
１１νすＡ／が急速に除去されることになる。
新規／、’Ｌものと信じられる本発明の特徴は、前記特
許請求の範囲中に詳細に記載されでいる。とは言え、本
発明の構成や実施方法および上記以外の［１的や利点は
、添付の図面を参照しながら以下の説明を読めば最も良
く理解されよう。
許請求の範囲中に詳細に記載されでいる。とは言え、本
発明の構成や実施方法および上記以外の［１的や利点は
、添付の図面を参照しながら以下の説明を読めば最も良
く理解されよう。
第３図には、本発明に基づく半導体素子３０がザイリス
タの形で示されている。かかる半導体素子３０は、基板
３１ｄ３よびぞの上に成長させた二［ビタキシＩＴル層
３２から成っている。基板３１は少なくと６部分的には
バルク月利から成るもので、好ましくはその全体がバル
ク・つ〕−ハから成る。
タの形で示されている。かかる半導体素子３０は、基板
３１ｄ３よびぞの上に成長させた二［ビタキシＩＴル層
３２から成っている。基板３１は少なくと６部分的には
バルク月利から成るもので、好ましくはその全体がバル
ク・つ〕−ハから成る。
基板３１は第１の領域３４および第２の領域３５を含／
υでいる。第１の領域３４はＰ形の不純物添加領域であ
つＣ１少なくとも約５Ｘ１０１７原子数／Ｃｌ１１３好
ましくは約１０１８原子数／ ｃｍ ’の不純物濃度を
ｈしくいる。第２の領域３５はＮ形の不純物添加領域Ｃ
あって、少なくとも第１の領域３４の不純物濃度に等し
くかつ好ましくは約１０２０１１ｊ１子数／ｃ１１１１
の不純物濃度を右している。
υでいる。第１の領域３４はＰ形の不純物添加領域であ
つＣ１少なくとも約５Ｘ１０１７原子数／Ｃｌ１１３好
ましくは約１０１８原子数／ ｃｍ ’の不純物濃度を
ｈしくいる。第２の領域３５はＮ形の不純物添加領域Ｃ
あって、少なくとも第１の領域３４の不純物濃度に等し
くかつ好ましくは約１０２０１１ｊ１子数／ｃ１１１１
の不純物濃度を右している。
−１０−
エピタキシャル層３２は、第３の領１４３８、第４の領
域４０および第５の領域４１を含んでいる。
域４０および第５の領域４１を含んでいる。
第３の領域３８は第４の領域４０および第５の領１或４
１を基板３１から隔離し、また第４の領域４０は第５の
領域４１を第３の領域３８から隔離し”Ｃいる。素子３
０における活性ベース領域を成り第３の領域３８はＮ形
の不純物添加領域であって、基板の第１の領域３４の不
純物濃度よりも実質的に低くかつ好ましくは約１０１３
〜１０１５原子数／ｃ’＋ｎ３の範囲内の不純物ｆｌ疫
を有している。不純物濃度に関して本明細書中で使用さ
れる「実質的に低い」または［実質的に高いｊという用
語は、少なくとも約１桁だけ低いか高いことを意味りる
。
１を基板３１から隔離し、また第４の領域４０は第５の
領域４１を第３の領域３８から隔離し”Ｃいる。素子３
０における活性ベース領域を成り第３の領域３８はＮ形
の不純物添加領域であって、基板の第１の領域３４の不
純物濃度よりも実質的に低くかつ好ましくは約１０１３
〜１０１５原子数／ｃ’＋ｎ３の範囲内の不純物ｆｌ疫
を有している。不純物濃度に関して本明細書中で使用さ
れる「実質的に低い」または［実質的に高いｊという用
語は、少なくとも約１桁だけ低いか高いことを意味りる
。
第３の領域３８はＵ板３１の第１の主面４２に隣接して
いるが、かかる第１の主面４２の一部は基板の第１の領
域３４の表面から成り、また一部は基板の第２の領域３
５の表面から成っている。エピタキシセル層の第４の領
域４０は１〕形の不純物添加領域であって、第３の領域
３８の不純物濃度よりも実質的に高い不純物濃度を有し
ている。第１６− ５の領域４１はＮ形の不純物添加領域ぐあって、第４の
領域４０の不純物濃度よりも実質的に高い不純物ｆｉ１
１瓜を右している。
いるが、かかる第１の主面４２の一部は基板の第１の領
域３４の表面から成り、また一部は基板の第２の領域３
５の表面から成っている。エピタキシセル層の第４の領
域４０は１〕形の不純物添加領域であって、第３の領域
３８の不純物濃度よりも実質的に高い不純物濃度を有し
ている。第１６− ５の領域４１はＮ形の不純物添加領域ぐあって、第４の
領域４０の不純物濃度よりも実質的に高い不純物ｆｉ１
１瓜を右している。
半導体素子３０は、基板の第１の領域３４に対して電気
的に接続されＩＣ陽極４３、二［、ピタキシ↑Ｉル層の
第４の領域４０および第５の領域４１に夕・］しＣ電気
的に接続されＩＣ陰極４４、並びに第４の領ｉｉ ４０
に対して電気的に接続されｌこゲート４５を有するヨ喘
子素子である。当業者には自明の通り、ゲート４５は陽
極４３ど陰極４４との間におい−Ｃ素子３０を導通状態
にするのに役立つその他様々のゲート手段によって置換
えることできる。
的に接続されＩＣ陽極４３、二［、ピタキシ↑Ｉル層の
第４の領域４０および第５の領域４１に夕・］しＣ電気
的に接続されＩＣ陰極４４、並びに第４の領ｉｉ ４０
に対して電気的に接続されｌこゲート４５を有するヨ喘
子素子である。当業者には自明の通り、ゲート４５は陽
極４３ど陰極４４との間におい−Ｃ素子３０を導通状態
にするのに役立つその他様々のゲート手段によって置換
えることできる。
活性ベース領域すなわち第３３の領域３Ｂの幅は、本発
明に従えば、半導体素子３０が低い電圧を阻；トシさλ
りれば済むような小さい値を取り得る。
明に従えば、半導体素子３０が低い電圧を阻；トシさλ
りれば済むような小さい値を取り得る。
なａ５、本明細書中ぐ使用される［低いｊという用語は
」−記のごとき従来のりイリスタ１０の阻止電圧特性ど
比べで低いことを意味り−る。更にまた本発明に従えば
、素子３０中に第２のｆ１４戚３５が存在するため、索
子３０のターンオフの開始時、第３の領域３８内の多数
キャリ）フ〈こ、の場合には電子）が基板の第１の領域
３４へ急速に転送される。
」−記のごとき従来のりイリスタ１０の阻止電圧特性ど
比べで低いことを意味り−る。更にまた本発明に従えば
、素子３０中に第２のｆ１４戚３５が存在するため、索
子３０のターンオフの開始時、第３の領域３８内の多数
キャリ）フ〈こ、の場合には電子）が基板の第１の領域
３４へ急速に転送される。
なぜなら、高濃度の不純物添加を受りたＮ形の第２領域
３５は電子電流に対して抵抗が低くかつ素子３０のター
ンオフに際して陽極４０の正電位が電子に引力を及ぼＪ
ため、第３の領域３８内の多数キャリＶ（この場合には
電子）は第２の領域３５に吸引されるからＣある。この
ようにして第２の領域３５は、特に第２の領１３５の不
純物濃度が第１の領域３４の不純物濃度を越える場合、
第１の領域３４への効率的な電子注入手段とし−Ｃ役立
つことになる。こうして第１の領域３４に注入された電
子は、Ｐ＋形領領域３４内多数キＶすｖＩぐある正孔と
速やかに再結合する。更にまた、第３の領域３８から第
２の領Ｖｉ、３５に入った電子の一部は統計的に見て第
１の領域３４から第２の領１或３５に入る正孔と結合す
る。素子のターンオフに際して活性ベース領域から多数
キャリーＩが急速に除去されるという特徴を持った本発
明の半導体素子３０の究極的な意義は、ターンオフの完
了に要りる時間が著しく短縮されることにある。
３５は電子電流に対して抵抗が低くかつ素子３０のター
ンオフに際して陽極４０の正電位が電子に引力を及ぼＪ
ため、第３の領域３８内の多数キャリＶ（この場合には
電子）は第２の領域３５に吸引されるからＣある。この
ようにして第２の領域３５は、特に第２の領１３５の不
純物濃度が第１の領域３４の不純物濃度を越える場合、
第１の領域３４への効率的な電子注入手段とし−Ｃ役立
つことになる。こうして第１の領域３４に注入された電
子は、Ｐ＋形領領域３４内多数キＶすｖＩぐある正孔と
速やかに再結合する。更にまた、第３の領域３８から第
２の領Ｖｉ、３５に入った電子の一部は統計的に見て第
１の領域３４から第２の領１或３５に入る正孔と結合す
る。素子のターンオフに際して活性ベース領域から多数
キャリーＩが急速に除去されるという特徴を持った本発
明の半導体素子３０の究極的な意義は、ターンオフの完
了に要りる時間が著しく短縮されることにある。
次に、上記の半導体素子３０の好適な製造方法を第４Ａ
−４１）図に関連して説明しよう。先ず第４Ａ図に示さ
れるごとく、不純物添加の結果としＴ ＦＪ形を小しか
つ少なくとも約５Ｘ１０１７原子数／ＣＴｌ１ｌ好まし
くは約１０１８原子数／ ｃｍ ”の不純物ｍ度を右Ｊ
るバルク・つ１．−ハ４７が用意される。
−４１）図に関連して説明しよう。先ず第４Ａ図に示さ
れるごとく、不純物添加の結果としＴ ＦＪ形を小しか
つ少なくとも約５Ｘ１０１７原子数／ＣＴｌ１ｌ好まし
くは約１０１８原子数／ ｃｍ ”の不純物ｍ度を右Ｊ
るバルク・つ１．−ハ４７が用意される。
次いで・第４Ｂ図に示されるごとく、好ましくはリンよ
Ｉこはアンチモンあるいはイれら両者のブレーナ拡散に
より、基板４７の第１の主面５０を通してＮｌｌ形領域
４８が導入される。かかるＮ１″形領１或７１．８は、
たとえばｈいに独立したドツトやストライブまたはＬｌ
いに連結された単一の格子パターンのごとき様々な形状
にり−ることか出来る。以後、基板の第２の領域ずなわ
ら第４Ｂ図中のＮ″″形領形成１或４８数形として表わ
すことにする。
Ｉこはアンチモンあるいはイれら両者のブレーナ拡散に
より、基板４７の第１の主面５０を通してＮｌｌ形領域
４８が導入される。かかるＮ１″形領１或７１．８は、
たとえばｈいに独立したドツトやストライブまたはＬｌ
いに連結された単一の格子パターンのごとき様々な形状
にり−ることか出来る。以後、基板の第２の領域ずなわ
ら第４Ｂ図中のＮ″″形領形成１或４８数形として表わ
すことにする。
次の第４Ｃ図には、基板の主面５０土に成長さゼだＮ
形の１ビス、キシャル層５１が示され°Ｃいる。エピタ
キシ１／ル層５１の成長は、当業界の公知技術である気
相成長法によって達成づることが好ましい。エピタキシ
１／ル層５１を成長させた後、第４１〕図中に点線ぐ示
されたような半導体素子３０の残りの部分は公知の技術
に従って形成すればよい。
形の１ビス、キシャル層５１が示され°Ｃいる。エピタ
キシ１／ル層５１の成長は、当業界の公知技術である気
相成長法によって達成づることが好ましい。エピタキシ
１／ル層５１を成長させた後、第４１〕図中に点線ぐ示
されたような半導体素子３０の残りの部分は公知の技術
に従って形成すればよい。
次に第５図を見ると、本発明の利点を具体化した別の半
導体素子５２が示されでいる。下記においＵ一層明らか
にする素子５２の幾つかの特徴は、本発明の場合と同じ
譲受人に譲渡された１９８０年１２月２日付の本発明者
の米国特許出願第２１２１８１号明細書中に開示されて
いる。
導体素子５２が示されでいる。下記においＵ一層明らか
にする素子５２の幾つかの特徴は、本発明の場合と同じ
譲受人に譲渡された１９８０年１２月２日付の本発明者
の米国特許出願第２１２１８１号明細書中に開示されて
いる。
上記の半導体素子３０に準じ、半導体素子５２は基板５
４およびその上に形成されたエピタキシャル層５５から
成っている。基板５４は第１の領域５７および第２の領
１ａｌ！５８を含んでいるが、これは素子３０の対応す
る領域と全く同じものであればよい。エピタキシ１／ル
層５５は索子５２の活性ペース領域を成す第３の領域６
０を含んでいるが、これは素子３０の対応する領域の場
合と同じ不純物添加を受【ノていればよい。エピタキシ
ャル層５５はまた第４の領域６１および第５の領域６２
を含み、史に随意ながらも好ましくは下記に詳述される
Ｊ、うな第６の領域６３を含ん（゛いる。第５図に小さ
れた索子５２の左側は右側と対照的であるど乙つ（Ｊ：
いから、下記においてはｌｒ側のみを詳しく説明する。
４およびその上に形成されたエピタキシャル層５５から
成っている。基板５４は第１の領域５７および第２の領
１ａｌ！５８を含んでいるが、これは素子３０の対応す
る領域と全く同じものであればよい。エピタキシ１／ル
層５５は索子５２の活性ペース領域を成す第３の領域６
０を含んでいるが、これは素子３０の対応する領域の場
合と同じ不純物添加を受【ノていればよい。エピタキシ
ャル層５５はまた第４の領域６１および第５の領域６２
を含み、史に随意ながらも好ましくは下記に詳述される
Ｊ、うな第６の領域６３を含ん（゛いる。第５図に小さ
れた索子５２の左側は右側と対照的であるど乙つ（Ｊ：
いから、下記においてはｌｒ側のみを詳しく説明する。
第４の領域６１は第３の領域６０に隣接しかつ第３の領
ｂ＊ ６０によつＵＷ板５４から隔離されており、第５
の領域６２は第３の領ｔＩＩＵ６０および第４の領域６
１に隣接しかつ第３の領域６０によつ−Ｃ基根５４から
隔離されており、また第６の領域６３は第４の領１ｉｉ
ｔ６１および第５の領域６２に隣接しかつ第４の領域６
１および第５の領域６２によっ−Ｃ第３の領域６０から
隔離されてる。第５の領域６２は自由表面６５を有して
いる。本明細書中で使用される「自由表面」という用語
は、基板およびその−にに形成された］−ビタキシャル
層を有り−る半導体素子本体の外側に位＠Ｊる表面を指
ず１すなわち、第５の領域６２の自由表面６５は■ビタ
ー１シ１１ル層５５の外側に位置りる表面である。
ｂ＊ ６０によつＵＷ板５４から隔離されており、第５
の領域６２は第３の領ｔＩＩＵ６０および第４の領域６
１に隣接しかつ第３の領域６０によつ−Ｃ基根５４から
隔離されており、また第６の領域６３は第４の領１ｉｉ
ｔ６１および第５の領域６２に隣接しかつ第４の領域６
１および第５の領域６２によっ−Ｃ第３の領域６０から
隔離されてる。第５の領域６２は自由表面６５を有して
いる。本明細書中で使用される「自由表面」という用語
は、基板およびその−にに形成された］−ビタキシャル
層を有り−る半導体素子本体の外側に位＠Ｊる表面を指
ず１すなわち、第５の領域６２の自由表面６５は■ビタ
ー１シ１１ル層５５の外側に位置りる表面である。
第３の領域６０と第５の領域６２との間における第１の
接合向６６の一部は、エピタキシャル層５！ｌ）の外商
づなわら第５図中におけるエピタキシャル層５５の、１
−面に終端な石しでいる。第１の接合ｊ（ｔｊ ６６と
１６１しく、第５の領域６２と第６の領域６３との間に
おける第２の接合面６７の一部は、Ｊビタキシ！？ル層
５５の外面すなわちやはり第５図中におｌ−Ｊるエピタ
キシャル層５５の−に面に終端を有しでいる。グー］・
６８は絶縁層７０によって］−ビタキシＶル層５５から
隔離されている。このゲート６８は、第５の領域の自由
表面６５の少なくとも一部分を含むエピタキシャル層５
５の表面区域、すなわら第１の接合向６６の前記終端部
に近接した（＜ｌ 閤から陰極７１に向かって（つまり
第５図ではｈ′方に向−かつて）伸びて第２の接合面６
７の前記終端部に近接した位置にまで達づる表面区域を
被覆しＣいる。これらのゲート６８、絶縁層７０および
第５の領域６２は、グー１〜６８に適当なバイアスが加
えられでいる１場合、陰８ｉ７１に対しく電気的に接続
された第６の領域６３と第３の領域６０とを結ぶような
第３の領域６０内の多数キＡ７すＡ７（この場合にｔ、
を電子）に対づる電流路が第５の領域６２にＪ、つく完
成されるＪ：うに形成配置される。
接合向６６の一部は、エピタキシャル層５！ｌ）の外商
づなわら第５図中におけるエピタキシャル層５５の、１
−面に終端な石しでいる。第１の接合ｊ（ｔｊ ６６と
１６１しく、第５の領域６２と第６の領域６３との間に
おける第２の接合面６７の一部は、Ｊビタキシ！？ル層
５５の外面すなわちやはり第５図中におｌ−Ｊるエピタ
キシャル層５５の−に面に終端を有しでいる。グー］・
６８は絶縁層７０によって］−ビタキシＶル層５５から
隔離されている。このゲート６８は、第５の領域の自由
表面６５の少なくとも一部分を含むエピタキシャル層５
５の表面区域、すなわら第１の接合向６６の前記終端部
に近接した（＜ｌ 閤から陰極７１に向かって（つまり
第５図ではｈ′方に向−かつて）伸びて第２の接合面６
７の前記終端部に近接した位置にまで達づる表面区域を
被覆しＣいる。これらのゲート６８、絶縁層７０および
第５の領域６２は、グー１〜６８に適当なバイアスが加
えられでいる１場合、陰８ｉ７１に対しく電気的に接続
された第６の領域６３と第３の領域６０とを結ぶような
第３の領域６０内の多数キＡ７すＡ７（この場合にｔ、
を電子）に対づる電流路が第５の領域６２にＪ、つく完
成されるＪ：うに形成配置される。
グー１〜６８の適当なバイアスは、第５の領域６２の導
電形がＰ形かＮ形かに応じて異なる。Ｐ形の場合には、
絶縁層７０の直下に位置しかつ第３の領域６０と第６の
領ｊ＃ ６３との間に広がる反転層を第５の領域６２内
に誘起Ｊるのに十分な大きさの正のバイアス電圧をゲー
ト６８に印加することが必要である。かかる反転層は、
その内部に多量の電子が存在することを特徴とする。従
って、陰極７１から流れ込んだ電子から成る索子電流は
、電子電流に対して有利な低抵抗を有するＮ＋形の第６
の領域６３を通り、ぞれから第５の領域６２内の反転層
を経てＮ形の第３の領ＩＩＩＩｉ６０に達することがで
きる。索子５２の活性ベース領域を成す第３の領域６０
内ｔこおい−Ｃ１第１の領域５７から注入された１１孔
が陰極７１から流れる前記電子電流の電子と１１結合づ
る。上記のごとくに第５の領域６２が１）形材料から成
る場合、半導体素子５２＝ ２３− は当業界においＣ通常オン形の素子と呼ばれる。
電形がＰ形かＮ形かに応じて異なる。Ｐ形の場合には、
絶縁層７０の直下に位置しかつ第３の領域６０と第６の
領ｊ＃ ６３との間に広がる反転層を第５の領域６２内
に誘起Ｊるのに十分な大きさの正のバイアス電圧をゲー
ト６８に印加することが必要である。かかる反転層は、
その内部に多量の電子が存在することを特徴とする。従
って、陰極７１から流れ込んだ電子から成る索子電流は
、電子電流に対して有利な低抵抗を有するＮ＋形の第６
の領域６３を通り、ぞれから第５の領域６２内の反転層
を経てＮ形の第３の領ＩＩＩＩｉ６０に達することがで
きる。索子５２の活性ベース領域を成す第３の領域６０
内ｔこおい−Ｃ１第１の領域５７から注入された１１孔
が陰極７１から流れる前記電子電流の電子と１１結合づ
る。上記のごとくに第５の領域６２が１）形材料から成
る場合、半導体素子５２＝ ２３− は当業界においＣ通常オン形の素子と呼ばれる。
なぜなら、ゲート２８がバイアスされない限り、第５の
領域６２は電子に対する低抵抗の電流路を第３の領域６
０と第６の領域６３との間に提供しないからである。
領域６２は電子に対する低抵抗の電流路を第３の領域６
０と第６の領域６３との間に提供しないからである。
他方、第５の領ｌｌ１ｌｉ６２がＮ形材利から成る場合
には、ゲート６８にバイアス電圧を印加しなくても第６
の領域６３と第３の領域６０との間の電流路を通つＣ電
子電流が流れ得る。この秤の半導体素子５２は当業界に
おいて通常オン形の素子と呼ばれている。
には、ゲート６８にバイアス電圧を印加しなくても第６
の領域６３と第３の領域６０との間の電流路を通つＣ電
子電流が流れ得る。この秤の半導体素子５２は当業界に
おいて通常オン形の素子と呼ばれている。
上記に略述されＩこ通り、素子５２申における第、６の
領域６３の存在は好ましいが随意である。これを削除し
た場合、第５図中の左側にある第５の領域６２は左方に
伸びて少なくとも陰極７，１の最近部６９に近接しｉ＝
位置にまで達する。その場合にゲート６８は、第５の領
域の自由表面６５の少なくとも一部分を含む■ピタキシ
ｊｙル層５５の表面領域、づなわち接合向６６の前記終
端部に近接しに位−から陰極７１に向かって伸びＣ少な
くと２４ − し接合向６６の前記終端部に最も近い陰極７１の部分に
まで達り”る表面区域を被覆する。これらのゲート６８
、絶縁層７０および第５の領域（１２は、ゲート６８に
適当なバイアスが加えられＣいる場合、陰ｆｆ１７１ど
第３の領域６０とを結ぶような第３の領域６０内の多数
ギヤリヤに対する電流路が第５のｆ！４域６２によって
完成されるように形成配置される。なお、グー１へ６８
の適当４【バイアス条件は」−記に述べた通りである。
領域６３の存在は好ましいが随意である。これを削除し
た場合、第５図中の左側にある第５の領域６２は左方に
伸びて少なくとも陰極７，１の最近部６９に近接しｉ＝
位置にまで達する。その場合にゲート６８は、第５の領
域の自由表面６５の少なくとも一部分を含む■ピタキシ
ｊｙル層５５の表面領域、づなわち接合向６６の前記終
端部に近接しに位−から陰極７１に向かって伸びＣ少な
くと２４ − し接合向６６の前記終端部に最も近い陰極７１の部分に
まで達り”る表面区域を被覆する。これらのゲート６８
、絶縁層７０および第５の領域（１２は、ゲート６８に
適当なバイアスが加えられＣいる場合、陰ｆｆ１７１ど
第３の領域６０とを結ぶような第３の領域６０内の多数
ギヤリヤに対する電流路が第５のｆ！４域６２によって
完成されるように形成配置される。なお、グー１へ６８
の適当４【バイアス条件は」−記に述べた通りである。
半導体素子５５２の好適な製造方法は、第４Ａ〜４０図
に関連しＣ上記に述べた通りの■稈を含むものでおる。
に関連しＣ上記に述べた通りの■稈を含むものでおる。
第５図の半導体素子５２を完成するため第４０図の構造
物に（Ｊ ７ＪＩ ’Ｉべき構成物は、本発明に基づき
ながら公知の技術に従って形成１ればにい。
物に（Ｊ ７ＪＩ ’Ｉべき構成物は、本発明に基づき
ながら公知の技術に従って形成１ればにい。
次の第６図には、上記のごとき半導体素子５２の変形、
例が半導体素子７４としＣ示され（いる。
例が半導体素子７４としＣ示され（いる。
素子７４．においては、基数の第１の領域７５が主部分
７５５ａと（第２の領域７７の形状に応じて）甲数また
は複数の小部分７５ｂとから成っＣいる。
７５５ａと（第２の領域７７の形状に応じて）甲数また
は複数の小部分７５ｂとから成っＣいる。
主部分７５ａは第５図に示された素子５２におりる第１
の領域５７と実質的に同じもので・あればよい。しかる
に、小部分７５ｂは主部分７５ａよりも実質的に高い不
純物ｍ度を有している。とは言え、基板の第２の領域７
７よりも（ＩＸい不純物濃度を有する必要がある。たと
えば、第２の領域７７が１Ｑ２（ｌ味子数／ ｃｍ１３
の不純物濃度を右するのに対し、小部分７５ｂは約１０
１’ｌ Ｄ’Ａ子数／ ｃｙｎ ’の不純物濃度を有す
ればよい。半導体素イア４中にＰ骨形の小部分７５ｂが
存在する結果、ターンオフに際し、第２の領域７７と小
部分７５ｔ１どの間の境界領域において起こるトンネル
効果のために第２の領域７７から小部分７５ｂへの電子
注入効率が向上する。かかる注入効率向上の究極的な悪
銭は、素子７４のターンオフに要する時間が短縮される
ことにある。上記のトンネル効果が起こるためには、小
部分７５ｂが１−ピタキシャル層の第３の領１ｊｌ ７
８に隣接しでいる必要はないが、しかし、オン状態また
は導通状態にａ３ＬＪる素子の動作に際して第１の領域
７５から第３の領域７８への正孔の注入を向１−さＩる
ためにはそのようにりるのが（」利ぐある１、なａ３、
半導体系子７４の小８１＄分７５ｂに相当りるようなＩ
）＋４形の小部分を１−記のごとき半穫係累子３０の第
１の領域５７中に導入りることもｎｌ能である。
の領域５７と実質的に同じもので・あればよい。しかる
に、小部分７５ｂは主部分７５ａよりも実質的に高い不
純物ｍ度を有している。とは言え、基板の第２の領域７
７よりも（ＩＸい不純物濃度を有する必要がある。たと
えば、第２の領域７７が１Ｑ２（ｌ味子数／ ｃｍ１３
の不純物濃度を右するのに対し、小部分７５ｂは約１０
１’ｌ Ｄ’Ａ子数／ ｃｙｎ ’の不純物濃度を有す
ればよい。半導体素イア４中にＰ骨形の小部分７５ｂが
存在する結果、ターンオフに際し、第２の領域７７と小
部分７５ｔ１どの間の境界領域において起こるトンネル
効果のために第２の領域７７から小部分７５ｂへの電子
注入効率が向上する。かかる注入効率向上の究極的な悪
銭は、素子７４のターンオフに要する時間が短縮される
ことにある。上記のトンネル効果が起こるためには、小
部分７５ｂが１−ピタキシャル層の第３の領１ｊｌ ７
８に隣接しでいる必要はないが、しかし、オン状態また
は導通状態にａ３ＬＪる素子の動作に際して第１の領域
７５から第３の領域７８への正孔の注入を向１−さＩる
ためにはそのようにりるのが（」利ぐある１、なａ３、
半導体系子７４の小８１＄分７５ｂに相当りるようなＩ
）＋４形の小部分を１−記のごとき半穫係累子３０の第
１の領域５７中に導入りることもｎｌ能である。
半導体素子７／ｌの小部分７５ｂを形成りるためには、
たとえば第４Ａ図あるいは第４Ｂ図の段階にあるａ４１
ｘ／Ｉ７の１而に対してＰ＋１形小部分７５ｂの（好ま
しくはホウ素拡散による）ブランケット導入を実施り−
ればよい。換言１れば、このＴ稈は第４Ｂ図のＮ ｌ影
領域４８の導入の前でも後でも実ｙＩＩ！ｌＪることか
できるが、導入後に実施りる方が好ましい、。
たとえば第４Ａ図あるいは第４Ｂ図の段階にあるａ４１
ｘ／Ｉ７の１而に対してＰ＋１形小部分７５ｂの（好ま
しくはホウ素拡散による）ブランケット導入を実施り−
ればよい。換言１れば、このＴ稈は第４Ｂ図のＮ ｌ影
領域４８の導入の前でも後でも実ｙＩＩ！ｌＪることか
できるが、導入後に実施りる方が好ましい、。
次の第７図には、第５図の半導体系子し）２の別の変形
例が半導体素子８０として示されている。
例が半導体素子８０として示されている。
素子８０においＣは、第３の領域８１が主部分８１ａと
小部分８１ｂどから成っＣいる。主部分８１ａは第５図
の半導体系子５２における第３の領１或６０と同じ不純
物ｍ度を有すればよい。しかるに小部分８１ｂは、主部
分８１ ａより・し実質的に高いが基板の第１の領域８
３の主部分よりは低い不純物濃度を有している。このよ
うに、基板８２に隣接しかつ主部分８１ａを基板８２が
ら隔Ｉｌｌ −ｆｌるような不純物濃度のより高い小部
分８１ｂを設置−４れば、索子８０の活性ベース領域を
成す第３の領ｂｔ！ ８１の幅（りなわち第７図にｄ５
４プるイの垂直り向」法）を素子５２の第３の領域６ｏ
の幅にりも小さくすることができるのぐ有利である。こ
のことは、索Ｊ′−８０の舶り向導通時における陽極８
４と陰極８５との間の電圧降下を小ざくすると同時に、
半導体月利の所要量を少なくするのに役立つ。なお、素
子８０の小部分８１１）に相当するようなＮ形の小部分
を上記のごとき半導体素子３０中に導入し、それによっ
て活性ベース領域の幅を小さく°りることも可能である
。
小部分８１ｂどから成っＣいる。主部分８１ａは第５図
の半導体系子５２における第３の領１或６０と同じ不純
物ｍ度を有すればよい。しかるに小部分８１ｂは、主部
分８１ ａより・し実質的に高いが基板の第１の領域８
３の主部分よりは低い不純物濃度を有している。このよ
うに、基板８２に隣接しかつ主部分８１ａを基板８２が
ら隔Ｉｌｌ −ｆｌるような不純物濃度のより高い小部
分８１ｂを設置−４れば、索子８０の活性ベース領域を
成す第３の領ｂｔ！ ８１の幅（りなわち第７図にｄ５
４プるイの垂直り向」法）を素子５２の第３の領域６ｏ
の幅にりも小さくすることができるのぐ有利である。こ
のことは、索Ｊ′−８０の舶り向導通時における陽極８
４と陰極８５との間の電圧降下を小ざくすると同時に、
半導体月利の所要量を少なくするのに役立つ。なお、素
子８０の小部分８１１）に相当するようなＮ形の小部分
を上記のごとき半導体素子３０中に導入し、それによっ
て活性ベース領域の幅を小さく°りることも可能である
。
］−ピタギシャル層の小部分８１ｂを形成するためには
、先ず、第４Ｂ図に示された基板４７の上面が所望の不
純物濃度を持った第１のエピタキシャル層で被覆される
。次いで、第１のエピタキシャル層」二に第２のエピタ
キシャル層が設置される。
、先ず、第４Ｂ図に示された基板４７の上面が所望の不
純物濃度を持った第１のエピタキシャル層で被覆される
。次いで、第１のエピタキシャル層」二に第２のエピタ
キシャル層が設置される。
このように１れば、半導体素子８０の主部分８１ａを成
り不純物濃度の低いＮ形部分おＪ、び小部分８１１１を
成り不純物ｉｌＪ度のより高いＮ形部分から成る「ビタ
キシャル層が完成されることになる。
り不純物濃度の低いＮ形部分おＪ、び小部分８１１１を
成り不純物ｉｌＪ度のより高いＮ形部分から成る「ビタ
キシャル層が完成されることになる。
第６図の半導体素子７４の変更箇所ｄブよび第７図の半
導体素子８０の変更箇所を同一の素子においＣ実現Ｊる
ことも可能であって、第８図にはかかる変形例が半導体
素子８６として示されている。
導体素子８０の変更箇所を同一の素子においＣ実現Ｊる
ことも可能であって、第８図にはかかる変形例が半導体
素子８６として示されている。
なａ′３、素子８６の変更箇所を第３図の半導体素子３
０に導入−りることも可能である。
０に導入−りることも可能である。
上記の説明かられかる通り、本発明によれば、素子のタ
ーンオフに際して活性ベース領域から多数キセリ゛（７
が急速に除去される結果としＣターンＡ）時間が短縮さ
れることを特徴とづる半導体素子が提供される。史にま
た、このような特徴を有する半導体系子の製造り法が本
発明によって提供されることも明らかである。本発明の
その他の利点および特徴は当業者にとって自明であろう
。たとえば、下記の各種半導体素子の基板中にＮ＋＋形
の第２の領域を導入すると、低電流レベルにおけるＩ）
形の第１の領域の注入効率が低下するために素子の降服
電圧が向上することになる。また、第３図の半導体素子
３０におＩするＮ４＋形の第２の領域は半導体素子内に
おいて発生する雑音や熱雷流による素子の不正なターン
オフに対する感受性を低下さけるのにも役立つ。
ーンオフに際して活性ベース領域から多数キセリ゛（７
が急速に除去される結果としＣターンＡ）時間が短縮さ
れることを特徴とづる半導体素子が提供される。史にま
た、このような特徴を有する半導体系子の製造り法が本
発明によって提供されることも明らかである。本発明の
その他の利点および特徴は当業者にとって自明であろう
。たとえば、下記の各種半導体素子の基板中にＮ＋＋形
の第２の領域を導入すると、低電流レベルにおけるＩ）
形の第１の領域の注入効率が低下するために素子の降服
電圧が向上することになる。また、第３図の半導体素子
３０におＩするＮ４＋形の第２の領域は半導体素子内に
おいて発生する雑音や熱雷流による素子の不正なターン
オフに対する感受性を低下さけるのにも役立つ。
−１，記には本発明の若干の好適な実施例を例示の目的
で記載したに過ぎないのであって、それ以外にも数多く
の変形実施例が可能であることは当業省にとって自明で
あろう。たとえば、桔板中にお（゛」るＮ″１形第２の
領域およびｐ ＋−１形の主部分の各種拡散不純物を尋
人するための別法として多重イオン注入法を使用りれば
、Ｎ骨形の第２の領域ａ３よび［〕１→形の小部分内の
応力を低減させることができる。また、本発明は本明細
書中に記載されたＮ影領域の代りに１）影領域を使用し
かつ［）影領域の代りにＮ影領域を使用した相補的な回
路に対しても適用できる。かかる場合１には、リンまた
はアンチ干ン拡散の代りにホウ素拡散を（ううか、ある
いは王の逆を行う必要がある。更にまた、基板中にお番
」るＮ４″形の第２の領域およびＰ１形の小部分は本明
細内中に記載されたもの以外の方法によつＣ形成Ｊるこ
ともできる。たとえば、一体つニーハロ１−への１−ピ
タギシ１シル成艮によつＣそれらを形成することも可能
である。それ故、本発明の精神および範囲に反し４ｆい
限り、かかる変形実施例の仝′Ｃが前記特許請求の範囲
によつ”Ｃ包括さ°れるものと理解リベきである。
で記載したに過ぎないのであって、それ以外にも数多く
の変形実施例が可能であることは当業省にとって自明で
あろう。たとえば、桔板中にお（゛」るＮ″１形第２の
領域およびｐ ＋−１形の主部分の各種拡散不純物を尋
人するための別法として多重イオン注入法を使用りれば
、Ｎ骨形の第２の領域ａ３よび［〕１→形の小部分内の
応力を低減させることができる。また、本発明は本明細
書中に記載されたＮ影領域の代りに１）影領域を使用し
かつ［）影領域の代りにＮ影領域を使用した相補的な回
路に対しても適用できる。かかる場合１には、リンまた
はアンチ干ン拡散の代りにホウ素拡散を（ううか、ある
いは王の逆を行う必要がある。更にまた、基板中にお番
」るＮ４″形の第２の領域およびＰ１形の小部分は本明
細内中に記載されたもの以外の方法によつＣ形成Ｊるこ
ともできる。たとえば、一体つニーハロ１−への１−ピ
タギシ１シル成艮によつＣそれらを形成することも可能
である。それ故、本発明の精神および範囲に反し４ｆい
限り、かかる変形実施例の仝′Ｃが前記特許請求の範囲
によつ”Ｃ包括さ°れるものと理解リベきである。
第１図は従来技術に基づく半導体素子の一部の略断面図
、第２図は第１図の素子の従来技術に基づく変形例を承
り第１図と同様の図、第３図は本発明の一実施態様に基
づく半導体素子の一部の略断面図、第４Ａ〜４Ｄ図は本
発明に基づ゛く半導体素子の製造］二程を示り一略断面
図、第５図は本発明の別の実施態様に塁づく半１３体素
子の一部の略断面図、第６図は第５図の半導体素子の変
形例を示り第５図と同様の図、第７図は第５図の半導体
素子の別の変形例を示す第５図と同様の図、イして第８
図は第５）図の半導体素子の史に別の変形例を＝３１− 小ず第５図と同様の図である。 図中、３０は本発明に基づく半導体素子、３１（ま基板
、３２は］−ピッキシ１？ル層、３４は第１の領域、３
５は第２の領域、３８は第３の領域、４０は第４の領域
、４１は第５の領域、４２は基板の第１の主面、４３１
ま陽極、４４は陰極、４５はゲート、４７は基板、４８
は第２の領域、５０は基数の第１の主面、５１は■ピタ
キシャル層、５２は本発明に基づく別の半導体素子、５
４は基板、５５はエビタニ１シャル層、５７は第１の領
域、５８は第２の領域、６０は第３の領域、６１は第４
の領域、６２は第５の領域、６３は第６の領域、６５は
自由表面、６６は第１の接合面、６７は第２の接合面、
６８はゲート、７０は絶縁層、７１は陰極、７２は陽極
、７４は半導体素子５２の変形例、７５＋１は第１の領
域の主部分、７５ｂは第１の領域の小部分、７７は第２
の領域、７８は第３の領域、８０は半導体素子５２の別
の変形例、８１ ａは第３の領域の主部分、８１ｂは第
３の領１或の小部分、８２は基数、８３は第１の領域、
８３２− ４は陽極、８ ’、）Ｌ；Ｌ陰極、そして８６は半導体
素子５）２の史に別の疫形例を表わり一０ 特鵠出願人 ゼネラル・−［レクＩ〜リック・カンパニイ代理人 （
７６３０） 生 沼 徳 ニｌη−ｔ＝ ４１７ − （−ん裔
、第２図は第１図の素子の従来技術に基づく変形例を承
り第１図と同様の図、第３図は本発明の一実施態様に基
づく半導体素子の一部の略断面図、第４Ａ〜４Ｄ図は本
発明に基づ゛く半導体素子の製造］二程を示り一略断面
図、第５図は本発明の別の実施態様に塁づく半１３体素
子の一部の略断面図、第６図は第５図の半導体素子の変
形例を示り第５図と同様の図、第７図は第５図の半導体
素子の別の変形例を示す第５図と同様の図、イして第８
図は第５）図の半導体素子の史に別の変形例を＝３１− 小ず第５図と同様の図である。 図中、３０は本発明に基づく半導体素子、３１（ま基板
、３２は］−ピッキシ１？ル層、３４は第１の領域、３
５は第２の領域、３８は第３の領域、４０は第４の領域
、４１は第５の領域、４２は基板の第１の主面、４３１
ま陽極、４４は陰極、４５はゲート、４７は基板、４８
は第２の領域、５０は基数の第１の主面、５１は■ピタ
キシャル層、５２は本発明に基づく別の半導体素子、５
４は基板、５５はエビタニ１シャル層、５７は第１の領
域、５８は第２の領域、６０は第３の領域、６１は第４
の領域、６２は第５の領域、６３は第６の領域、６５は
自由表面、６６は第１の接合面、６７は第２の接合面、
６８はゲート、７０は絶縁層、７１は陰極、７２は陽極
、７４は半導体素子５２の変形例、７５＋１は第１の領
域の主部分、７５ｂは第１の領域の小部分、７７は第２
の領域、７８は第３の領域、８０は半導体素子５２の別
の変形例、８１ ａは第３の領域の主部分、８１ｂは第
３の領１或の小部分、８２は基数、８３は第１の領域、
８３２− ４は陽極、８ ’、）Ｌ；Ｌ陰極、そして８６は半導体
素子５）２の史に別の疫形例を表わり一０ 特鵠出願人 ゼネラル・−［レクＩ〜リック・カンパニイ代理人 （
７６３０） 生 沼 徳 ニｌη−ｔ＝ ４１７ − （−ん裔
Claims (1)
- 【特許請求の範囲】 １、半導体基板、第１の電極、■ビタキシャル層および
第２の電極から構成された半導体素子において、（ａ
）前記基板は少なくとも一部がバルク形材料から成ると
同時に第１および第２の領域を含み、前記第１の領域は
不純物添加の結果として一導電形を示しかつ前記第２の
領域は不純物添加の結果として反対の導電形を示し、前
記第１の領域の少なくとも主部分は少なくとも約５Ｘ１
０１７原子数／ＣＷＩＳに等しい第１の不純物濃度を有
し、前記第２の領域は少なくとも前記第１の不純物濃度
に等しい第２の不純物濃度を有し、しかも前記基板は一
部が前記第２の領域の表面から成りかつ一部が前記第１
の領域の表面から成る第１の表面を有し、（ｂ ）前記
第１の電極は前記第１の領域の別の表面から成る前記基
板の第２の表面に対して電気的に接続されており、（Ｃ
）前記■ピッキシ１シル層は前記基板の前記第１の表面
上に形成されると同時に少なくとも第３および第４の領
域を含み、前記第３の領域は前記エビタシャル層の前記
第４の領域から前記基板の前記第２の領域を隔離し、前
記第３の領域は不純物添加の結果として前記反対の導電
形を示しかつ前記第４の領域は不純物添加の結果として
前記−導電形を示し、前記第３の領域の少なくとも主部
分は前記第１の不純物濃度よりも実質的に低い第３の不
純物濃度を有し、しかも前記第４の領域の主部分は前記
第３の不純物濃度よりも実質的に高い第４の不純物濃度
を有し、また（ｄ ）前記第２の電極は少なくとも前記
エピタ４：シャル層の前記第４の領域の表面に対して電
気的に接続されていることからなる、素子のターンオフ
に際して活性ベース領域から多数キャリヤを急速に除去
することを特徴とする半導体素子。 ２、前記基板の前記第２の領域が前記第１の不純物瀧゛
度よりも実質的に高い不純物？ＩＩ痕を有Ｊる特許請求
の範囲第１項記載の半導体素子。 ３、前記第２の領域に隣接した前記第１の領域の小部分
が前記第１の不純物濃度より実質的に高い第５の不純物
濃度を有する特許請求の範囲第１項記載の半導体素子。 ４、前記第１の領域の前記小部分が前記エピタキシャル
層にも隣接しでいる特許請求の範囲第３項記載の半導体
素子。 ５、前記基板の前記第１の表面に隣接しかつ前記第３の
領域の前記主部分を前記基板から隔離する前記第３の領
域の小部分が前記第３の不純物濃度よりも実質的に高い
けれど前記第１の不純物濃度よりは低い第５の不純物濃
度を有する特許請求の範囲第１項記載の半導体素子。 ６、前記エピタキシャル層中に形成された第５の領域、
および絶Ｒ層によって前記］−ビタキ１？ル層から隔離
された第３の１極を含み、前記第５の領域は前記第３の
領域および前記第４の領域に隣接し、前記第３の領域に
よって前記基板から隔離され、かつ自由表面をもし、し
かも前記第３の領域と前記第５）の領域との間にＪ３Ｌ
：Ｊる第１の接合１ａ１の一部は前：ｉｊ ｌ−ピタキ
シャル層の外向で終端し、また前記第３３の電極は前記
第５）の領域の前記自由表面の少なくとも一部を含みか
つ前記第１の接合面の前記終端部に近接した位置から前
記第２の電極に向かつＣ伸びる前記エピタキシャル層の
表面区域を被覆し、しか・し前記第３の電極、前記絶縁
層Ｊ５よび前記第５の領域は前記第３の電極に適当なバ
イアスが加えられているとき前記第３の領域と前記第２
の電極とを結ぶような第３の領域内の多数キ（・す〜／
苅りる電流路が前記第５の′領域にＪ、って完成される
ように形成配置される特許請求の範囲第１項記載の半導
体素子。 ７、前記第５の領域が不純物添加の結果どじて前記一導
電形を示し、そのｌこめに前記素子が通常オフ形の素子
である特許請求の範囲第６項記載の半導体索子。 ８、前記第５）の領域が不純物添加の結果とし゛（前記
反対の導電形を示し、そのために前記素子が通帛オン形
の素子である特許請求の範囲第６ｖＡ記械の半導体素子
。 ９、前記エピタキシャル層中に形成された第６の領域を
含み、前記第６の領域は不純物添加の結果として前記友
釣の導電形を示し、前記第４の領域および前記第５の領
域に隣接し、前記第４の領域および前記第５の領域によ
って前記第３の領域から隔離され、かつ前記第４の不純
物濃度よりも実質的に高い第６の不純物濃度を有してお
り、前記、第５の領域と前記第６の領域との間における
第２の接合面の一部は前記エピタキシャル層の外面Ｃ終
端し、しかも前記第３の電極によって被覆される前記１
ビタキシｒル層の前記表面区域は前記位置から伸びて前
記第２の接合面の前記終端部に接近し）こ位置にまぐ達
しており、このため前記第６の領域が前記第３の領域と
前記第２の電極とを結ぶ前記電流路の一部を成す特許請
求の範囲第６項記載の半導体素子。 １０、前記］−ビタキシ１？ル層が更に第５の領域を含
んでいて、前記第５の領域は不純物添加の結果とし〔前
記反対の導電形を示し、前記第４の領域に隣接し、前記
第４の領域によって前記第３の領域から隔離され、かつ
前記第４の不純物濃度よりも実質的に高い第５の不純物
濃度を有してａ３す、また前記第２の電極が前記１ビタ
キシャル層の前記第５の領域対しＣも電気的に接続され
ている特許請求の範囲第１項記載の半導体素子。 １１、前記第１の電極と前記第２の電極との間において
前記素子を導通状態にするためのゲート手段を含む特許
請求の範囲第１０項記載の半導体素子。 １２、前記−導電形が１）形でありかつ前記反対の導電
形がＮ形である特許請求の範囲第１項記載の半導体素子
。 １３、（ａ）不純物添加の結果として一導電形を示しか
つ少なくとも約５Ｘ１０１”原子数／ＣＴｌ１ｌに等し
い第１の不純物濃度を有り”るバルク・つ■−ハから成
る半導体基板を用意し、（ｂ ）反対の導電形を承しか
つ少なくとも＾η記第１の不純物濃度に等しい第２の不
純物濃度を有する少なくとも１つの第１の領域を前記基
板の第１の主面の一部を通し′Ｃ導入し、次いｒ（ｃ）
前記ｆｇＬ対の導電形を示しかつその主部分が前記第１
の不純物濃度よりも実質的に低い第３の不純物濃度を有
する半導体月利から成るエピタキシャル層を前記基板の
前記第１の」ユ面上に成長させる諸王程を布引る、活性
ベース領域から多数キャリヤを急速に除去１−ることを
特徴とりる半導体素子の製造り法。 １４、］ビタギシャル層を成長させる前記工程が、先ず
前記第３の不純物濃度よりも実質的に高い第４の不純物
濃度を有する前記エピタキシャル層の小部分を前記基板
の前記第１の主面上に成長さけ、次いで前記Ｊビタキシ
ャル層の主部分を前記小部分上に成長さぼることから成
る特許請求の範囲第１３項記載の方法。 １５、前記−導電形を示しかつ前記第１の不純物ｉ！５
麿よりも実質的に高い第４の不純物濃度を有Ｊる第２の
領域を前記基板め前記第１の主面を通して尋人する工程
を含む特許請求の範囲第１３項記載のｈ法。 １６、第２の領域を導入りる前記工程が前記基板の前記
第１の主面の実質的な部分にわだるブランケット導入操
作から成る特Ｆ１′請求の範囲第１３項記載の、ｈ法。 １７、第２の領域を導入り−る前記■稈が前記第１の領
域の導入後に実施される特許請求の範囲第１（５項記載
の方法。 １８、第２の領域を導入する前記工程が拡散から成る特
許請求の範囲第１６項記載の方法。 １９ 、 ＃＋記拡散がホウ素拡散から成る特許請求の
範囲第１８項記載の方法。 ２０、第２の領域を導入する前記工程が多重イオンｒ１
゛人操作から成る特、ｆＦ請求の範囲第１６項記載の方
法。 ２１、第１の領域を導入Ｊる前記］］稈がプレーナ拡散
から成る特許請求の範１１１第１３項記載の方法。 ２２ 、 ’＋’＋ｉ＋記プレ１月）Ｌ敗がリン、アン
チモンまたはそれら両者の拡散から成る特許請求の範囲
第２１項記載の方法。 ２３、第１の領域を導入する前記工程が多重イオン注入
操作から成る特許請求の範囲第１３項記載のｈ法。 ２４、前記−導電形が１〕形でありかつ前記反対の導電
形がＮ形である特許請求の範囲第１３項ｈｄ載の１〕法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32424581A | 1981-11-23 | 1981-11-23 | |
| US324245 | 1981-11-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58108773A true JPS58108773A (ja) | 1983-06-28 |
Family
ID=23262737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20469382A Pending JPS58108773A (ja) | 1981-11-23 | 1982-11-24 | タ−ンオフ時に活性ベ−ス領域から多数キヤリヤを急速に除去する半導体素子およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0080044B1 (ja) |
| JP (1) | JPS58108773A (ja) |
| DE (1) | DE3278185D1 (ja) |
| IE (1) | IE53895B1 (ja) |
| MX (1) | MX152488A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214470A (ja) * | 1985-03-20 | 1986-09-24 | Toshiba Corp | 半導体装置 |
| JPS61216363A (ja) * | 1985-03-22 | 1986-09-26 | Toshiba Corp | 伝導度変調型半導体装置 |
| JPS63310171A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 複合半導体装置 |
| JPH0334372A (ja) * | 1989-06-29 | 1991-02-14 | Fuji Electric Co Ltd | Ｍｏｓコントロールサイリスタ |
| JP2006173297A (ja) * | 2004-12-15 | 2006-06-29 | Denso Corp | Ｉｇｂｔ |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0618255B2 (ja) * | 1984-04-04 | 1994-03-09 | 株式会社東芝 | 半導体装置 |
| FR2566963B1 (fr) * | 1984-06-29 | 1987-03-06 | Silicium Semiconducteur Ssc | Triac de protection sans gachette, realise a partir d'un substrat a haute resistivite |
| EP0178582A3 (en) * | 1984-10-15 | 1989-02-08 | Hitachi, Ltd. | Reverse blocking type semiconductor device |
| DE3628857A1 (de) * | 1985-08-27 | 1987-03-12 | Mitsubishi Electric Corp | Halbleitereinrichtung |
| US5049965A (en) * | 1987-11-20 | 1991-09-17 | Siemens Aktiengesellschaft | Thyristor having adjustable breakover voltage and method of manufacture |
| JP2862027B2 (ja) * | 1991-03-12 | 1999-02-24 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| JPH05347413A (ja) * | 1992-06-12 | 1993-12-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06163907A (ja) * | 1992-11-20 | 1994-06-10 | Hitachi Ltd | 電圧駆動型半導体装置 |
| DE4244272A1 (de) * | 1992-12-28 | 1994-06-30 | Daimler Benz Ag | Feldeffektgesteuertes Halbleiterbauelement |
| US5719412A (en) * | 1993-04-02 | 1998-02-17 | Nippondenso Co., Ltd | Insulated gate bipolar transistor |
| US5723882A (en) * | 1994-03-10 | 1998-03-03 | Nippondenso Co., Ltd. | Insulated gate field effect transistor having guard ring regions |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081290A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS5610970A (en) * | 1979-07-09 | 1981-02-03 | Mitsubishi Electric Corp | Thyristor |
| JPS5650565A (en) * | 1979-10-01 | 1981-05-07 | Mitsubishi Electric Corp | Semiconductor controlled rectifier |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4089024A (en) * | 1972-09-20 | 1978-05-09 | Hitachi, Ltd. | Semiconductor switching device |
| GB1558840A (en) * | 1977-02-07 | 1980-01-09 | Rca Corp | Gate controlled semiconductor device |
| US4240846A (en) * | 1978-06-27 | 1980-12-23 | Harris Corporation | Method of fabricating up diffused substrate FED logic utilizing a two-step epitaxial deposition |
| JPS6043032B2 (ja) * | 1978-09-14 | 1985-09-26 | 株式会社日立製作所 | ゲートターンオフサイリスタ |
| DE2945366A1 (de) * | 1979-11-09 | 1981-05-14 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit steuerbaren emitter-kurzschluessen |
-
1982
- 1982-09-08 IE IE220382A patent/IE53895B1/en unknown
- 1982-09-24 EP EP19820108864 patent/EP0080044B1/en not_active Expired
- 1982-09-24 DE DE8282108864T patent/DE3278185D1/de not_active Expired
- 1982-11-11 MX MX19513382A patent/MX152488A/es unknown
- 1982-11-24 JP JP20469382A patent/JPS58108773A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081290A (ja) * | 1973-11-16 | 1975-07-01 | ||
| JPS5610970A (en) * | 1979-07-09 | 1981-02-03 | Mitsubishi Electric Corp | Thyristor |
| JPS5650565A (en) * | 1979-10-01 | 1981-05-07 | Mitsubishi Electric Corp | Semiconductor controlled rectifier |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214470A (ja) * | 1985-03-20 | 1986-09-24 | Toshiba Corp | 半導体装置 |
| JPS61216363A (ja) * | 1985-03-22 | 1986-09-26 | Toshiba Corp | 伝導度変調型半導体装置 |
| JPH0578949B2 (ja) * | 1985-03-22 | 1993-10-29 | Tokyo Shibaura Electric Co | |
| JPS63310171A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Ltd | 複合半導体装置 |
| JPH0334372A (ja) * | 1989-06-29 | 1991-02-14 | Fuji Electric Co Ltd | Ｍｏｓコントロールサイリスタ |
| JP2006173297A (ja) * | 2004-12-15 | 2006-06-29 | Denso Corp | Ｉｇｂｔ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3278185D1 (en) | 1988-04-07 |
| IE53895B1 (en) | 1989-04-12 |
| IE822203L (en) | 1983-05-23 |
| EP0080044A2 (en) | 1983-06-01 |
| MX152488A (es) | 1985-08-13 |
| EP0080044B1 (en) | 1988-03-02 |
| EP0080044A3 (en) | 1984-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58108773A (ja) | タ−ンオフ時に活性ベ−ス領域から多数キヤリヤを急速に除去する半導体素子およびその製造方法 | |
| KR930008024B1 (ko) | 반도체 기억장치 | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JP2553723B2 (ja) | 化合物半導体集積回路装置 | |
| KR900000585B1 (ko) | 반도체 집적회로 장치 및 그 제조 방법 | |
| JPH0324782B2 (ja) | ||
| JPS6164164A (ja) | バイポ−ラトランジスタ内のエミツタエネルギギヤツプを増加させるイオン注入 | |
| US4106049A (en) | Semiconductor device | |
| US5624855A (en) | Process of producing insulated-gate bipolar transistor | |
| JPS6012775A (ja) | 電界効果トランジスタ | |
| JP2006351794A (ja) | 電界効果トランジスタ | |
| JPH06283708A (ja) | シャノン・セル回路 | |
| JPS6123364A (ja) | 電界効果トランジスタ | |
| JPS5818968A (ja) | 接合形電界効果トランジスタの製造方法 | |
| JPS5916379A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH0493038A (ja) | 電界効果トランジスタ | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| US20220199811A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2850747B2 (ja) | 結合量子ドット素子 | |
| JPS6022504B2 (ja) | 半導体装置の製造方法 | |
| JPS6153773A (ja) | 半導体装置およびその製造方法 | |
| JPS60116171A (ja) | 半導体装置 | |
| JPS59147463A (ja) | 電界効果半導体装置 | |
| JPH0644575B2 (ja) | 電界効果トランジスタ | |
| JPH04207081A (ja) | 絶縁ゲート付サイリスタ |