JPS61214470A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61214470A JPS61214470A JP5433085A JP5433085A JPS61214470A JP S61214470 A JPS61214470 A JP S61214470A JP 5433085 A JP5433085 A JP 5433085A JP 5433085 A JP5433085 A JP 5433085A JP S61214470 A JPS61214470 A JP S61214470A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- layer
- diffusion region
- layers
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 abstract description 9
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000006698 induction Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はゲートでターンオツできる４層のザイリスタ構
造をもった半導体装置に関する。
造をもった半導体装置に関する。
近年静電誘導戯サイリスタ（８Ｉサイリスタ）がその高
速スイッチング能力と破壊に強い特性が注目され、開発
が進められているが、これには次のような製作上の問題
がある。第５図は基本的な８エサイリスタの構造を示す
。１３は埋め込みＰ＋層でありて、１３と１４のＰペー
ス層は内部で連続しており、ゲート２１にカソード２２
に対して貴バイアスをかけることによって１３ 、１４
の周辺に空乏層が形成され、これが互いにくっついてバ
リアを形成することで８Ｉナイリスタは阻止状態となる
。この埋め込みＰ＋層を形成するにあたってゆ、気相成
長法を用いる必要がｉｂυ、コストが高くなるという欠
点があり、た。一方、気相成長による成長層を用いずに
すべて表面からの拡散で形成する例えば第６図のような
構造も知られているが、高耐圧を鵠るためにはＰ＋拡散
層１８同士の間を数μｍ程度に小さくする必要があり、
製作が難かしい。
速スイッチング能力と破壊に強い特性が注目され、開発
が進められているが、これには次のような製作上の問題
がある。第５図は基本的な８エサイリスタの構造を示す
。１３は埋め込みＰ＋層でありて、１３と１４のＰペー
ス層は内部で連続しており、ゲート２１にカソード２２
に対して貴バイアスをかけることによって１３ 、１４
の周辺に空乏層が形成され、これが互いにくっついてバ
リアを形成することで８Ｉナイリスタは阻止状態となる
。この埋め込みＰ＋層を形成するにあたってゆ、気相成
長法を用いる必要がｉｂυ、コストが高くなるという欠
点があり、た。一方、気相成長による成長層を用いずに
すべて表面からの拡散で形成する例えば第６図のような
構造も知られているが、高耐圧を鵠るためにはＰ＋拡散
層１８同士の間を数μｍ程度に小さくする必要があり、
製作が難かしい。
また、上記のよりな８Ｉサイリスタではなく、４層でし
かも電流をター７オフで自るＧＴＯサイリスタが知られ
ている。これはＳＩプサイリスクのように空乏層を形成
して、この空乏層によって電流の通路を遮断する静電誘
導効果を素子内に含んでいないために破壊に対して弱い
欠点がありた。
かも電流をター７オフで自るＧＴＯサイリスタが知られ
ている。これはＳＩプサイリスクのように空乏層を形成
して、この空乏層によって電流の通路を遮断する静電誘
導効果を素子内に含んでいないために破壊に対して弱い
欠点がありた。
本発明は上記の点に鑑みてなされたもので、静電誘導効
果を含めたＧＴＯ素子と製作しゃすいＳエサイリスタ構
造に係る半導体装置を提供する。
果を含めたＧＴＯ素子と製作しゃすいＳエサイリスタ構
造に係る半導体装置を提供する。
第１図は本発明をＧＴＯに適用した場合の例であって、
この図を用いて本発明の概略構成を説明する。
この図を用いて本発明の概略構成を説明する。
この第１図の如く拡散層１４ 、１６はすべて表面から
形成することができる。３３の部分は拡散層１４と１６
の拡散深さの差によりて形成され、しかも同じ酸化膜３
０をマスクとして自己整合的に形成されるので、常に一
定の不純物濃度と厚みを有するように正確に制御するこ
とができる。１１はＰエミ。
形成することができる。３３の部分は拡散層１４と１６
の拡散深さの差によりて形成され、しかも同じ酸化膜３
０をマスクとして自己整合的に形成されるので、常に一
定の不純物濃度と厚みを有するように正確に制御するこ
とができる。１１はＰエミ。
り、１２はＮベース、１４はＰベース、１６はＮエミッ
タであって、サイリスタ構造を形成している。１４の層
にオーミックコンタクトするゲート電極２１に、カソー
ド電極２２ （１６にオーミックコンタクトする）に対
して正の電圧を加えると本素子は通常のサイリスタと同
様にターンオンする。
タであって、サイリスタ構造を形成している。１４の層
にオーミックコンタクトするゲート電極２１に、カソー
ド電極２２ （１６にオーミックコンタクトする）に対
して正の電圧を加えると本素子は通常のサイリスタと同
様にターンオンする。
ところで、この素子をオフするためにゲート電極２１に
負の電圧を印加すると、まずゲート電極に近い部分がオ
フするので、ターンオフの末期には第１図すに示すよう
％ＣＰ＋層１４同士の間が最ｖｋまで残る。ここでアノ
ード電圧が回復してくるので、これに伴って生じる空乏
層５ｏが第１図すの点線のように生じる。この空乏層５
０は３５の部分でっなか＃）′ｇ［流の通路を接合ＦＥ
Ｔと同じ効果でピンチオフする。従って素子のターンオ
フ能力を増大させるこζができる。すなわち、本発明の
素子はＧＴＯであシながら内部にＰＥＴの効果を複合し
て有しており、ターンオフ能力が増大する。
負の電圧を印加すると、まずゲート電極に近い部分がオ
フするので、ターンオフの末期には第１図すに示すよう
％ＣＰ＋層１４同士の間が最ｖｋまで残る。ここでアノ
ード電圧が回復してくるので、これに伴って生じる空乏
層５ｏが第１図すの点線のように生じる。この空乏層５
０は３５の部分でっなか＃）′ｇ［流の通路を接合ＦＥ
Ｔと同じ効果でピンチオフする。従って素子のターンオ
フ能力を増大させるこζができる。すなわち、本発明の
素子はＧＴＯであシながら内部にＰＥＴの効果を複合し
て有しており、ターンオフ能力が増大する。
第２図は、ノーマリ−オン型の８Ｉサイリスタへの応用
例である。Ｎ＋エミッタ１６がＰ＋ベース１４の内にあ
るため、Ｐ＋ベース間の間か〈ａを光分せと まくすることができる。第６図に示すような従来例では
Ｎ＋層１６がＰ＋ベース１８の中間にあるため１８同士
の間隔すを小さくするには限界があり、靜耐圧を高くす
ることは困難でありた。一方、ｌＥＺ図に示す本発明の
装置ではチャンネル部分３４及びＰ＋ベース１４の間の
部分は、ゲート電極２１にカソード電極２２に対して負
バイアスを加えると、空乏層でおおわれてしまい高い静
耐王を実現で自る。
例である。Ｎ＋エミッタ１６がＰ＋ベース１４の内にあ
るため、Ｐ＋ベース間の間か〈ａを光分せと まくすることができる。第６図に示すような従来例では
Ｎ＋層１６がＰ＋ベース１８の中間にあるため１８同士
の間隔すを小さくするには限界があり、靜耐圧を高くす
ることは困難でありた。一方、ｌＥＺ図に示す本発明の
装置ではチャンネル部分３４及びＰ＋ベース１４の間の
部分は、ゲート電極２１にカソード電極２２に対して負
バイアスを加えると、空乏層でおおわれてしまい高い静
耐王を実現で自る。
以上のように本発明の構造は高い耐圧を容易に得ること
ができ、しかも拡散だけで製作できるＳＩサイリスタ構
造及び静電誘導効果を含んだ半導体装置を提供する。ま
たＮ＋エミッタがベース内にあるため、ベース間の間の
距＠ａ又はｂを小さくできるので、容易に微細な構造を
実現できる。さらに第１図又は第２図においてＰ＋ベー
スの間の部分はペース′１極による空乏層だけでなく、
電極２２によっても空乏層５０が形成されるため、静電
誘導の効果が大きくなり、ターンオフ能力が拡大する。
ができ、しかも拡散だけで製作できるＳＩサイリスタ構
造及び静電誘導効果を含んだ半導体装置を提供する。ま
たＮ＋エミッタがベース内にあるため、ベース間の間の
距＠ａ又はｂを小さくできるので、容易に微細な構造を
実現できる。さらに第１図又は第２図においてＰ＋ベー
スの間の部分はペース′１極による空乏層だけでなく、
電極２２によっても空乏層５０が形成されるため、静電
誘導の効果が大きくなり、ターンオフ能力が拡大する。
次に本発明の実施例を第３図及び第４図を参照して説明
する。第３図は第２図を具体的に示した実施例であシ、
便宜上２つの例を同一の図面内に示している。第４図は
ＭＯＳＦＥＴでエミッタオープ／を実現する回路をモノ
リシックに形成したものである。
する。第３図は第２図を具体的に示した実施例であシ、
便宜上２つの例を同一の図面内に示している。第４図は
ＭＯＳＦＥＴでエミッタオープ／を実現する回路をモノ
リシックに形成したものである。
まずＮ−基板（１００Ωで３００μｍ）の基板ウェハを
用意し、これにＮ＋拡散１２−１と５５を形成する。
用意し、これにＮ＋拡散１２−１と５５を形成する。
次に全体を酸化し５ｉ０２ ｉｌｌ （１μｍ ）を形
成し、ＰＦＰ工穆で３０を残して残りをとりさる。これ
をマスクとして約１０ｊｇｍのＰ＋拡散層１４と１１を
同時に形成し、表面をｘｏｏｏｉのゲート酸化膜で覆う
。次にポリシリコン電極６０を形成し、これと３０をマ
スクとしてボロンイオンのイオン注入で５μｍのＮ＋エ
ミッタ１６を拡散し、その後０．２μｍの浅いＮ＋ソー
ス層６１を形成する。最後にλ１ ′（極２１ 、２２
と裏側の電極２０を形成して終了する。
成し、ＰＦＰ工穆で３０を残して残りをとりさる。これ
をマスクとして約１０ｊｇｍのＰ＋拡散層１４と１１を
同時に形成し、表面をｘｏｏｏｉのゲート酸化膜で覆う
。次にポリシリコン電極６０を形成し、これと３０をマ
スクとしてボロンイオンのイオン注入で５μｍのＮ＋エ
ミッタ１６を拡散し、その後０．２μｍの浅いＮ＋ソー
ス層６１を形成する。最後にλ１ ′（極２１ 、２２
と裏側の電極２０を形成して終了する。
第３図の構造では、２１層１４は右側半分に示すように
１４−１と１４−２の２つに分離して行うことも可能で
ある。この場合には１４−１と１６はポリシリコン電極
形成後、全く同じ拡散窓を用いて自己整合的に形成でき
る。
１４−１と１４−２の２つに分離して行うことも可能で
ある。この場合には１４−１と１６はポリシリコン電極
形成後、全く同じ拡散窓を用いて自己整合的に形成でき
る。
第３図の構造では、酸化膜３ｏの上はゲート電極２１が
のっており、第１図及び第２図と同じ効果を得ることが
できる。
のっており、第１図及び第２図と同じ効果を得ることが
できる。
第１図及び第２図は本発明の基本概念を説明するための
図、第３図及び第４図は本発明の一実施例を説明するた
めの図、第５図及び第６図は本発明の詳細な説明するた
めの図である。 １１：Ｐエミッタ、１２：Ｎベース、１４：Ｐベース、
１６：Ｎエミッタ、２１：ゲート電極、２２：カソード
電極、５０：空乏層。 代理人弁理士 則近憲佑 （ほか１名）第 １ 図 第 ４ １ 第５図 第 ６ 図
図、第３図及び第４図は本発明の一実施例を説明するた
めの図、第５図及び第６図は本発明の詳細な説明するた
めの図である。 １１：Ｐエミッタ、１２：Ｎベース、１４：Ｐベース、
１６：Ｎエミッタ、２１：ゲート電極、２２：カソード
電極、５０：空乏層。 代理人弁理士 則近憲佑 （ほか１名）第 １ 図 第 ４ １ 第５図 第 ６ 図
Claims (1)
- 第一導電型の第一層と、反対導電型の第２層と、この
表面に形成した複数の第一導電型の拡散領域１と、この
内に少くともその一部を自己整合的に拡散形成した反対
導電型の拡散領域２と、拡散領域１にはさまれた第２層
の一部が表面の絶縁膜の下に露出している部分を備え、
拡散領域１にゲート又はカソード電極をもちかつ、拡散
領域１にはさまれ、表面に露出した第２層の上に絶縁膜
を介してゲート電極又はカソード電極を備えたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054330A JPH0680817B2 (ja) | 1985-03-20 | 1985-03-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60054330A JPH0680817B2 (ja) | 1985-03-20 | 1985-03-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214470A true JPS61214470A (ja) | 1986-09-24 |
| JPH0680817B2 JPH0680817B2 (ja) | 1994-10-12 |
Family
ID=12967579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60054330A Expired - Lifetime JPH0680817B2 (ja) | 1985-03-20 | 1985-03-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680817B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205957A (ja) * | 1987-02-21 | 1988-08-25 | Matsushita Electric Works Ltd | 静電誘導サイリスタ |
| US5210432A (en) * | 1989-11-30 | 1993-05-11 | Kabushiki Kaisha Toshiba | Insulated gate gto thyristor |
| US5461242A (en) * | 1992-11-06 | 1995-10-24 | Toyo Denki Seizo Kabushiki Kaisha | Insulated gate static induction thyristor with a split gate type shorted cathode structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108773A (ja) * | 1981-11-23 | 1983-06-28 | ゼネラル・エレクトリツク・カンパニイ | タ−ンオフ時に活性ベ−ス領域から多数キヤリヤを急速に除去する半導体素子およびその製造方法 |
| JPS58151061A (ja) * | 1982-02-03 | 1983-09-08 | ゼネラル・エレクトリツク・カンパニイ | タ−ンオン及びタ−ンオフできる半導体装置 |
| JPS58197771A (ja) * | 1982-04-05 | 1983-11-17 | ゼネラル・エレクトリツク・カンパニイ | 通電能力を改善した絶縁ゲ−ト整流器 |
| JPS60164359A (ja) * | 1984-02-07 | 1985-08-27 | Nec Corp | 半導体装置 |
-
1985
- 1985-03-20 JP JP60054330A patent/JPH0680817B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108773A (ja) * | 1981-11-23 | 1983-06-28 | ゼネラル・エレクトリツク・カンパニイ | タ−ンオフ時に活性ベ−ス領域から多数キヤリヤを急速に除去する半導体素子およびその製造方法 |
| JPS58151061A (ja) * | 1982-02-03 | 1983-09-08 | ゼネラル・エレクトリツク・カンパニイ | タ−ンオン及びタ−ンオフできる半導体装置 |
| JPS58197771A (ja) * | 1982-04-05 | 1983-11-17 | ゼネラル・エレクトリツク・カンパニイ | 通電能力を改善した絶縁ゲ−ト整流器 |
| JPS60164359A (ja) * | 1984-02-07 | 1985-08-27 | Nec Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205957A (ja) * | 1987-02-21 | 1988-08-25 | Matsushita Electric Works Ltd | 静電誘導サイリスタ |
| JPH0553306B2 (ja) * | 1987-02-21 | 1993-08-09 | Matsushita Electric Works Ltd | |
| US5210432A (en) * | 1989-11-30 | 1993-05-11 | Kabushiki Kaisha Toshiba | Insulated gate gto thyristor |
| US5461242A (en) * | 1992-11-06 | 1995-10-24 | Toyo Denki Seizo Kabushiki Kaisha | Insulated gate static induction thyristor with a split gate type shorted cathode structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680817B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| GB2087649A (en) | Semiconductor switching devices | |
| JPH0427712B2 (ja) | ||
| KR890004495B1 (ko) | 반도체 장치 | |
| JPH0624244B2 (ja) | 複合半導体装置 | |
| JP2577345B2 (ja) | 半導体装置 | |
| JPS6211272A (ja) | 高耐圧プレ−ナ型半導体装置 | |
| JPS61214470A (ja) | 半導体装置 | |
| JP2581149B2 (ja) | 薄膜高耐圧半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH0671077B2 (ja) | 改良したエミッタ領域を具備しタ−ンオフ能力を持ったサイリスタ及びその製造方法 | |
| JP3109274B2 (ja) | 半導体装置およびその製造方法 | |
| JP2712098B2 (ja) | 半導体装置 | |
| JP4017763B2 (ja) | 静電誘導トランジスタ | |
| JPS60236265A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS59150474A (ja) | 半導体装置 | |
| JPS5850775A (ja) | 静電誘導型サイリスタ | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JP3435171B2 (ja) | 高耐圧半導体素子 | |
| JPH06244428A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP2825303B2 (ja) | 絶縁ゲート付きｇｔｏサイリスタの製造方法 | |
| JPH0669093B2 (ja) | 半導体素子の製造方法 | |
| JPH0234938A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |