JPS62160760A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62160760A JPS62160760A JP228586A JP228586A JPS62160760A JP S62160760 A JPS62160760 A JP S62160760A JP 228586 A JP228586 A JP 228586A JP 228586 A JP228586 A JP 228586A JP S62160760 A JPS62160760 A JP S62160760A
- Authority
- JP
- Japan
- Prior art keywords
- base
- sic
- film
- type
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＳｉＣまたは５ＩＰＯ５をエミッタ部のみパターニング
、エツチングし、エミッタ以外の領域に酸素イオンとボ
ロンイオンをそれぞれイオン注入し、ベース抵抗、寄生
容量の小さなヘテロジャンクション・バイポーラ・トラ
ンジスタを作る。
、エツチングし、エミッタ以外の領域に酸素イオンとボ
ロンイオンをそれぞれイオン注入し、ベース抵抗、寄生
容量の小さなヘテロジャンクション・バイポーラ・トラ
ンジスタを作る。
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、ワイドギャップエミッタとなるべきシリ
コンカーバイト（ＳｉＣ） マタＬ＊ ＳＴＰＯ５（Ｓ
ｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ Ｐｏ１ｙｃｒｙｓｔ
ａｌｌｉｎｅ ５ｉｌｉｃｏｎ ）をエミッタ領域
のみを残すようにエツチングした後に、それ以外の領域
に酸素およびボロンのイオンをイオン注入し、ベースの
寄生容Ｍｌ （Ｃａｎ ）とベース抵抗（Ｒｂｂ’）と
を小にする方法に関するものである。
詳しく言えば、ワイドギャップエミッタとなるべきシリ
コンカーバイト（ＳｉＣ） マタＬ＊ ＳＴＰＯ５（Ｓ
ｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ Ｐｏ１ｙｃｒｙｓｔ
ａｌｌｉｎｅ ５ｉｌｉｃｏｎ ）をエミッタ領域
のみを残すようにエツチングした後に、それ以外の領域
に酸素およびボロンのイオンをイオン注入し、ベースの
寄生容Ｍｌ （Ｃａｎ ）とベース抵抗（Ｒｂｂ’）と
を小にする方法に関するものである。
従来のバイポーラトランジスタはシリコン基板にホモジ
ャンクション（ｈｏｍｏ ｊｕｎｃｔｉｏｎ ） ＮＰ
Ｎを形成して作られた。第２図はかかるジャンクション
のバンド構造が示されるが、Ｎ型のバンドギャップＥｇ
は同じ材料で作られているのでＰ型のバンドギャップＥ
ｇに等しいものとなっている。そこで、不純物濃度の差
においてエミッタ濃度Ｎ＋がベース濃度Ｐ−よりも大な
ることを利用して電流増幅率（ｈＦＥ）を稼ぐことにな
る。
ャンクション（ｈｏｍｏ ｊｕｎｃｔｉｏｎ ） ＮＰ
Ｎを形成して作られた。第２図はかかるジャンクション
のバンド構造が示されるが、Ｎ型のバンドギャップＥｇ
は同じ材料で作られているのでＰ型のバンドギャップＥ
ｇに等しいものとなっている。そこで、不純物濃度の差
においてエミッタ濃度Ｎ＋がベース濃度Ｐ−よりも大な
ることを利用して電流増幅率（ｈＦＥ）を稼ぐことにな
る。
そこで、エミッタ／ベースにヘテロジャンクションをも
ったバイポーラトランジスタが提案された。ヘテロジャ
ンクションのバンド構造は第３図に示され、エミッタが
ワイドギャップになるような、すなわちＥｇｌ ＞ Ｅ
ｇｌになるような材料をもってくると、エレクトロンは
矢印Ｉに示される如くバリヤｑＶｎをこえて流れ、他方
ホールは矢印■で示す如くに流れるが、ＱＶｐの大きさ
のバリヤがホールに対して存在する。このバリヤｑＶＩ
）はｑＶｎより大であるため電子電流に比ベホール電流
が流れ難くなる。すなわちエミッタ効率が上がることに
なる。かくして、Ｉｐが小になりｈＦＥを大きくとるこ
とができる。いいかえると、濃度差においてエミッタ濃
度に対してベース濃度が高濃度であっても、ホールに対
するバンドギャップが大きいからホール電流が流れ難く
なり、ベース濃度が高くても問題はない。そこでヘテロ
ジャンクションにおいてはベース濃度を大きくすること
ができる点において、ホモジャンクションではｈＦＩ：
を稼ぐためにベース濃度を低く抑えなければならないの
と異なる。
ったバイポーラトランジスタが提案された。ヘテロジャ
ンクションのバンド構造は第３図に示され、エミッタが
ワイドギャップになるような、すなわちＥｇｌ ＞ Ｅ
ｇｌになるような材料をもってくると、エレクトロンは
矢印Ｉに示される如くバリヤｑＶｎをこえて流れ、他方
ホールは矢印■で示す如くに流れるが、ＱＶｐの大きさ
のバリヤがホールに対して存在する。このバリヤｑＶＩ
）はｑＶｎより大であるため電子電流に比ベホール電流
が流れ難くなる。すなわちエミッタ効率が上がることに
なる。かくして、Ｉｐが小になりｈＦＥを大きくとるこ
とができる。いいかえると、濃度差においてエミッタ濃
度に対してベース濃度が高濃度であっても、ホールに対
するバンドギャップが大きいからホール電流が流れ難く
なり、ベース濃度が高くても問題はない。そこでヘテロ
ジャンクションにおいてはベース濃度を大きくすること
ができる点において、ホモジャンクションではｈＦＩ：
を稼ぐためにベース濃度を低く抑えなければならないの
と異なる。
ここで、ベース濃度を低くするとベース抵抗が大になり
、また濃度が低いと空乏層の拡がりが大になってパンチ
スルーが発生しやすくなり、ベース幅を小さく （また
は狭く）するには限界がある。
、また濃度が低いと空乏層の拡がりが大になってパンチ
スルーが発生しやすくなり、ベース幅を小さく （また
は狭く）するには限界がある。
それに対してヘテロジャンクションにすると、ベース濃
度を大きくとれるので、ベース抵抗が小になり、空乏層
の拡がりが小さいからパンチスルーに強くなる。その結
果、ベース幅を狭くしても十分対応できることになる。
度を大きくとれるので、ベース抵抗が小になり、空乏層
の拡がりが小さいからパンチスルーに強くなる。その結
果、ベース幅を狭くしても十分対応できることになる。
ということは、ベース抵抗が小さく、かつ、狭いベース
幅のトランジスタが得られ、周波数特性（ｆＴ）や遅延
特性（ｔｐｄ）が改良される。
幅のトランジスタが得られ、周波数特性（ｆＴ）や遅延
特性（ｔｐｄ）が改良される。
以上を要約すると、エミッタとベースの接合において、
エミッタのバンドギャップが大なる材料でバイポーラト
ランジスタを作れば、ベース抵抗が小で、遮断周波数が
高く速度の速いトランジスタが得られるものである。
エミッタのバンドギャップが大なる材料でバイポーラト
ランジスタを作れば、ベース抵抗が小で、遮断周波数が
高く速度の速いトランジスタが得られるものである。
従来、ワイドギャップのエミッタ材料としては、ＧａＡ
ｓなる化合物半導体に対してＧａＡｌＡｓが用いられて
きたが、シリコン（Ｓｉ）に対してバンドギャップの大
なる適当な材料が見出されなかった。
ｓなる化合物半導体に対してＧａＡｌＡｓが用いられて
きたが、シリコン（Ｓｉ）に対してバンドギャップの大
なる適当な材料が見出されなかった。
しかし、最近はＳｔに対してバンドギャップの大なる材
料としてＳｉＣまたは５ＩＰＯ５をＳｉＣ上に成長せし
める方法が開発された。
料としてＳｉＣまたは５ＩＰＯ５をＳｉＣ上に成長せし
める方法が開発された。
第４図にＳｉＣを用いる従来例が断面図で示され、同図
において、３１は図示しないＮ“型の埋込層とＮ型エピ
タキシャル層が形成されたシリコン基板、３２はベース
領域、３３はＳ＋０２膜、３４はワイドギャップエミッ
タを構成するＳｉＣ膜で、かかる構造においてはベース
領域上にプレーナ状にワイドギャップ材料が堆積されて
エミッタを構成するものである。
において、３１は図示しないＮ“型の埋込層とＮ型エピ
タキシャル層が形成されたシリコン基板、３２はベース
領域、３３はＳ＋０２膜、３４はワイドギャップエミッ
タを構成するＳｉＣ膜で、かかる構造においてはベース
領域上にプレーナ状にワイドギャップ材料が堆積されて
エミッタを構成するものである。
かかるトランジスタは前記したヘテロジャンクションの
利点を備えるものであるが、ベース領域の面積が大で、
図に矢印で囲った部分に寄生容量が発生し、コレクタ・
ベース容量（Ｃｃβ）を大にし、トランジスタのスイッ
チングスピードを低下させ、またベース抵抗（１？ｂｂ
’）がベース面積が大なる分だけ増加する問題がある。
利点を備えるものであるが、ベース領域の面積が大で、
図に矢印で囲った部分に寄生容量が発生し、コレクタ・
ベース容量（Ｃｃβ）を大にし、トランジスタのスイッ
チングスピードを低下させ、またベース抵抗（１？ｂｂ
’）がベース面積が大なる分だけ増加する問題がある。
本発明はこのような点に鑑みて創作されたもので、Ｓｉ
Ｃで構成したワイドギャップエミッタをもつトランジス
タにおいて、従来の寄生容量を減少させ、あわせてベー
ス抵抗を小に抑えたバイポーラトランジスタを製造する
方法を提供することを目的とする。
Ｃで構成したワイドギャップエミッタをもつトランジス
タにおいて、従来の寄生容量を減少させ、あわせてベー
ス抵抗を小に抑えたバイポーラトランジスタを製造する
方法を提供することを目的とする。
第１図（ａ）ないし＋ｄ）は本発明実施例の断面図であ
る。
る。
本発明においては、通常の技術によってＰ−型シリコン
基板１１にＮ＋型埋込層１２、Ｎ−型エピタキシャル層
１３、Ｐ＋型ベース領域１４、フィールド酸化膜１５を
作った後にＮ型にドープした５ｉＣ１ｌ１１６を形成し
、その上にＳｉＯ２膜を被着し、Ｓｉ０２１１１をパタ
ーニングして得られる ５ｉ０２パターン１７をマスク
にして５ｉＣ１１％１６をエンチングしてＳｉＣパター
ン１６ａを作り、次いで酸素イオンを高加速電圧でイオ
ン注入し、続いて低加速電圧でボロンをイオン注入し、
ベース領域１４の底部のバルク内に５ｉ０２層１８を作
る。
基板１１にＮ＋型埋込層１２、Ｎ−型エピタキシャル層
１３、Ｐ＋型ベース領域１４、フィールド酸化膜１５を
作った後にＮ型にドープした５ｉＣ１ｌ１１６を形成し
、その上にＳｉＯ２膜を被着し、Ｓｉ０２１１１をパタ
ーニングして得られる ５ｉ０２パターン１７をマスク
にして５ｉＣ１１％１６をエンチングしてＳｉＣパター
ン１６ａを作り、次いで酸素イオンを高加速電圧でイオ
ン注入し、続いて低加速電圧でボロンをイオン注入し、
ベース領域１４の底部のバルク内に５ｉ０２層１８を作
る。
上記した方法では、高加速電圧によって酸素イオンが基
板表面から深いところまでｔＴ′ち込まれることによっ
てベース領域１４の下にＳｉＯ＋層１８が作られ、これ
によってコレクタ・ベース間の容量が遮断されるのでＣ
ｃ６が小になり、次にボロンイオンが低加速電圧でイオ
ン注入されてベースの表面にボロンイオンが打ち込まれ
ているので、ベース電極のコンタクトが補償され、ベー
ス抵抗が小になるものである。
板表面から深いところまでｔＴ′ち込まれることによっ
てベース領域１４の下にＳｉＯ＋層１８が作られ、これ
によってコレクタ・ベース間の容量が遮断されるのでＣ
ｃ６が小になり、次にボロンイオンが低加速電圧でイオ
ン注入されてベースの表面にボロンイオンが打ち込まれ
ているので、ベース電極のコンタクトが補償され、ベー
ス抵抗が小になるものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図（ａ）参照：
Ｐ−型シリコン基板１１に通常の技術でＮ＋型の埋込層
１２を形成し、エピタキシャル成長によってＮ−型エピ
タキシャル層１３を形成し、選択酸化法で素子分離層と
なるフィールド酸化膜１５を形成し、フィールド酸化膜
で囲まれた領域内にＰ型不純物例えばボロンをイオン注
入してベース領域１４を３０００〜５０００人の深さに
形成する。続いてｎ型にドープされたシリコンカーバイ
ト （ＳｉＣ）を２０００〜４０００人の厚さに堆積し
てＳｔＣ膜１６を作る。ＳｉＣに代えてＳ Ｉ ＰＯＳ
を用いてもよく、またフィールド酸化膜に代えて素子分
離Ｕ溝を設けてもよい。
１２を形成し、エピタキシャル成長によってＮ−型エピ
タキシャル層１３を形成し、選択酸化法で素子分離層と
なるフィールド酸化膜１５を形成し、フィールド酸化膜
で囲まれた領域内にＰ型不純物例えばボロンをイオン注
入してベース領域１４を３０００〜５０００人の深さに
形成する。続いてｎ型にドープされたシリコンカーバイ
ト （ＳｉＣ）を２０００〜４０００人の厚さに堆積し
てＳｔＣ膜１６を作る。ＳｉＣに代えてＳ Ｉ ＰＯＳ
を用いてもよく、またフィールド酸化膜に代えて素子分
離Ｕ溝を設けてもよい。
第１図（ｂ）参照：
ＳｉＣ膜１６の上にＳｉＯ２を被着し、ＳｉＯ２を形成
すべきエミッタに対応してパターニングしてＳｉＯ２パ
ターン１７を形成し、それをマスクにしてＳｉＣ膜１６
を例えば（Ｃｈ ＋ ０２ ）ガスを用いるリアクティ
ブ・イオン・エツチング（ＲＩＥ ）でエツチング。
すべきエミッタに対応してパターニングしてＳｉＯ２パ
ターン１７を形成し、それをマスクにしてＳｉＣ膜１６
を例えば（Ｃｈ ＋ ０２ ）ガスを用いるリアクティ
ブ・イオン・エツチング（ＲＩＥ ）でエツチング。
してエミッタ領域を構成するＳｉＣパターン１６ａを残
す。ＳｉＣのエツチングのためのマスク材は５ｉ０２に
限定されるものではなく、その他の材料例えばシリコン
窒化膜を用いてもよい。
す。ＳｉＣのエツチングのためのマスク材は５ｉ０２に
限定されるものではなく、その他の材料例えばシリコン
窒化膜を用いてもよい。
第１図（Ｃ１参照：
次いで、酸素イオンを３００ＫｅＶ高加速電圧でシリコ
ン基板ｌｌ中に深＜ （０，５〜１．０μｍ）までイ
オン注入し、引続きボロンイオンを４０ＫｅＶの低加速
電圧でイオン注入する。図において矢印はイオン注入を
模式的に示す。
ン基板ｌｌ中に深＜ （０，５〜１．０μｍ）までイ
オン注入し、引続きボロンイオンを４０ＫｅＶの低加速
電圧でイオン注入する。図において矢印はイオン注入を
模式的に示す。
かかるイオン注入の結果、シリコン基板１１には前記し
た深さのところに絶縁層すなわち５ｉ０２層１８が形成
され、またボロンのイオン注入によって基板表面がＰ＋
型になってベース電極のコンタクトが良好にとれるよう
になり、ベース抵抗の低減化に有効である。
た深さのところに絶縁層すなわち５ｉ０２層１８が形成
され、またボロンのイオン注入によって基板表面がＰ＋
型になってベース電極のコンタクトが良好にとれるよう
になり、ベース抵抗の低減化に有効である。
第１図＋ｄ）参照：
ＳｉＯ＋パターン１７を除去し、保護膜１９（例えばＳ
ｉＯ２膜）を形成し、それに電極窓を窓開けし、エミッ
タ電極２０、ベース電極２１を形成する。
ｉＯ２膜）を形成し、それに電極窓を窓開けし、エミッ
タ電極２０、ベース電極２１を形成する。
以上述べてきたように本発明によれば、上記の如くに形
成したバイポーラトランジスタにおいて、エミッタ領域
は、前辺ってエピタキシャル層に形成されたベース領域
１４上にＳｉＣパターン１６ａで構成され、ベース電極
２１はボロンがイオン注入された基板表面とコンタクト
をとっているので、ヘテロジャンクションのワイドギャ
ップエミッタの前記した利点が存在し、ベースで引出し
部は３１０２層１８の絶縁材の上に延在するので寄生容
量が低減され、またベース電極２１はＰ１型の基板表面
とコンタクトをとるのでベース抵抗が小になる利点があ
る。
成したバイポーラトランジスタにおいて、エミッタ領域
は、前辺ってエピタキシャル層に形成されたベース領域
１４上にＳｉＣパターン１６ａで構成され、ベース電極
２１はボロンがイオン注入された基板表面とコンタクト
をとっているので、ヘテロジャンクションのワイドギャ
ップエミッタの前記した利点が存在し、ベースで引出し
部は３１０２層１８の絶縁材の上に延在するので寄生容
量が低減され、またベース電極２１はＰ１型の基板表面
とコンタクトをとるのでベース抵抗が小になる利点があ
る。
第１図（ａｌないし＋ｄ）は本発明実施例の断面図、第
２図と第３図はそれぞれホモジャンクションとヘテロジ
ャンクションのバンド構造を示す図、第４図は従来例断
面図である。 第１図において、 １１はシリコン基板、 １２は埋込層、 １３はエピタキシャル層、 １４はベース領域、 １５はフィールド酸化膜、 １６はＳｉＣ膜、 １６ａはＳｉＣパターン、 １７は ５ｉ０２パターン、 １８は ５ｉ０２層、 １９は保護膜、 ２０はエミッタ電極、 ２１はベース電極である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 不七すヤ／クシ１ンバンド′１１〜図 へテロジダン
７ン曹ンｌぐンドａＸａ第２図 第３（４ 従米例釘面困 第４図
２図と第３図はそれぞれホモジャンクションとヘテロジ
ャンクションのバンド構造を示す図、第４図は従来例断
面図である。 第１図において、 １１はシリコン基板、 １２は埋込層、 １３はエピタキシャル層、 １４はベース領域、 １５はフィールド酸化膜、 １６はＳｉＣ膜、 １６ａはＳｉＣパターン、 １７は ５ｉ０２パターン、 １８は ５ｉ０２層、 １９は保護膜、 ２０はエミッタ電極、 ２１はベース電極である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 不七すヤ／クシ１ンバンド′１１〜図 へテロジダン
７ン曹ンｌぐンドａＸａ第２図 第３（４ 従米例釘面困 第４図
Claims (1)
- 【特許請求の範囲】 素子分離層（１５）によって限定される活性領域に一導
電型のベース領域（１４）を形成し、ベース領域上にシ
リコンに対してバンドギャップの大なる材料のエミッタ
構成部材（１６ａ）を形成することからなるヘテロジャ
ンクション・バイポーラトランジスタの製造方法におい
て、 該部材（１６ａ）をマスクにベース領域中に酸素イオン
を拡散して外部ベース領域の底部に絶縁層（１８）を形
成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP228586A JPS62160760A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP228586A JPS62160760A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62160760A true JPS62160760A (ja) | 1987-07-16 |
Family
ID=11525097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP228586A Pending JPS62160760A (ja) | 1986-01-10 | 1986-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62160760A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239134A (ja) * | 1991-01-11 | 1992-08-27 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
| US5536952A (en) * | 1992-03-24 | 1996-07-16 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor |
| EP0767490A1 (en) * | 1995-10-02 | 1997-04-09 | Motorola, Inc. | Method of etching silicon carbide |
-
1986
- 1986-01-10 JP JP228586A patent/JPS62160760A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239134A (ja) * | 1991-01-11 | 1992-08-27 | Mitsubishi Electric Corp | 半導体集積回路装置及びその製造方法 |
| US5536952A (en) * | 1992-03-24 | 1996-07-16 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor |
| US5624853A (en) * | 1992-03-24 | 1997-04-29 | Sumitomo Electric Industries, Ltd. | Method for forming heterojunction bipolar transistors |
| EP0767490A1 (en) * | 1995-10-02 | 1997-04-09 | Motorola, Inc. | Method of etching silicon carbide |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2590842B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| JP2868780B2 (ja) | ダブルヘテロ接合・反転ベーストランジスタ | |
| JP2921859B2 (ja) | 半導体集積回路 | |
| JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH0521442A (ja) | 半導体装置 | |
| JPH0452627B2 (ja) | ||
| JPS62160762A (ja) | 半導体装置 | |
| JPS62160761A (ja) | 半導体装置 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03125476A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0453108B2 (ja) | ||
| JPS62159463A (ja) | 半導体装置の製造方法 | |
| JPH0453110B2 (ja) | ||
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH08213407A (ja) | 半導体装置 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH0458705B2 (ja) | ||
| JPS6320871A (ja) | 半導体装置 |