JPS62159463A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62159463A JPS62159463A JP78586A JP78586A JPS62159463A JP S62159463 A JPS62159463 A JP S62159463A JP 78586 A JP78586 A JP 78586A JP 78586 A JP78586 A JP 78586A JP S62159463 A JPS62159463 A JP S62159463A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sic
- base
- polysilicon
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ポリシリコンにシリコンカーバイト（ＳｉＣ）またはＳ
Ｓｅｍ１−Ｉｎ５ｕｌａｔｉｎ Ｐｏ１ｙ−ｃｒｙｓｔ
ａｌｌｉｎｅ Ｓｉ１．１ｃｏｎ（ＳＩＰＯＳ ）構造
を形成した後に、エネルギービーム・アニールにより活
性化する。
Ｓｅｍ１−Ｉｎ５ｕｌａｔｉｎ Ｐｏ１ｙ−ｃｒｙｓｔ
ａｌｌｉｎｅ Ｓｉ１．１ｃｏｎ（ＳＩＰＯＳ ）構造
を形成した後に、エネルギービーム・アニールにより活
性化する。
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、少なくとも絶縁膜の開口部上にＰ （Ｎ
）型の多結晶シリコン（ポリシリコン）、Ｎ （Ｐ）型
のＳｉＣを成長し、エネルギービームでアニールするこ
とによりベース、エミッタを活性化する方法に関するも
のである。
詳しく言えば、少なくとも絶縁膜の開口部上にＰ （Ｎ
）型の多結晶シリコン（ポリシリコン）、Ｎ （Ｐ）型
のＳｉＣを成長し、エネルギービームでアニールするこ
とによりベース、エミッタを活性化する方法に関するも
のである。
従来のバイポーラトランジスタはシリコン基板にホモジ
ャンクション（ｈｏｍｏ ｊｕｎｃｔｉｏｎ ） ＮＰ
Ｎを形成して作られた。第２図はかかるジャンクション
のバンド構造が示されるが、Ｎ型のバンドギャップＶｇ
は同じ材料で作られているのでＰ型のバンドギャップＶ
ｇに等しいものとなっている。そこで、不純物濃度の差
においてエミック濃度Ｎ＋がベース濃度Ｐ−よりも大な
ることを利用して電流増幅率（ｈｐε）を稼ぐことにな
る。
ャンクション（ｈｏｍｏ ｊｕｎｃｔｉｏｎ ） ＮＰ
Ｎを形成して作られた。第２図はかかるジャンクション
のバンド構造が示されるが、Ｎ型のバンドギャップＶｇ
は同じ材料で作られているのでＰ型のバンドギャップＶ
ｇに等しいものとなっている。そこで、不純物濃度の差
においてエミック濃度Ｎ＋がベース濃度Ｐ−よりも大な
ることを利用して電流増幅率（ｈｐε）を稼ぐことにな
る。
そこで、エミッタ／ベースにヘテロジャンクションをも
ったバイポーラトランジスタが提案された、ヘテロジャ
ンクションのバンド構造は第３図に示され、エミッタが
ワイドギャップになるような、すなわちＶｇｌ ＞νｇ
２になるような材料をもってくると、エレクトロンは矢
印■に示される如くに流れ、他方ホールは矢印■で示す
如くに流れるが、１シｇ１−Ｖｇ２１の大きさのバリヤ
がより大きくホールに対して存在する。ということはホ
ール電流が流れ難くなる。すなわちエミッタ効率が上が
ることになる。かくして、Ｉｐが小になりｈＦＥを大き
くとることができる。いいかえると、濃度差においてエ
ミッタ濃度に対してベース濃度が高濃度であっても、ホ
ールに対するバンドギャップが大きいからホール電流が
流れ難くなり、ベース濃度が高（でも問題はない。そこ
でヘテロジャンクションにおいてはベース濃度を大きく
することができる点において、ホモジャンクションでは
ｈＦＥを稼ぐためにベース濃度を低（抑えなければなら
ないのと異なる。
ったバイポーラトランジスタが提案された、ヘテロジャ
ンクションのバンド構造は第３図に示され、エミッタが
ワイドギャップになるような、すなわちＶｇｌ ＞νｇ
２になるような材料をもってくると、エレクトロンは矢
印■に示される如くに流れ、他方ホールは矢印■で示す
如くに流れるが、１シｇ１−Ｖｇ２１の大きさのバリヤ
がより大きくホールに対して存在する。ということはホ
ール電流が流れ難くなる。すなわちエミッタ効率が上が
ることになる。かくして、Ｉｐが小になりｈＦＥを大き
くとることができる。いいかえると、濃度差においてエ
ミッタ濃度に対してベース濃度が高濃度であっても、ホ
ールに対するバンドギャップが大きいからホール電流が
流れ難くなり、ベース濃度が高（でも問題はない。そこ
でヘテロジャンクションにおいてはベース濃度を大きく
することができる点において、ホモジャンクションでは
ｈＦＥを稼ぐためにベース濃度を低（抑えなければなら
ないのと異なる。
ここで、ベース濃度を低（するとベース抵抗が大になり
、また濃度が低いと空乏層の拡がりが大になってパンチ
スルーが発生しやすくなり、ベース幅を小さく くまた
は狭（）するには限界がある。
、また濃度が低いと空乏層の拡がりが大になってパンチ
スルーが発生しやすくなり、ベース幅を小さく くまた
は狭（）するには限界がある。
それに対してヘテロジャンクションにすると、ベース１
度を太き（とれるので、ベース抵抗が小になり、空乏層
の拡がりが小さいからパンチスルーに強くなる。その結
果、ベース幅を狭くしても十分対応できることになる。
度を太き（とれるので、ベース抵抗が小になり、空乏層
の拡がりが小さいからパンチスルーに強くなる。その結
果、ベース幅を狭くしても十分対応できることになる。
ということは、ベース抵抗が小さく、かつ、狭いベース
幅のトランジスタが得られ、周波数特性（ｆＴ）や遅延
特性（ｔｐｄ ）が改良される。
幅のトランジスタが得られ、周波数特性（ｆＴ）や遅延
特性（ｔｐｄ ）が改良される。
以上を要約すると、エミッタとベースの接合において、
エミッタのバンドギャップが大なる材料でバイポーラト
ランジスタを作れば、ベース抵抗が小で、遮断周波数が
高く速度の速いトランジスタが得られるものである。
エミッタのバンドギャップが大なる材料でバイポーラト
ランジスタを作れば、ベース抵抗が小で、遮断周波数が
高く速度の速いトランジスタが得られるものである。
従来、ワイドギャップのエミッタ材料としては、ＧａＡ
ｓなる化合物半導体に対してＧａＡｌ Ａｓが用いられ
てきたが、シリコン（Ｓｉ）に対してバンドギャップの
大なる適当な材料が見出されなかった。しかし、最近は
Ｓｉに対してバンドギャップの大なる材料としてＳｉＣ
または５ｉｐｏｓをＳｉＣ上に成長せしめる方法が開発
された。
ｓなる化合物半導体に対してＧａＡｌ Ａｓが用いられ
てきたが、シリコン（Ｓｉ）に対してバンドギャップの
大なる適当な材料が見出されなかった。しかし、最近は
Ｓｉに対してバンドギャップの大なる材料としてＳｉＣ
または５ｉｐｏｓをＳｉＣ上に成長せしめる方法が開発
された。
第４図にＳｉＣを用いる従来例が断面図で示され、同図
において、３１は図示しないＮ＋型の埋込層とＮ型エピ
タキシャル層が形成されたシリコン基板、３２はベース
領域、３３はＳｉＯ２膜、３４はワイドギャップエミッ
タを構成するＳｉＣ膜で、かかる構造においてはベース
領域上にブレーナ状にワイドギャップ材料が堆積されて
エミッタを構成するものである。
において、３１は図示しないＮ＋型の埋込層とＮ型エピ
タキシャル層が形成されたシリコン基板、３２はベース
領域、３３はＳｉＯ２膜、３４はワイドギャップエミッ
タを構成するＳｉＣ膜で、かかる構造においてはベース
領域上にブレーナ状にワイドギャップ材料が堆積されて
エミッタを構成するものである。
かかるトランジスタは前記したヘテロジャンクションの
利点を備えるものであるが、ベース領域の面積が大で、
図に矢印で囲った部分に寄生容量が発生し、コレクタ・
ベース容量（Ｃｃａ）を大にし、トランジスタのスイッ
チングスピードを低下させ、またベース抵抗（Ｒｂｂ’
）がベース面積が大なる分だけ増加する問題がある。
利点を備えるものであるが、ベース領域の面積が大で、
図に矢印で囲った部分に寄生容量が発生し、コレクタ・
ベース容量（Ｃｃａ）を大にし、トランジスタのスイッ
チングスピードを低下させ、またベース抵抗（Ｒｂｂ’
）がベース面積が大なる分だけ増加する問題がある。
本発明はこのような点に鑑みて創作されたちので、Ｓｉ
Ｃで構成したワイドギャップエミッタをもつトランジス
タにおいて、従来の寄生容量を減少させ、あわせてベー
ス抵抗を小に抑えたバイポーラトランジスタを製造する
方法を提供することを目的とする。
Ｃで構成したワイドギャップエミッタをもつトランジス
タにおいて、従来の寄生容量を減少させ、あわせてベー
ス抵抗を小に抑えたバイポーラトランジスタを製造する
方法を提供することを目的とする。
第１図は本発明実施例断面図で、同図において、１１は
Ｐ−型シリコン基板、１２はＮ＋型の埋込層、１３はＮ
−型のエピタキシャル層、１４はフィールド酸化膜、１
５はＰ＋型にドープしたポリシリコン膜、１６はＮ＋型
にドープしたＳｉＣ膜である。
Ｐ−型シリコン基板、１２はＮ＋型の埋込層、１３はＮ
−型のエピタキシャル層、１４はフィールド酸化膜、１
５はＰ＋型にドープしたポリシリコン膜、１６はＮ＋型
にドープしたＳｉＣ膜である。
本発明においては、埋込層１２、エピタキシャル層１３
、フィールド酸化膜１４が形成されたＰ−型シリコン基
板１１に、Ｐ＋型にドープしたポリシリコン（アモルフ
ァスシリコンでもよい））ＩＷ１５ヲ形成し、ポリシリ
コン膜１５の上に形成した絶縁膜１７にエミッタ形成の
ためのエミッタ窓１７を窓開けし、次いでＮ＋型にドー
プしたＳｔＣ膜１６を成長し、それをパターニングしエ
ネルギービームでエミッタ窓１７ａの下のポリシリコン
とｓｉｃ膜とを活性化して単結晶シリコン膜１５ａとそ
の上に単結晶ＳｉＣ膜１６ａとを作る。
、フィールド酸化膜１４が形成されたＰ−型シリコン基
板１１に、Ｐ＋型にドープしたポリシリコン（アモルフ
ァスシリコンでもよい））ＩＷ１５ヲ形成し、ポリシリ
コン膜１５の上に形成した絶縁膜１７にエミッタ形成の
ためのエミッタ窓１７を窓開けし、次いでＮ＋型にドー
プしたＳｔＣ膜１６を成長し、それをパターニングしエ
ネルギービームでエミッタ窓１７ａの下のポリシリコン
とｓｉｃ膜とを活性化して単結晶シリコン膜１５ａとそ
の上に単結晶ＳｉＣ膜１６ａとを作る。
単結晶ＳｉとＳｉＣの格子定数のミスマ・ノチは１０〜
２０％であるので、条件を最適化すると単結晶Ｓｉの上
に単結晶ＳｉＣを成長させることは可能であるが、上記
した方法においては、ポリシリコンの如き非単結晶シリ
コンの上にＳｉＣを成長し、エネルギービームの照射に
よってポリシリコンとＳｉＣを活性化し、エピタキシャ
ル層１３／単結晶シリコン１５ａ／単結晶ＳｉＣ１６ａ
でＮＰＮ接合を得るものである。
２０％であるので、条件を最適化すると単結晶Ｓｉの上
に単結晶ＳｉＣを成長させることは可能であるが、上記
した方法においては、ポリシリコンの如き非単結晶シリ
コンの上にＳｉＣを成長し、エネルギービームの照射に
よってポリシリコンとＳｉＣを活性化し、エピタキシャ
ル層１３／単結晶シリコン１５ａ／単結晶ＳｉＣ１６ａ
でＮＰＮ接合を得るものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図（ａ）参照：
Ｐ−型シリコン基板１１に、通常の技術によってＮ＋型
の埋込層１２を形成し、エピタキシャル成長によってＮ
−型のエピタキシャル層１３、また例えば選択酸化法で
素子分離のためのフィールド酸化膜１４を形成し、全面
にＰ＋型にドープした非単結晶シリコン膜としてポリシ
リコン膜１５を３０００〜５０００人の膜厚に成長する
。ポリシリコンに代えてアモルファスシリコンを成長し
てもよい。
の埋込層１２を形成し、エピタキシャル成長によってＮ
−型のエピタキシャル層１３、また例えば選択酸化法で
素子分離のためのフィールド酸化膜１４を形成し、全面
にＰ＋型にドープした非単結晶シリコン膜としてポリシ
リコン膜１５を３０００〜５０００人の膜厚に成長する
。ポリシリコンに代えてアモルファスシリコンを成長し
てもよい。
第１図（′ｂ）参照：
ポリシリコン膜１５の上に５ｉ０２膜１７を形成し、形
成すべきエミッタに対して５ｉ０２膜１７にエミッタ窓
１７ａを窓開けし、次いでＮ＋型にドープしたＳｉＣを
２０００〜４０００人の膜厚に成長して少なくともエミ
ッタ窓１７ａを埋め、図示の如くパクーニングする。エ
ミッタ窓１７ａの窓開けのときに電極窓１８をもＳｉＯ
＋膜１７に窓開けする。ＳｉＣに代えて５ＩＰＯＳを成
長してもよい。
成すべきエミッタに対して５ｉ０２膜１７にエミッタ窓
１７ａを窓開けし、次いでＮ＋型にドープしたＳｉＣを
２０００〜４０００人の膜厚に成長して少なくともエミ
ッタ窓１７ａを埋め、図示の如くパクーニングする。エ
ミッタ窓１７ａの窓開けのときに電極窓１８をもＳｉＯ
＋膜１７に窓開けする。ＳｉＣに代えて５ＩＰＯＳを成
長してもよい。
第１図（Ｃ１参照：
レーザまたは電子ビーム（ＥＢ）の如きエネルギービー
ム照射によって、ＳｉＣとその下のポリシリコンを活性
化し、単結晶ＳｉＣ膜１６ａ、真性ベース領域となる単
結晶Ｓｉ膜１５ａを作り、上からＮＰＮ接合を形成する
。
ム照射によって、ＳｉＣとその下のポリシリコンを活性
化し、単結晶ＳｉＣ膜１６ａ、真性ベース領域となる単
結晶Ｓｉ膜１５ａを作り、上からＮＰＮ接合を形成する
。
以後通常の技術に従って配線工程（図示せず）を行って
トランジスタを完成する。
トランジスタを完成する。
ベース引出し部分は、Ｐ−型の単結晶シリコン膜１５ａ
とポリシリコン膜１５とから成るが、それはフィールド
酸化膜１４（不活性領域）の上に延在するので、ベース
の寄生容量を低減する効果がある。
とポリシリコン膜１５とから成るが、それはフィールド
酸化膜１４（不活性領域）の上に延在するので、ベース
の寄生容量を低減する効果がある。
第４図に示した従来例では、図で矢印で囲む領域（ベー
ス引出し部分）に寄生容量が発生してトランジスタのス
イッチングスピードを遅らせたものである。本発明によ
ると、ベース引出し部分は前記した如く絶縁膜の上に延
在するため、かかる寄生容量が発生することなく、トラ
ンジスタのスイッチングスピードが速くなり、かつ、真
性ベースは単結晶化されたＳｉ膜１５ａで形成されてい
るのでベース抵抗が小さく抑えられる効果がある。
ス引出し部分）に寄生容量が発生してトランジスタのス
イッチングスピードを遅らせたものである。本発明によ
ると、ベース引出し部分は前記した如く絶縁膜の上に延
在するため、かかる寄生容量が発生することなく、トラ
ンジスタのスイッチングスピードが速くなり、かつ、真
性ベースは単結晶化されたＳｉ膜１５ａで形成されてい
るのでベース抵抗が小さく抑えられる効果がある。
以上述べてきたように本発明によれば、ヘテロジャンク
ションの利点を生かしたバイポーラトランジスタがシリ
コン基板に形成され、しかもこのトランジスタはベース
の寄生容量を低減しスイ・ンチング速度が高められる効
果がある。
ションの利点を生かしたバイポーラトランジスタがシリ
コン基板に形成され、しかもこのトランジスタはベース
の寄生容量を低減しスイ・ンチング速度が高められる効
果がある。
第１図＋ａ）ないしくＣ）は本発明実施例断面図、第２
図と第３図はそれぞれホモジャンクションとヘテロジャ
ンクションのギャップ構造を示す図、 第４図は従来例断面図である。 第１図において、 １１はシリコン基板、 １２は埋込層、 １３はエピタキシャル層、 １４はフィールド酸化膜、 １５はポリシリコン膜、 １５ａは単結晶膜、 １６はＳｉＣ膜、 １６ａは単結晶ＳｉＣ膜、 １７は ５ｉ０２膜、 １７ａはエミッタ窓、 １８はベース電極窓である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 本発明欠た例断旬図 第１図
図と第３図はそれぞれホモジャンクションとヘテロジャ
ンクションのギャップ構造を示す図、 第４図は従来例断面図である。 第１図において、 １１はシリコン基板、 １２は埋込層、 １３はエピタキシャル層、 １４はフィールド酸化膜、 １５はポリシリコン膜、 １５ａは単結晶膜、 １６はＳｉＣ膜、 １６ａは単結晶ＳｉＣ膜、 １７は ５ｉ０２膜、 １７ａはエミッタ窓、 １８はベース電極窓である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 本発明欠た例断旬図 第１図
Claims (1)
- 【特許請求の範囲】 一導電型の単結晶シリコン層（１３）の上に順に反対導
電型の非単結晶シリコン膜（１５）と絶縁膜（１７）を
形成し、少なくとも絶縁膜（１７）に形成したエミッタ
窓（１７ａ）を埋めるシリコンに対してバンドギャップ
の大なる材料膜（１６）を成長してなるヘテロジャンク
ションバイポーラトランジスタの製造において、 エネルギービームによって前記材料膜（１６）とその下
の非単結晶シリコン膜（１５）とを活性化することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP78586A JPS62159463A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP78586A JPS62159463A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159463A true JPS62159463A (ja) | 1987-07-15 |
Family
ID=11483350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP78586A Pending JPS62159463A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536952A (en) * | 1992-03-24 | 1996-07-16 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor |
-
1986
- 1986-01-08 JP JP78586A patent/JPS62159463A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536952A (en) * | 1992-03-24 | 1996-07-16 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor |
| US5624853A (en) * | 1992-03-24 | 1997-04-29 | Sumitomo Electric Industries, Ltd. | Method for forming heterojunction bipolar transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0864615A (ja) | バイポーラトランジスタの製造方法 | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2005011979A (ja) | 半導体装置およびその製造方法 | |
| JPH03209833A (ja) | 先進的エピタキシャル堆積技術を利用したＳｉ／ＳｉＧｅ異種接合バイポーラトランジスタ及びその製造方法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| JP4075218B2 (ja) | ヘテロ接合型半導体装置 | |
| JPS62159463A (ja) | 半導体装置の製造方法 | |
| JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03125476A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS62160760A (ja) | 半導体装置の製造方法 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH01187863A (ja) | 半導体装置 | |
| JPH02170540A (ja) | 半導体装置 | |
| JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0529332A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH01134968A (ja) | バイポーラ型半導体装置 | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0249432A (ja) | ヘテロバイポーラトランジスタ | |
| JP2646872B2 (ja) | バイポーラトランジスタの製造方法 | |
| WO2004077570A1 (ja) | バイポーラトランジスタおよび集積回路装置 | |
| JPH03292740A (ja) | バイポーラトランジスタ及びその製造方法 |