JPH0864615A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0864615A JPH0864615A JP7123859A JP12385995A JPH0864615A JP H0864615 A JPH0864615 A JP H0864615A JP 7123859 A JP7123859 A JP 7123859A JP 12385995 A JP12385995 A JP 12385995A JP H0864615 A JPH0864615 A JP H0864615A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- polycrystalline
- isolation
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 239000000470 constituent Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 8
- 230000012010 growth Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 208000001840 Dandruff Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QGLZXHRNAYXIBU-WEVVVXLNSA-N aldicarb Chemical compound CNC(=O)O\N=C\C(C)(C)SC QGLZXHRNAYXIBU-WEVVVXLNSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000034373 developmental growth involved in morphogenesis Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/117—Oxidation, selective
Abstract
(57)【要約】
【目的】 簡単に有利な最高周波数特性を有するバイポ
ーラトランジスタ、特にヘテロバイポーラトランジスタ
を製造する方法を提供する。 【構成】 単結晶リード層上にコレクタ帯域と、該コレ
クタ帯域を包囲するアイソレーション領域とを有する構
造化された第１の層を製造し、該第１の層上にディファ
レンシャル・エピタキシャルでコレクタ帯域上には単結
晶トランジスタ層列をかつ同時にアイソレーション領域
上には多結晶層列を成長させ、多結晶層列をベースリー
ドとして形成する。 【効果】 少ない寄生容量及び低いベースリード抵抗を
有する構成素子が得られる。
ーラトランジスタ、特にヘテロバイポーラトランジスタ
を製造する方法を提供する。 【構成】 単結晶リード層上にコレクタ帯域と、該コレ
クタ帯域を包囲するアイソレーション領域とを有する構
造化された第１の層を製造し、該第１の層上にディファ
レンシャル・エピタキシャルでコレクタ帯域上には単結
晶トランジスタ層列をかつ同時にアイソレーション領域
上には多結晶層列を成長させ、多結晶層列をベースリー
ドとして形成する。 【効果】 少ない寄生容量及び低いベースリード抵抗を
有する構成素子が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タの製造方法に関する。
タの製造方法に関する。
【０００２】
【従来の技術】最高度に集積された又は多機能回路の分
野でトランジスタを使用することは、構成素子の寸法の
縮小及び構成素子機能の速度の上昇を必要とする。慣用
のバイポーラトランジスタ（ＢＪＴ）のほかに、ますま
すヘテロバイポーラトランジスタ（ＨＢＴ）が重要視さ
れる。
野でトランジスタを使用することは、構成素子の寸法の
縮小及び構成素子機能の速度の上昇を必要とする。慣用
のバイポーラトランジスタ（ＢＪＴ）のほかに、ますま
すヘテロバイポーラトランジスタ（ＨＢＴ）が重要視さ
れる。
【０００３】バイポーラトランジスタは、その出力増幅
が１に低下する最大周波数Ｆｍａｘまで作動させること
ができる。
が１に低下する最大周波数Ｆｍａｘまで作動させること
ができる。
【０００４】周波数ＦｍａｘはベースＢとコレクタＣの
間の容量ＣBCとベース抵抗ＲBとの積の平方根に反比例
する。コレクタ−ベース容量は、不可避的にベース接点
により惹起される寄生容量及びエミッタ面積の大きさに
より決まる。抵抗ＲBは、実質的にベースのドーピング
及び厚さ、金属リードの導電性及び接触抵抗により決ま
る。
間の容量ＣBCとベース抵抗ＲBとの積の平方根に反比例
する。コレクタ−ベース容量は、不可避的にベース接点
により惹起される寄生容量及びエミッタ面積の大きさに
より決まる。抵抗ＲBは、実質的にベースのドーピング
及び厚さ、金属リードの導電性及び接触抵抗により決ま
る。
【０００５】寄生コレクタ容量を減少させるさせるため
には、欧州特許公開第０３５５７９９号明細書（Ａ２）
及び米国特許第４６６８３１号明細書から、多結晶半導
体材料及び／又は絶縁材料からなる層列に垂直な溝をエ
ッチングしかつトランジスタ層列を溝内に析出させるこ
とにより、同じ横方向寸法を有する活性トランジスタ領
域を成長させることが公知である。深い位置にあるトラ
ンジスタ層へのリードは、分離された水平帯域により行
われる。
には、欧州特許公開第０３５５７９９号明細書（Ａ２）
及び米国特許第４６６８３１号明細書から、多結晶半導
体材料及び／又は絶縁材料からなる層列に垂直な溝をエ
ッチングしかつトランジスタ層列を溝内に析出させるこ
とにより、同じ横方向寸法を有する活性トランジスタ領
域を成長させることが公知である。深い位置にあるトラ
ンジスタ層へのリードは、分離された水平帯域により行
われる。
【０００６】欧州特許公開第０１８９１３６号明細書か
ら、溝内に析出したトランジスタ層列のベースリード抵
抗を低下させるために、ベース領域を包囲する高濃度ド
ープされたベース接触領域を設けかつベースリードを、
このベース接触領域、多結晶帯域及び珪化物層により形
成することは公知である。
ら、溝内に析出したトランジスタ層列のベースリード抵
抗を低下させるために、ベース領域を包囲する高濃度ド
ープされたベース接触領域を設けかつベースリードを、
このベース接触領域、多結晶帯域及び珪化物層により形
成することは公知である。
【０００７】
【発明が解決しようとする課題】本発明の課題は、簡単
に有利な最高周波数特性を有する構成素子を製造するこ
とができる、バイポーラトランジスタ、特にヘテロバイ
ポーラトランジスタを製造する方法を提供することであ
った。
に有利な最高周波数特性を有する構成素子を製造するこ
とができる、バイポーラトランジスタ、特にヘテロバイ
ポーラトランジスタを製造する方法を提供することであ
った。
【０００８】
【課題を解決するための手段】本発明は、請求項１記載
に記載されている。請求項２以降には、本発明の有利な
実施態様及び構成が記載されている。
に記載されている。請求項２以降には、本発明の有利な
実施態様及び構成が記載されている。
【０００９】アイソレーション領域を有する第１の層を
前構造化することにより、ディファレンシャル・エピタ
キシャル成長のためのベースとして実質的に平坦な表面
が生じるので、引き続いてのディファレンシャル・エピ
タキシャルの際にトランジスタ構造が生じ、該トランジ
スタ構造の場合には、一面では垂直方向で自動的に多結
晶リード層は単結晶ベース層の高さになり、かつ他方で
は単結晶トランジスタ層は自己調整的に同じ横方向寸法
で重なって生じる。トランジスタ帯域の同じ横方向寸法
により及びベースリードの下のアイソレーション領域に
より、寄生容量は最小になる。本発明は、ベース層の高
濃度ドーピングにより同時に高濃度ドープされた、ひい
ては抵抗の低い多結晶リード層が生じ、かつ低濃度ドー
プされたエミッタ層に相当する多結晶層を導電性変化に
よりベースリードとして利用することできる形式のヘテ
ロバイポーラトランジスタを製造するために特に有利で
ある。
前構造化することにより、ディファレンシャル・エピタ
キシャル成長のためのベースとして実質的に平坦な表面
が生じるので、引き続いてのディファレンシャル・エピ
タキシャルの際にトランジスタ構造が生じ、該トランジ
スタ構造の場合には、一面では垂直方向で自動的に多結
晶リード層は単結晶ベース層の高さになり、かつ他方で
は単結晶トランジスタ層は自己調整的に同じ横方向寸法
で重なって生じる。トランジスタ帯域の同じ横方向寸法
により及びベースリードの下のアイソレーション領域に
より、寄生容量は最小になる。本発明は、ベース層の高
濃度ドーピングにより同時に高濃度ドープされた、ひい
ては抵抗の低い多結晶リード層が生じ、かつ低濃度ドー
プされたエミッタ層に相当する多結晶層を導電性変化に
よりベースリードとして利用することできる形式のヘテ
ロバイポーラトランジスタを製造するために特に有利で
ある。
【００１０】
【実施例】次に、図示の実施例につき本発明を詳細に説
明する。有利な実施例として、シリコン基板上のｎｐｎ
−ヘテロバイポーラトランジスタの製造を選択した。
明する。有利な実施例として、シリコン基板上のｎｐｎ
−ヘテロバイポーラトランジスタの製造を選択した。
【００１１】通常の方法で、低濃度ｐ-ドープされた基
板に高濃度ドープされたｎ+ドープされたバスタブ状領
域２を、例えばイオン注入し、引き続き拡散させること
により製造する（図１のａ）。この領域２は完成したト
ランジスタにおいて溝掘りされる低抵抗のコレクタリー
ド層として利用される。バスタブ状領域２を有する基板
１に、コレクタ層３を成長させ、そのｎ形ドーピングは
トランジスタのコレクタ帯域の所期のドーピングに相当
するように選択する（図１のｂ）。この層に、例えばフ
ォトリソグラフィー構造化及び半導体材料の局所的酸化
（ＬＯＣＯＳ又はリセス形（recessed）ＬＯＣＯＳ）に
よりアイソレーション領域４を形成する、該アイソレー
ション領域は有利には基板１ないしはバスタブ状領域２
まで達し、かつコレクタ層３内にコレクタ領域５及びコ
レクタ接続領域６を規定する（図１のｃ）。アイソレー
ション領域は、多数の構成素子構造の製造及び構成素子
の分離を同時に可能にする。
板に高濃度ドープされたｎ+ドープされたバスタブ状領
域２を、例えばイオン注入し、引き続き拡散させること
により製造する（図１のａ）。この領域２は完成したト
ランジスタにおいて溝掘りされる低抵抗のコレクタリー
ド層として利用される。バスタブ状領域２を有する基板
１に、コレクタ層３を成長させ、そのｎ形ドーピングは
トランジスタのコレクタ帯域の所期のドーピングに相当
するように選択する（図１のｂ）。この層に、例えばフ
ォトリソグラフィー構造化及び半導体材料の局所的酸化
（ＬＯＣＯＳ又はリセス形（recessed）ＬＯＣＯＳ）に
よりアイソレーション領域４を形成する、該アイソレー
ション領域は有利には基板１ないしはバスタブ状領域２
まで達し、かつコレクタ層３内にコレクタ領域５及びコ
レクタ接続領域６を規定する（図１のｃ）。アイソレー
ション領域は、多数の構成素子構造の製造及び構成素子
の分離を同時に可能にする。
【００１２】コレクタ層３の半導体材料内にアイソレー
ション領域４を製造する代わりに、溝の構造化エッチン
グ及び該溝へのアイソレーション材料の充填又はその他
の分離法を利用することもできる。
ション領域４を製造する代わりに、溝の構造化エッチン
グ及び該溝へのアイソレーション材料の充填又はその他
の分離法を利用することもできる。
【００１３】自体公知の方法で、例えばコレクタ接続帯
域６への局所的注入を用いて高濃度ドープされかつ領域
２に達するコレクタ接続部６′を製造することができる
（図１のｄ）。
域６への局所的注入を用いて高濃度ドープされかつ領域
２に達するコレクタ接続部６′を製造することができる
（図１のｄ）。
【００１４】アイソレーション領域の縁部の場合により
僅かな隆起部を別にして平坦な、構造化されたコレクタ
層３の表面（図１のｃ）に、引き続きディファレンシャ
ル・エピタキシャルにより、コレクタ帯域５上に単結晶
層列として高濃度ドープされたｐ+ドープされたベース
層７ａ、低濃度ドープされたｎ-ドープされたエミッタ
層８ａ及び高濃度ドープされたエミッタ層９ａ、及び同
時にアイソレーション領域上に相応してドープされた多
結晶層列７ｂ，８ｂ，９ｂを成長させる（図２のｅ）。
僅かな隆起部を別にして平坦な、構造化されたコレクタ
層３の表面（図１のｃ）に、引き続きディファレンシャ
ル・エピタキシャルにより、コレクタ帯域５上に単結晶
層列として高濃度ドープされたｐ+ドープされたベース
層７ａ、低濃度ドープされたｎ-ドープされたエミッタ
層８ａ及び高濃度ドープされたエミッタ層９ａ、及び同
時にアイソレーション領域上に相応してドープされた多
結晶層列７ｂ，８ｂ，９ｂを成長させる（図２のｅ）。
【００１５】Ｓｉ基板上にヘテロバイポーラトランジス
タを製造するために、ベース層７ａは有利には緊張した
ＳｉＧｅからなる。
タを製造するために、ベース層７ａは有利には緊張した
ＳｉＧｅからなる。
【００１６】単結晶領域からなる活性エミッタ帯域１０
の周囲に、自体公知の方法により析出材料を低濃度ドー
プされたエミッタ層８ａに対して高濃度ドープされたエ
ミッタ接続層９ａの層境界の下まで解放エッチングす
る、この場合に有利には活性エミッタ帯域１０の面積は
単結晶成長した層列の面積の広がりとほぼ同じである
（図２のｆ）。
の周囲に、自体公知の方法により析出材料を低濃度ドー
プされたエミッタ層８ａに対して高濃度ドープされたエ
ミッタ接続層９ａの層境界の下まで解放エッチングす
る、この場合に有利には活性エミッタ帯域１０の面積は
単結晶成長した層列の面積の広がりとほぼ同じである
（図２のｆ）。
【００１７】低濃度ｎ-ドープされた多結晶層の残余部
分８ｂは、好ましくは導電性変化により高濃度ドープさ
れた多結晶層７ｂのほかにベースリードとして使用する
ことができ、それによりベースリード抵抗を低下させる
ことができる。有利には自体公知の、例えば欧州特許公
開第０３５５７９９号明細書（Ａ２）から公知の方法に
より、多結晶ｎ-層の導電性を変化させる前に露出した
活性エミッタ帯域１０の周囲に遮蔽材料からなるリング
１１、いわゆるスペーサを製造する（図２のｆ）。
分８ｂは、好ましくは導電性変化により高濃度ドープさ
れた多結晶層７ｂのほかにベースリードとして使用する
ことができ、それによりベースリード抵抗を低下させる
ことができる。有利には自体公知の、例えば欧州特許公
開第０３５５７９９号明細書（Ａ２）から公知の方法に
より、多結晶ｎ-層の導電性を変化させる前に露出した
活性エミッタ帯域１０の周囲に遮蔽材料からなるリング
１１、いわゆるスペーサを製造する（図２のｆ）。
【００１８】多結晶層８ｂの導電性を変化させるために
は、特にイオン注入による別の導電形の反転ドーピング
及び珪化物への部分的転化が有利であり、これらは個々
に又は組み合わせて使用することができる。注入による
ｎ-からｐ-への反転ドーピングの際には、有利には多結
晶層７ｂを付加的に後ドープする。好ましくは、層７ｂ
の多結晶材料と層７ａの単結晶材料との間の境界は注入
領域にありかつ該注入領域により包囲されるので、多−
単移行部は電気的に障害を生じ得ない。注入はまたベー
スとコレクタの間のｐ−ｎドーピングの僅かな移動を惹
起することがあるが、このことはトランジスタ機能を劣
化しない。電気的に単一な高濃度ドープされたｐ+リー
ド層１４が生じ、該リード層は上方領域が付加的に珪化
物１２に転化される（図２のｇ）。エミッタの領域、す
なわち層９ａ上に、同時に珪化物を形成することができ
る。
は、特にイオン注入による別の導電形の反転ドーピング
及び珪化物への部分的転化が有利であり、これらは個々
に又は組み合わせて使用することができる。注入による
ｎ-からｐ-への反転ドーピングの際には、有利には多結
晶層７ｂを付加的に後ドープする。好ましくは、層７ｂ
の多結晶材料と層７ａの単結晶材料との間の境界は注入
領域にありかつ該注入領域により包囲されるので、多−
単移行部は電気的に障害を生じ得ない。注入はまたベー
スとコレクタの間のｐ−ｎドーピングの僅かな移動を惹
起することがあるが、このことはトランジスタ機能を劣
化しない。電気的に単一な高濃度ドープされたｐ+リー
ド層１４が生じ、該リード層は上方領域が付加的に珪化
物１２に転化される（図２のｇ）。エミッタの領域、す
なわち層９ａ上に、同時に珪化物を形成することができ
る。
【００１９】この配置では、別のアイソレーション層１
３、有利にはＳｉＯ2を析出させ、該層に窓を開けかつ
ベースリードのための金属接続接点ＫＢ及びエミッタ接
続のためにＫＥを製造することができる。
３、有利にはＳｉＯ2を析出させ、該層に窓を開けかつ
ベースリードのための金属接続接点ＫＢ及びエミッタ接
続のためにＫＥを製造することができる。
【００２０】半導体層内にアイソレーション領域を導入
することによる第１の層の構造化の代わりに、選択的実
施例が提供され、この場合にはバスタブ状領域２を有す
る基板１にアイソレーション層２３、有利にはＳｉＯ2
を施し、その厚さをコレクタ帯域のための所期の厚さと
同じに選択する（図３のａ）。このアイソレーション層
内に、窓２１を単結晶半導体表面まで解放する（図３の
ｂ）。アイソレーションを改良しかつ寄生容量を更に減
少させるために、より厚いアイソレーション層が所望さ
れる場合には、相応する深さのバスタブ状領域２を基礎
としてまずアイソレーション層２２を基板１及び鉢状領
域２に、例えば第１実施例と関連して記載した方法（Ｌ
ＯＣＯＳ、溝掘りアイソレーション）に基づき製造し、
その上にアイソレーション層２３を析出させることがで
きる。
することによる第１の層の構造化の代わりに、選択的実
施例が提供され、この場合にはバスタブ状領域２を有す
る基板１にアイソレーション層２３、有利にはＳｉＯ2
を施し、その厚さをコレクタ帯域のための所期の厚さと
同じに選択する（図３のａ）。このアイソレーション層
内に、窓２１を単結晶半導体表面まで解放する（図３の
ｂ）。アイソレーションを改良しかつ寄生容量を更に減
少させるために、より厚いアイソレーション層が所望さ
れる場合には、相応する深さのバスタブ状領域２を基礎
としてまずアイソレーション層２２を基板１及び鉢状領
域２に、例えば第１実施例と関連して記載した方法（Ｌ
ＯＣＯＳ、溝掘りアイソレーション）に基づき製造し、
その上にアイソレーション層２３を析出させることがで
きる。
【００２１】窓２１にｎ形ドープされた半導体材料を単
結晶でコレクタ帯域２５として析出させる。有利には、
析出は選択的に、すなわち酸化物層上に材料を同時に析
出させずに行う。この手段は、ガス組成の適当な調整に
よる通常の気相エピタキシャル法のために公知である。
成長時間は、コレクタ帯域の表面がアイソレーション層
２３とできる限り平坦であるように選択する（３の
ｃ）。それに引き続き図１ｄ及び以下に記載するように
ディファレンシャル・エピタキシャル工程を実施する。
コレクタ帯域の選択的成長及び引き続いてのディファレ
ンシャル成長は、専ら選択的析出の移行部のためにコレ
クタ帯域の必要な厚さが達成された後にエピタキシャル
のパラメータをディファレンシャル析出に切り替えるエ
ピタキシャル法で実施するのが特に有利である。
結晶でコレクタ帯域２５として析出させる。有利には、
析出は選択的に、すなわち酸化物層上に材料を同時に析
出させずに行う。この手段は、ガス組成の適当な調整に
よる通常の気相エピタキシャル法のために公知である。
成長時間は、コレクタ帯域の表面がアイソレーション層
２３とできる限り平坦であるように選択する（３の
ｃ）。それに引き続き図１ｄ及び以下に記載するように
ディファレンシャル・エピタキシャル工程を実施する。
コレクタ帯域の選択的成長及び引き続いてのディファレ
ンシャル成長は、専ら選択的析出の移行部のためにコレ
クタ帯域の必要な厚さが達成された後にエピタキシャル
のパラメータをディファレンシャル析出に切り替えるエ
ピタキシャル法で実施するのが特に有利である。
【００２２】本発明は、詳細に記載したｎｐｎ−ヘテロ
バイポーラトランジスタの有利な製造方法に限定される
ものでなく、類似した形式での相補ドーピング及び通常
のバイポーラトランジスタにも適用可能である。材料系
はＳｉ及びＳｉＧｅに制限されない。特にＩＩＩ−Ｖ半
導体材料も使用することができる。トランジスタ層の順
序が逆転されている“コレクタ−オン−トップ”配置の
可能性も提供される。アイソレーション領域の縁部での
局所的酸化の際に生じる隆起は、ディファレンシャル・
エピタキシャルを開始する前に、標準的方法で平坦化す
ることができる。
バイポーラトランジスタの有利な製造方法に限定される
ものでなく、類似した形式での相補ドーピング及び通常
のバイポーラトランジスタにも適用可能である。材料系
はＳｉ及びＳｉＧｅに制限されない。特にＩＩＩ−Ｖ半
導体材料も使用することができる。トランジスタ層の順
序が逆転されている“コレクタ−オン−トップ”配置の
可能性も提供される。アイソレーション領域の縁部での
局所的酸化の際に生じる隆起は、ディファレンシャル・
エピタキシャルを開始する前に、標準的方法で平坦化す
ることができる。
【００２３】本発明による方法に基づき製造されたＳｉ
Ｇｅ−ＨＢＴの典型的な値は、リセス形ＬＯＣＯＳを有
するアイソレーション領域を製造するために、深さ１μ
ｍ、コレクタ帯域５に関して、ドーピング５×１０16ｃ
ｍ-3及び層厚さ０．１〜０．５μｍ、ベース帯域７ａ及
び相応する多結晶層７ｂに関して、ドーピング５×１０
19ｃｍ-3を有する厚さ２０〜６０ｎｍのＳｉ0.8Ｇｅ0.2
層、エミッタ帯域８ａに関して、ドーピング１×１０18
ｃｍ-3を有する厚さ４０〜２００ｎｍのＳｉ層、エミッ
タ接点９ａに関して、ドーピング２×１０20ｃｍ-3を有
する厚さ２０〜３００ｎｍのＳｉ層、ＳｉＯ2スペーサ
１１の幅、１００〜２００ｎｍ、別のアイソレーション
領域１３に関して、厚さ１μｍ、接点ＫＢ，ＫＥ及び図
示されていないコレクタ接点の金属化に関して、厚さ１
μｍを有するＴｉＡｕであるが、但しこの有利な数値範
囲に本発明は制限されるものではない。
Ｇｅ−ＨＢＴの典型的な値は、リセス形ＬＯＣＯＳを有
するアイソレーション領域を製造するために、深さ１μ
ｍ、コレクタ帯域５に関して、ドーピング５×１０16ｃ
ｍ-3及び層厚さ０．１〜０．５μｍ、ベース帯域７ａ及
び相応する多結晶層７ｂに関して、ドーピング５×１０
19ｃｍ-3を有する厚さ２０〜６０ｎｍのＳｉ0.8Ｇｅ0.2
層、エミッタ帯域８ａに関して、ドーピング１×１０18
ｃｍ-3を有する厚さ４０〜２００ｎｍのＳｉ層、エミッ
タ接点９ａに関して、ドーピング２×１０20ｃｍ-3を有
する厚さ２０〜３００ｎｍのＳｉ層、ＳｉＯ2スペーサ
１１の幅、１００〜２００ｎｍ、別のアイソレーション
領域１３に関して、厚さ１μｍ、接点ＫＢ，ＫＥ及び図
示されていないコレクタ接点の金属化に関して、厚さ１
μｍを有するＴｉＡｕであるが、但しこの有利な数値範
囲に本発明は制限されるものではない。
【図１】ａ〜ｄは本発明によるバイポーラトランジスタ
の製造方法の第１実施例に基づく各製造工程を示す断面
図である。
の製造方法の第１実施例に基づく各製造工程を示す断面
図である。
【図２】ｅ〜ｈは図１のｄに引き続いた各製造工程を示
す断面図である。
す断面図である。
【図３】ａ〜ｃは本発明による製造方法の第２実施例に
基づく各製造工程を示す断面図である。
基づく各製造工程を示す断面図である。
１ 基板、 ２ バスタブ状領域、 ３ コレクタ層、
４ アイソレーション領域、 ５，２５ コレクタ帯
域、 ６ コレクタ接続帯域、 ７ａ ベース層、 ８
ａ エミッタ層、 ９ａ エミッタ接続層、 ７ｂ，８
ｂ，９ｂ 多結晶層列、 １０ 活性エミッタ帯域、
１１ リング、 １２ 珪化物、 １３，２２，２３
アイソレーション層１４、 リード層、 ２１ 窓
４ アイソレーション領域、 ５，２５ コレクタ帯
域、 ６ コレクタ接続帯域、 ７ａ ベース層、 ８
ａ エミッタ層、 ９ａ エミッタ接続層、 ７ｂ，８
ｂ，９ｂ 多結晶層列、 １０ 活性エミッタ帯域、
１１ リング、 １２ 珪化物、 １３，２２，２３
アイソレーション層１４、 リード層、 ２１ 窓
───────────────────────────────────────────────────── フロントページの続き (71)出願人 593093892 テミツク・テレフンケン・マイクロエレク トロニツク・ゲゼルシヤフト・ミツト・ベ シユレンクテル・ハフツング ＴＥＭＩＣ ＴＥＬＥＦＵＮＫＥＮ ｍｉ ｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ ドイツ連邦共和国ハイルブロン・テレージ エンシユトラーセ２ (72)発明者 ウルフ ケーニヒ ドイツ連邦共和国 ウルム スクルテトゥ スヴェーク ２ (72)発明者 アンドレアス グルーレ ドイツ連邦共和国 ウルム トベル ３ (72)発明者 アンドレアス シュッペン ドイツ連邦共和国 ウルム リヒャルトヴ ェーク 78 (72)発明者 ホルスト キッベル ドイツ連邦共和国 エアバッハ ブッヒェ ンシュトラーセ 23 (72)発明者 ハリー ディートリッヒ ドイツ連邦共和国 キルヒハルト フック スリンク 27 (72)発明者 ハインツ−アヒム ヘフナー ドイツ連邦共和国 ブラッケンハイム シ ュペルバーヴェーク 17
Claims (14)
- 【請求項１】 バイポーラトランジスタを製造する方法
において、単結晶リード層上にコレクタ帯域と、該コレ
クタ帯域を包囲するアイソレーション領域とを有する構
造化された第１の層を製造し、該第１の層上にディファ
レンシャル・エピタキシャルでコレクタ帯域上には単結
晶トランジスタ層列をかつ同時にアイソレーション領域
上には多結晶層列を成長させ、多結晶層列をベースリー
ドとして形成することを特徴とする、バイポーラトラン
ジスタの製造方法。 - 【請求項２】 構造化された第１の層のためにコレクタ
層内に選択的にアイソレーション領域を形成する、請求
項１記載の方法。 - 【請求項３】 アイソレーション領域をコレクタ層の半
導体材料の局所的酸化により形成する、請求項２記載の
方法。 - 【請求項４】 アイソレーション領域を溝掘エッチング
し、該溝にアイソレーション材料を析出させることによ
り形成する、請求項２記載の方法。 - 【請求項５】 構造化した第１の層のためにアイソレー
ション層内で窓をリード層に達するまで解放し、窓内に
選択的エピタキシャルで多結晶半導体材料をコレクタ帯
域のために析出させる、請求項１記載の方法。 - 【請求項６】 コレクタ帯域の析出後に同じエピタキシ
ャル法でプロセスパラメータを変えることによりディフ
ァレンシャル・エピタキシャル工程を実施する、請求項
５記載の方法。 - 【請求項７】 単結晶層列内部で活性エミッタ帯域を解
放する、請求項１から３までのいずれか１項記載の方
法。 - 【請求項８】 単結晶層列を低濃度ドープされたエミッ
タ層を有するヘテロバイポーラトランジスタの層列とし
て成長させ、かつ低濃度ドープされたエミッタ層に相当
する多結晶層をベースリードの一部として使用する、請
求項１から７までのいずれか１項記載の方法。 - 【請求項９】 低濃度ドープされたエミッタ層相当する
多結晶層をベース層の導電形に反転ドープする、請求項
８記載の方法。 - 【請求項１０】 反転ドーピングをイオン注入により実
施する、請求項９記載の方法。 - 【請求項１１】 多結晶ベースリード層を部分的に珪化
物に転化する、請求項１から１０までのいずれか１項記
載の方法。 - 【請求項１２】 多結晶材料と単結晶材料との境界を反
転ドーピング及び／又は珪化物転化の際に一緒に封じ込
める、請求項９から１１までのいずれか１項記載の方
法。 - 【請求項１３】 活性エミッタ帯域の解放した横方向境
界面に沿って反転ドーピング及び／又は珪化物転化を遮
断する材料からなるリングを製造する、請求項７から１
２までのいずれか１項記載の方法。 - 【請求項１４】 ベース層のために緊張したＳｉＧｅを
成長させる、請求項８から１３までのいずれか１項記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4417916A DE4417916A1 (de) | 1994-05-24 | 1994-05-24 | Verfahren zur Herstellung eines Bipolartransistors |
| DE4417916 | 1994-05-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864615A true JPH0864615A (ja) | 1996-03-08 |
Family
ID=6518720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7123859A Pending JPH0864615A (ja) | 1994-05-24 | 1995-05-23 | バイポーラトランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5587327A (ja) |
| EP (1) | EP0684639A1 (ja) |
| JP (1) | JPH0864615A (ja) |
| DE (1) | DE4417916A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009541979A (ja) * | 2006-06-21 | 2009-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デュアル・シャロー・トレンチ分離及び低いベース抵抗を有するバイポーラ・トランジスタ |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834800A (en) * | 1995-04-10 | 1998-11-10 | Lucent Technologies Inc. | Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions |
| EP0779652A2 (en) * | 1995-12-12 | 1997-06-18 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
| DE19609933A1 (de) * | 1996-03-14 | 1997-09-18 | Daimler Benz Ag | Verfahren zur Herstellung eines Heterobipolartransistors |
| EP0810646A3 (en) * | 1996-05-13 | 1998-01-14 | Trw Inc. | Method of fabricating very high gain heterojunction bipolar transistors |
| DE19845793A1 (de) | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845787A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845789A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| US6762479B2 (en) | 1998-11-06 | 2004-07-13 | International Business Machines Corporation | Microwave array transistor for low-noise and high-power applications |
| US6303975B1 (en) | 1999-11-09 | 2001-10-16 | International Business Machines Corporation | Low noise, high frequency solid state diode |
| DE10000645A1 (de) * | 2000-01-11 | 2001-07-12 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| US6674102B2 (en) * | 2001-01-25 | 2004-01-06 | International Business Machines Corporation | Sti pull-down to control SiGe facet growth |
| DE10104776A1 (de) * | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
| SE522891C2 (sv) * | 2001-11-09 | 2004-03-16 | Ericsson Telefon Ab L M | En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor |
| DE10160511A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Bipolarer Transistor |
| US6586818B1 (en) | 2002-03-08 | 2003-07-01 | International Business Machines Corporation | Self-aligned silicon germanium heterojunction bipolar transistor device with electrostatic discharge crevice cover for salicide displacement |
| US6767798B2 (en) * | 2002-04-09 | 2004-07-27 | Maxim Integrated Products, Inc. | Method of forming self-aligned NPN transistor with raised extrinsic base |
| DE102004017166B4 (de) * | 2004-04-01 | 2007-10-11 | Atmel Germany Gmbh | Verfahren zur Herstellung von Bipolar-Transistoren |
| DE102005021932A1 (de) * | 2005-05-12 | 2006-11-16 | Atmel Germany Gmbh | Verfahren zur Herstellung integrierter Schaltkreise |
| US8603883B2 (en) | 2011-11-16 | 2013-12-10 | International Business Machines Corporation | Interface control in a bipolar junction transistor |
| US10332972B2 (en) * | 2017-11-20 | 2019-06-25 | International Business Machines Corporation | Single column compound semiconductor bipolar junction transistor fabricated on III-V compound semiconductor surface |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4381201A (en) * | 1980-03-11 | 1983-04-26 | Fujitsu Limited | Method for production of semiconductor devices |
| US4339767A (en) * | 1980-05-05 | 1982-07-13 | International Business Machines Corporation | High performance PNP and NPN transistor structure |
| JPS5853822A (ja) * | 1981-09-25 | 1983-03-30 | Toshiba Corp | 積層半導体装置 |
| US5296391A (en) * | 1982-03-24 | 1994-03-22 | Nec Corporation | Method of manufacturing a bipolar transistor having thin base region |
| JPS61164262A (ja) | 1985-01-17 | 1986-07-24 | Toshiba Corp | 半導体装置 |
| US4663881A (en) * | 1985-03-28 | 1987-05-12 | Follett John L | Disintegrating casting weight and fish attractor |
| US4663831A (en) | 1985-10-08 | 1987-05-12 | Motorola, Inc. | Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers |
| GB2190790B (en) * | 1986-05-12 | 1989-12-13 | Plessey Co Plc | Improvements in transistors |
| JPS63124564A (ja) * | 1986-11-14 | 1988-05-28 | Toshiba Corp | 半導体装置の製造方法 |
| DE3828809A1 (de) | 1988-08-25 | 1990-03-01 | Licentia Gmbh | Verfahren zur herstellung von halbleiterbauelementen |
| JPH02150033A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH03209833A (ja) * | 1989-12-01 | 1991-09-12 | Hewlett Packard Co <Hp> | 先進的エピタキシャル堆積技術を利用したＳｉ／ＳｉＧｅ異種接合バイポーラトランジスタ及びその製造方法 |
| DE4102888A1 (de) * | 1990-01-31 | 1991-08-01 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors |
| JPH04137723A (ja) * | 1990-09-28 | 1992-05-12 | Nippon Steel Corp | 半導体積層基板の製造方法 |
| US5106767A (en) * | 1990-12-07 | 1992-04-21 | International Business Machines Corporation | Process for fabricating low capacitance bipolar junction transistor |
| US5110757A (en) * | 1990-12-19 | 1992-05-05 | North American Philips Corp. | Formation of composite monosilicon/polysilicon layer using reduced-temperature two-step silicon deposition |
| JP3130545B2 (ja) * | 1991-03-06 | 2001-01-31 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| EP0550962A3 (en) * | 1992-01-08 | 1993-09-29 | American Telephone And Telegraph Company | Heterojunction bipolar transistor |
| JP3156436B2 (ja) * | 1993-04-05 | 2001-04-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
-
1994
- 1994-05-24 DE DE4417916A patent/DE4417916A1/de not_active Withdrawn
-
1995
- 1995-05-04 EP EP95106710A patent/EP0684639A1/de not_active Ceased
- 1995-05-23 JP JP7123859A patent/JPH0864615A/ja active Pending
- 1995-05-23 US US08/447,947 patent/US5587327A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009541979A (ja) * | 2006-06-21 | 2009-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デュアル・シャロー・トレンチ分離及び低いベース抵抗を有するバイポーラ・トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4417916A1 (de) | 1995-11-30 |
| EP0684639A1 (de) | 1995-11-29 |
| US5587327A (en) | 1996-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0864615A (ja) | バイポーラトランジスタの製造方法 | |
| EP0591672B1 (en) | Method for fabricating bipolar junction and MOS transistors on SOI | |
| JP3195185B2 (ja) | バーチカル・ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| US5821149A (en) | Method of fabricating a heterobipolar transistor | |
| US5496745A (en) | Method for making bipolar transistor having an enhanced trench isolation | |
| JPH0562991A (ja) | 半導体装置及びその製造方法 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP2002252230A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0386413B1 (en) | Complementary transistor structure and method for manufacture | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3172031B2 (ja) | 半導体装置の製造方法 | |
| US5500554A (en) | Bipolar transistor having reduced base-collector capacitance while maintaining improved cut-off frequency | |
| JPH05235017A (ja) | 半導体装置 | |
| US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
| JPH08274108A (ja) | 半導体装置及びその製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JPH04152533A (ja) | 半導体装置 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JP3351661B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 | |
| JP2000124225A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05175209A (ja) | 半導体装置及びその製造方法 | |
| JPH0516175B2 (ja) | ||
| JP2002222938A (ja) | 半導体装置 | |
| JPH0355848A (ja) | 半導体装置の製造方法 |