DE10000645A1 - Bipolartransistor und Verfahren zu seiner Herstellung - Google Patents

Bipolartransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE10000645A1
DE10000645A1 DE2000100645 DE10000645A DE10000645A1 DE 10000645 A1 DE10000645 A1 DE 10000645A1 DE 2000100645 DE2000100645 DE 2000100645 DE 10000645 A DE10000645 A DE 10000645A DE 10000645 A1 DE10000645 A1 DE 10000645A1
Authority
DE
Germany
Prior art keywords
collector
doping
base
area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2000100645
Other languages
English (en)
Inventor
Bernd Heinemann
Dieter Knoll
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
Institut fuer Halbleiterphysik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut fuer Halbleiterphysik GmbH filed Critical Institut fuer Halbleiterphysik GmbH
Priority to DE2000100645 priority Critical patent/DE10000645A1/de
Publication of DE10000645A1 publication Critical patent/DE10000645A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung betrifft einen Bipolartransistor und ein Verfahren zu seiner Herstellung. DOLLAR A Aufgabe der Erfindung ist es, für kleinere Emitterbreiten die statischen und Hochgeschwindigkeitseigenschaften des Bipolartransistors zu verbessern, ohne gleichzeitig die Verfahrensabläufe komplizierter zu gestalten und die schädlichen Auswirkungen von Ausdiffusionseffekten bei Heterobipolartransistoren zu mindern. Erfindungsgemäß wird in einem Verfahren zur Herstellung eines Bipolartransistors eine Dotierung vom Leitfähigkeitstyp des Kollektors am seitlichen Rand des inneren Kollektorgebietes in Form einer seitlich verstärkten Kollektordotierung eingebracht und im Übergangsbereich von Basisanschlußdotierung zur inneren Basis eine Erhöhung der Kollektordotierung hervorgerufen. Die seitlich verstärkte Kollektordotierung wird mittels Implantation selbstpositionierend zur Basisanschlußdotierung eingebracht. Spacer-Techniken, unterschiedliche Implantationswinkel oder verschiedene laterale Streuungen bei der Implantation bewirken die Positionierung von Basisanschlußdotierung und der seitlich verstärkten Kollektordotierung zueinander.

Description

Die Erfindung betrifft einen Bipolartransistor und ein Verfahren zu seiner Herstellung.
Die Steigerung der Leistungsfähigkeit von vertikalen Bipolartransistoren im Hochgeschwin­ digkeitsbereich ist bei konventionellen Homo-Silizium-Transistoren (Bipolar Junction Tran­ sistor; BJT) vor allem durch die laterale Skalierung der Emitterstreifenbreite mit Hilfe von sogenannten Doppel-Polysilizium-Technologien erreicht worden, wie beispielsweise in J. Böck, A. Felder, T. F. Meister, M. Franosch, K. Aufinger, M. Wurzer, R. Schreiter, S. Boguth und L. Treitinger: A 50 GHz implanted base silicon bipolar technology with 35 GHz static fre­ quency divider, Symp. on VLSI Technology, S. 108-109, 1997 sowie in L. Ailloud, J. de Pontcharra, G. Bartoletti, J. Kirtsch, G. Auvert und A. Chantre: A performance comparison between 0.35 µm self-aligned and quasi-self-aligned double-polysilicon bipolar transistors, ESSDERC '97, S. 412-415, 1997 beschrieben.
In solchen Konstruktionen sind Emitterbreiten um oder unter 0,4 µm anzutreffen. Neuere Entwicklungen auf dem Gebiet der Silizium-Heteroepitaxie eröffnen gegenüber herkömmli­ chen, implantierten Homo-Silizium-Transistoren zusätzliche Freiheitsgrade für die Optimie­ rung des Basisprofils. Durch den Einbau von Germanium lassen sich übliche Werte der Stromverstärkung auch mit wesentlich höheren Schichtkonzentrationen der Basisdotierung und folglich mit kleineren Basisschichtwiderständen erzielen. Durch die Einführung eines niedrig dotierten Emitterabschnitts verschwindet die bei implantierten Basisprofilen wegen der Gefahr von Tunnelströmen notwendige Beschränkung der maximalen Dotierstoffkonzent­ ration am Basis-Emitter-Übergang auf Werte < 5 × 1018 cm-3. Im Vergleich zu konventionell eingebrachten Basisprofilen können somit bei in situ abgeschiedener Basisdotierung gleich­ zeitig kleinere Basisschichtwiderstände und Basisweiten erzeugt werden.
Neben dem Streben nach höherer Leistungsfähigkeit bewirkt insbesondere der Kostenfaktor Veränderungen der Transistorkonstruktion oder Prozeßtechnologie, wie beispielsweise in S. Niel, O. Rozeau, L. Ailloud, C. Hernandez, P. Llinares, M. Guillermet, J. Kirtsch, A. Monroy, J. de Pontcharra, G. Auvert, B. Blanchard, M. Mouis, G. Vincent und A. Chantre: A 54 GHz fmax implanted base 0.35 µm single-polysilicon bipolar technology, IEDM 1997, S. 807- 810 beschrieben.
Motiviert durch Vereinfachungen des Herstellungsprozesses bei Anwendung der differentiel­ len Epitaxie auf der einen Seite und in Anbetracht der möglichen Verbesserung elektrischer Parameter durch eine Silizium-Germanium-Basis auf der anderen Seite sind Versuche unter­ nommen worden, diese Vorteile in einer Einzel-Polysilizium-HBT-Technologie zu vereinen, siehe D. Knoll, B. Heinemann, K. E. Ehwald, P. Schley, W. Röpke, D. Bolze, J. Schlote, F. Herzel, und G. Fischer: Comparison of P in situ spike doped with As implanted poly silicon emitters concerning Si/SiGe/Si HBT application, ESSDERC '95, S. 627-630, 1995 bzw. C. A. King, R. W. Johnson, Y. K. Chen, T.-Y. Chiu, R. A. Cirelli, G. M. Chin, M. R. Frei, A. Kornblit und G. P. Schwartz: Integrable and low base resistance Si/Si1-xGx heterojunetion bi­ polar transistors using selective and non-selective rapid thermal epitaxy, IEDM 1995, S. 751-754.
An Stelle einer zweiten Polysiliziumschicht verwenden solche Technologien das während der Epitaxie auf Isolationsgebieten abgeschiedene polykristalline Material als Verbindung zwi­ schen innerer Basis und Basiskontakt. Dabei soll als innere Basis der Teil der Basis bezeich­ net sein, in den die vom Emitter ausgesandten Ladungsträger injiziert werden. Die Verbin­ dung zwischen dem Basiskontakt, der gewöhnlich als Metallzuführung ausgebildet ist, und der inneren Basis wird dann als Basisanschlußgebiet bezeichnet. Um die Leitfähigkeit des Basisanschlußgebietes zu erhöhen, wird die Dotierung mit einer Hochdosisimplantation ver­ stärkt. Bei der Ausheilung der Implantationsschäden kommt es ohne zusätzliche Maßnahmen, wie z. B. der Einbau von Kohlenstoff, durch beschleunigte Diffusion (Transient Enhanced Diffusion; TED) zu einer unakzeptablen Verbreiterung der inneren Basis. Diese sich auch lateral unter dem inneren Emitter ausbreitende Veränderung des Dotierungsprofils der inneren Basis verschlechtert vor allem bei Heterobipolartransistoren sowohl die statischen als auch die dynamischen Eigenschaften drastisch. Als innerer Emitter soll in diesem Zusammenhang der Randbereich des Emitters bezeichnet werden, von dem aus die Ladungsträger in Richtung Basis emittiert werden. Eine Vergrößerung des Abstandes der Implantationsfront zum inneren Emitter, z. B. durch technologische oder layoutmäßige Veränderungen, würde eine Ver­ schlechterung dynamischer Parameter hervorrufen.
Ein weiteres Problem kann bei Implantation der Basisanschlußgebiete in Verbindung mit E­ mitterbreiten von unter 0,5 µm entstehen. Insbesondere im Falle der differentiellen Epitaxie wird mit Hilfe der Implantation in das Basisanschlußgebiet dafür gesorgt, daß der Übergangsbereich vom einkristallin zum polykristallin gewachsenen Material ausreichend hoch vom Leitungstyp der Basis dotiert ist, damit eine Ausbreitung der Raumladungszone in dieses Ge­ biet und damit hohe Basis-Kollektor-Leckströme vermieden werden. Außerdem ist eine aus­ reichend hohe Ladungsträgerkonzentration bis in eine Tiefe, die der Eindringtiefe der Kon­ taktschicht (< 30 nm für typische Silizierungsschichten) entspricht, für niedrige Kontaktwi­ derstände unerläßlich. In der Regel sind mit diesen Forderungen Implantationsprofile verbun­ den, deren Eindringtiefe die kollektorseitige Basisgrenze wesentlich (typische Werte < 100 nm) übertrifft. Dadurch kann es zu einer seitlichen Einschnürung der beweglichen La­ dungsträger im inneren Kollektorgebiet kommen. Das innere Kollektorgebiet stellt den Teil des Kollektors dar, der an die innere Basis grenzt. Innerer Emitter, innere Basis und inneres Kollektorgebiet bilden das innere Transistorgebiet. Die zuvor beschriebene Einschnürung wird unter Umständen durch die laterale Streuung des Dotierstoffes unter die Implantations­ maske noch verstärkt.
Diese nachteilige Erscheinung bleibt auch dann erhalten, wenn die TED-Effekte durch epitak­ tischen Einbau bestimmter Stoffe, wie z. B. Kohlenstoff oder Sauerstoff, unterdrückt werden. Eine generelle Anhebung der Kollektordotierung würde geringere Emitter-Kollektor- Durchbruchsspannungen zur Folge haben.
Aufgabe der Erfindung ist es, einen Bipolartransistor und ein Verfahren zu seiner Herstellung vorzuschlagen, bei dem die Nachteile konventioneller Anordnungen überwunden werden, um insbesondere für kleinere Emitterbreiten die statischen und Hochgeschwindigkeitseigenschaf­ ten des Bipolartransistors zu verbessern, ohne gleichzeitig die Verfahrensabläufe komplizier­ ter zu gestalten bzw. eine größere Prozeßkomplexität zu verursachen. Weiterhin ist es Aufga­ be der Erfindung die schädlichen Auswirkungen von Ausdiffusionseffekten bei Heterobipo­ lartransistoren zu mindern.
Erfindungsgemäß wird diese Aufgabe durch die Merkmale der Ansprüche 1 und 12 erfüllt. Erfindungsgemäß wird vorgeschlagen, daß in einem Verfahren zur Herstellung eines Bipo­ lartransistors, bei dem auf einem einkristallinen Substratgebiet strukturierte Gebiete, beste­ hend aus einem Kollektorgebiet sowie dieses umgebende Isolationsgebiete, erzeugt werden, wobei über dem Kollektorgebiet ein Basisgebiet erzeugt wird und bei dem mittels Implantati­ on oder Eindiffusion die einkristallinen oder polykristallinen Gebiete zwischen Basiskontakt und innerer Basis (Basisanschlußgebiet) hoch dotiert werden, eine Dotierung vom Leitfähig­ keitstyp des Kollektors am seitlichen Rand des inneren Kollektorgebietes in Form einer seitlich verstärkten Kollektordotierung eingebracht wird und im Übergangsbereich von Basi­ sanschlußdotierung zur inneren Basis eine Erhöhung der Kollektordotierung eintritt. Die seitlich verstärkte Kollektordotierung wird vorzugsweise mittels Implantation und diese wiederum vorzugsweise selbstpositionierend zur Basisanschlußdotierung eingebracht. Gemäß der Erfindung werden wahlweise über Spacer-Techniken oder mit Hilfe unterschiedliche Im­ plantationswinkel die Basisanschlußdotierung und die seitlich verstärkte Kollektordotierung zueinander positioniert. In einer weiteren vorteilhaften Ausführung der Implantation bestim­ men verschiedene laterale Streuungen, die durch eine gezielte Wahl der Implantationsener­ gien und der Ionenart erreicht werden, die Position der Basisanschlußdotierung und der seit­ lich verstärkten Kollektordotierung zueinander. Dabei wird die Basisschicht als eine einkri­ stalline Epitaxieschicht abgeschieden. Vorzugsweise wird die Basisschicht in einer Hetero- Epitaxieschicht erzeugt.
Erfindungsgemäß sind zur Erzeugung der seitlich verstärkten Kollektordotierung in den an sich bekannten Verfahrensablauf, wie im Oberbegriff des Anspruchs 1 benannt, die folgenden Verfahrensschritte einzufügen:
  • - Abscheiden einer Hilfsschicht und deren Maskierung über der Emitter-Kontaktschicht und der Kollektor-Kontaktschicht in Verbindung mit Entfernen einer restlichen Si- Schicht,
  • - Einbringen der seitlich verstärkten Kollektordotierung am seitlichen Rand des inneren Kollektorgebietes und
  • - selbstjustierte, seitlich versetzte Dotierung des Basisanschlußgebietes.
In einer anderen Ausführung sind zur Erzeugung der seitlich verstärkten Kollektordotierung in den an sich bekannten Verfahrensablauf einzufügen:
  • - Lithographie und Ätzen der Emittermaskierung, der Kollektor-Kontaktschicht sowie Entfernen einer restlichen Si-Schicht,
  • - Einbringen der seitlich verstärkten Kollektordotierung am seitlichen Rand des inneren Kollektorgebietes,
  • - Einbringen von Spacern zur lateralen Begrenzung des Basisanschlußgebietes und
  • - Hochdosis-Implantation in das Basisanschlußgebiet.
In einer weiteren Ausführungsform zur Erzeugung der seitlich verstärkten Kollektordotierung sind in den an sich bekannten Verfahrensablauf einzufügen:
  • - Lithographie und Ätzen der Emittermaskierung, der Kollektor-Kontaktschicht sowie Entfernen einer restlichen Si-Schicht,
  • - Einbringen der seitlich verstärkten Kollektordotierung am seitlichen Rand des inneren Kollektorgebietes durch Implantation mit einem vorgegebenen Einfallswinkeln in das Basisanschlußgebiet und
  • - Hochdosis-Implantation in das Basisanschlußgebiet mit einem von der Implantation in das Basisanschlußgebiet abweichenden Winkel.
Der nach dem erfindungsgemäßen Verfahren hergestellte Bipolartransistor besitzt eine Dotie­ rung vom Leitfähigkeitstyp des Kollektors in Form einer seitlich verstärkten Kollektordotie­ rung, die in der Weise zur Basisanschlußdotierung positioniert ist, daß im Übergangsbereich von Basisanschlußdotierung zur inneren Basis eine Erhöhung der seitlich verstärkten Kollek­ tordotierung eintritt. Die Dotierung vom Leitfähigkeitstyp des Kollektors in Form der seitlich verstärkten Kollektordotierung kompensiert Ausläufer der Basisanschlußdotierung teilweise oder vollständig.
Bedingt durch die zwei- bzw. dreidimensionale Feldverteilung in der Umgebung des Über­ gangs von innerer Basis zur Basisanschlußdotierung und durch die Nähe der zusätzlichen Do­ tierung zum Basisanschlußgebiet wird eine Verschlechterung der Transistoreigenschaften in der Hochinjektion zu größeren Strömen hin verschoben, ohne daß sich die Emitter-Kollektor- oder Basis-Kollektor-Durchbruchsspannung erheblich verringert oder daß sich die Basis- Kollektor-Kapazität wesentlich erhöht. Die zusätzliche Dotierung gemäß der Erfindung ver­ bessert außerdem die statischen Eigenschaften, z. B. die Early-Spannung, oder das dynamische Verhalten, wie z. B. die Schaltgeschwindigkeit, bei Breiten des inneren Emitters unter 0,5 µm. Ferner werden die Ausläufer der Basisanschlußdotierung teilweise oder vollständig kompen­ siert, wodurch die externe Kapazität zwischen Basis und Kollektor verringert und die Durch­ bruchsspannung in diesem Gebiet vergrößert wird.
Ein Einfach-Polysilizium-Bipolartransistor mit implantiertem Basisanschlußgebiet gemäß der Erfindung erlaubt außerdem eine Unterdrückung der mit der Ausdiffusion der Basisdotierstof­ fe aus der SiGe-Schicht am Emitterrand verbundenen Auswirkungen auf die elektrischen Ei­ genschaften.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier Schutz beansprucht wird. Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher erläutert.
Die Zeichnungen zeigen:
Fig. 1 Schematische Darstellung eines Bipolartransistors,
Fig. 2 Schematische Darstellungen des für die Bauelementesimulation vereinfachten Tran­ sistorgebiets von Fig. 1 sowie Darstellung der Iso-Konzentrationslinien der Nettodo­ tierung mit und ohne seitlich verstärkte Kollektordotierung,
Fig. 3 Simulierte Transitfrequenzen als Funktion des Kollektorstromes für die Varianten mit und ohne seitlich verstärkte Kollektordotierung,
Fig. 4 Simulierte maximale Transitfrequenzen als Funktion der effektiven Emitterbreite für die Varianten mit und ohne seitlich verstärkte Kollektordotierung,
Fig. 5 Schematische Darstellung des Bipolartransistors nach Fig. 1 während der Herstel­ lung,
Fig. 6 Schematische Darstellung des Bipolartransistors nach Fig. 1 vor der differentiellen Epitaxie,
Fig. 7 Schematische Darstellung des Bipolartransistors nach Fig. 1 während der Implantati­ on der Gebiete außerhalb des inneren Transistors mit Dotierstoff vom Typ des Kol­ lektors,
Fig. 8 Schematische Darstellung des Bipolartransistors nach Fig. 1 nach Implantation und Strukturierung der Basisanschlußgebiete,
Fig. 9 Schematische Darstellung des Bipolartransistors nach Fig. 1 nach Planarisierung und
Fig. 10 Schematische Darstellung des Bipolartransistors nach Fig. 1 nach Strukturierung und Eindiffusion des Emitters.
Beispiel 1
Die Erfindung wird in diesem Beispiel im Zusammenhang mit einem Einfach-Poly-Silizium- Prozeß mit epitaktisch erzeugter Basis beschrieben. Es ist verständlich, daß ebenso Modifika­ tionen dieses Prozesses, wie z. B. Hetero-Epitaxie, möglich sind oder daß dieser Prozeß in eine konventionelle Bipolar-CMOS-(BiCMOS)-Technologie mit implantierter Basis eingebunden wird.
Fig. 1 zeigt schematisch einen Bipolartransistor 10 gemäß der Erfindung. Auf einem halblei­ tenden Substratgebiet 11 vom Leitfähigkeitstyp I ist ein Kollektorgebiet vom Leitfähigkeits­ typ II erzeugt worden, welches aus einer hochdotierten, vergrabenen Schicht 12 und einer schwächer dotierten Epitaxieschicht 13 besteht. Im Falle eines npn-Transistors bedingt ein n-leitender Kollektor einen n-leitenden Emitter sowie eine p-leitende Basis. Es sind aber auch die umgekehrten Dotierungsverhältnisse zugelassen, wodurch ein pnp-Transistor entstünde. Ferner besteht die Möglichkeit, eine geeignete Kollektordotierung mittels Implantation als retrograde Wanne zu realisieren. Feldisolationsgebiete 14 trennen im hier dargestellten Bei­ spiel die aktiven Gebiete, nämlich das aktive Transistorgebiet 15/1 und das Kollekto­ ranschlußgebiet 15/2 des Bipolartransistor 10 untereinander und von anderen, in Fig. 1 nicht dargestellten Bauelementen ab. An Stelle dessen ließen sich auch andere Isolationstechniken einsetzen, wie z. B. verspacerte Mesa-Anordnungen beziehungsweise tiefe oder flache Tren­ chisolationen. Ein Schachtimplant 16 verringert den Widerstand zwischen einer aus hoch do­ tiertem Polysilizium bestehenden Kollektor-Kontaktschicht 21/2 und der vergrabenen Schicht 12.
Eine Epitaxieschichtfolge, bestehend einer aus Pufferschicht 17, einer in situ dotierten Basis­ schicht 18 vom Leitfähigkeitstyp I sowie aus einer Deckelschicht 19, bedeckt das aktive Tran­ sistorgebiet 15/1 und einen Teil der Feldisolationsgebiete 14. Während die Pufferschicht 17, die Basisschicht 18 und die Deckelschicht 19 einkristallin über dem aktiven Transistorgebiet 15/1 und dem Kollektoranschlußgebiet 15/2 wachsen, entstehen entsprechende polykristalline Schichten 17/1, 18/1, 19/1 über den Feldisolationsgebieten 14. Die außerhalb des aktiven Transistorgebietes 15/1 strukturierten Epitaxieschichten 17/1; 18/1; 19/1 sind mit einer Isola­ tionsschicht 20 bedeckt.
Verwendet man an Stelle einer differentiellen eine selektive Epitaxie, bei der ein Wachstum ausschließlich über einkristallinem Gebiet erfolgt, oder eine konventionell mittels Implantati­ on oder Diffusion erzeugte Basis, entfällt im Unterschied zum Prozeßablauf mit differentieller Epitaxie die Strukturierung des Epitaxiestapels.
Die speziellen Werte für die Dicke, den Dotierstoffgehalt sowie die Materialzusammenset­ zung der Basisschicht 18 sind entsprechend den Erfordernissen der Funktion des Bipolartran­ sistors 10 einzustellen und unterliegen bezüglich dem Wesen der Erfindung keinen besonde­ ren Anforderungen. Im dargestellten Beispiel besteht die Basisschicht 18 aus Silizium, sie ist mit 2 × 1018 cm-3 p-dotiert und 40 nm dick. Es können aber auch andere Materialkompositionen und Dotierungsprofile verwendet werden.
Durch eine Öffnung in der Isolationsschicht 20 über dem aktiven Transistorgebiet 15/1 ist Dotierstoff aus einer aus hoch dotiertem Poly-Silizium bestehenden Emitter-Kontaktschicht 21/1 in das einkristalline Silizium eindiffundiert und bildet dort ein eindiffundiertes Emitter­ gebiet 22.
Außerhalb der das innere Transistorgebiet überlappenden Emitter-Kontaktschicht 21/1 ist selbstpositionierend eine zusätzliche Dotierung vom Leitfähigkeitstyp des Kollektors, die eine seitlich verstärkte Kollektordotierung 23 bildet, eingebracht worden. Das Profil der seitlich verstärkten Kollektordotierung 23 ist so eingestellt, daß das Nettodotierungsprofil in diesem Gebiet den Leitfähigkeitstyp des Kollektors annimmt und die maximale Nettokonzentration nicht kleiner ist als die des inneren Kollektorgebietes 13/1 innerhalb der schwächer dotierten Epitaxieschicht 13. Außerhalb des inneren Transistorgebietes, aber zurückgesetzt um die Wei­ te von Spacern 24 ist eine Basisanschlußdotierung 25 vom Leitungstyp der Basis enthalten. Eine weitere Isolationsschicht 26 trennt die Emitter-, Basis-, und Kollektorkontakte. Vervoll­ ständigt wird der Transistoraufbau durch je einen metallischen Emitterkontakt 27, Basiskon­ takt 28 und Kollektorkontakt 29.
Die Wirkungsweise der erfindungsgemäßen, seitlich verstärkten Kollektordotierung 23 wird mit Hilfe einer zweidimensionalen Bauelementesimulation gemäß Fig. 2 an einem npn-SiGe- Heterobipolartransistor beschrieben. Die Darlegungen lassen sich in entsprechender Weise auf einen Homo-Silizium-Transistor oder auf einen pnp-Transistor übertragen. In Fig. 2 sind schematische Darstellungen gezeigt, die das für die Bauelementesimulation vereinfachte Si­ mulationsgebiet näher beschreiben. Fig. 2a verdeutlicht die Konstruktionsmerkmale der Si­ mulationsstruktur sowie die wesentlichen Dotierungsgebiete. Ferner sind in Fig. 2b Darstel­ lungen der Iso-Konzentrationslinien der Nettodotierung für den konventionellen Fall ohne seitlich verstärkte Kollektordotierung 23 und in Fig. 2c für den erfindungsgemäßen Fall mit seitlich verstärkter Kollektordotierung 23 abgebildet.
Die prinzipielle Wirkung der seitlich verstärkten Kollektordotierung 23 auf das Hochfre­ quenzverhalten des Bipolartransistors 10 wird anhand der Kollektorstromabhängigkeit der Transitfrequenz fT in Fig. 3 für Kollektor-Emitter-Spannungen VCE von 1 und 2 V demonst­ riert. Die seitlich verstärkte Kollektordotierung 23 bedeutet eine Anhebung der Kollektordotierung im Randbereich des inneren Transistorgebietes, wodurch zwischen der Basi­ sanschlußdotierung 25 und dem inneren Transistorgebiet das Einsetzen von Hochstromeffek­ ten zu größeren Kollektorströmen hin verschoben wird. Dadurch steigt im Vergleich zu einer homogenen Kollektordotierung das Maximum der Transitfrequenz und der fT-Abfall ver­ schiebt sich zu größeren Kollektorströmen. Dagegen erscheint bei seitlich verstärkter Kollek­ tordotierung 23 im Unterschied zum Fall ohne diese bei kleinen Kollektorströmen eine ge­ ringfügige Verringerung von fT, die schon bei Vergrößerung der Kollektor-Emitter-Spannung VCE von 1 V auf 2 V praktisch verschwindet. Dieser Effekt wird gezielt erreicht, wenn die seit­ lich verstärkte Kollektordotierung 23 vorwiegend den vertikalen Rand der Basisanschlußdo­ tierung 25 umgibt. Dadurch ist der Flächenanteil dieses Gebietes, gemessen an der Gesamt­ fläche zwischen der Basisschicht 18 und dem inneren Kollektorgebiet 13/1, gering. Außerdem kann das Gebiet mit der seitlich verstärkten Kollektordotierung 23 durch die kombinierte, zweidimensionale Wirkung von Basis- und Basisanschlußdotierung 25 schon bei kleineren Sperrspannungen verarmt werden, als dies der Fall wäre, wenn sich die Profilverläufe im ein­ dimensionalen Fall gegenüber stehen würden.
In Fig. 4 wird für die Kollektor-Emitter-Spannungen VCE von 1 und 2 V gezeigt, daß für zwei verschiedene, in der Praxis typischerweise verwendete Niveaus der Kollektordotierung, die Nützlichkeit der seitlich verstärkten Kollektordotierung 23 zu kleineren effektiven Emitter­ weiten zunimmt, da der Abfall von fT gegenüber der konventionellen Variante deutlich ge­ schwächt wird.
Im folgenden wird das Verfahren zur Herstellung des Bipolartransistors 10 gemäß der Erfin­ dung dargelegt. Ausgangspunkt für das erfindungsgemäße Verfahren ist der in Fig. 5 darge­ stellte Aufbau, der die Herstellungsphase vor der Implantation zur Erzeugung einer seitlich verstärkten Kollektordotierung 23 zeigt. Zuvor ist in das p-dotiertes Silizium-Substratgebiet 11 nach photolithographischer Strukturierung die hoch dotierte, vergrabene n-Schicht 12 per Implantation eingebracht und ausgeheilt worden. Anschließend wurde epitaktisch die schwach dotierte n-leitende Epitaxieschicht 13 aufgebracht. Übliche Prozeßschritte haben das aktive Transistorgebiet 15/1 und das Kollektoranschlußgebiet 15/2 definiert. In den verblei­ benden Gebieten wurden die Feldisolationsgebiete 14 (z. B. LOCOS) erzeugt.
Mit Hilfe differentieller Epitaxie wurden die Pufferschicht 17; 17/1, die Basisschicht 18; 18/1 und die Deckelschicht 19; 19/1 abgeschieden, die auf den Feldisolationsgebieten 14 polykri­ stallin und auf dem aktiven Transistorgebiet 15/1 und dem Kollektoranschlußgebiet 15/2 ein­ kristallin gewachsen sind. Nach photolithographischer Strukturierung einer Maske sind mit Hilfe eines Plasmaätzschrittes außerhalb des späteren Transistor- und Basisanschlußgebietes die abgeschiedenen Silizium- bzw. Poly-Silizium-Schichten mit Ätzstopp auf den Feldisolati­ onsgebieten 14 entfernt worden. Anschließend wurde die Isolationsschicht 20 großflächig abgeschieden.
Durch photolithographische Strukturierung einer Lackmaske wurde anschließend das Kollek­ toranschlußgebiet 15/2 freigelegt und der Schachtimplant 16 eingebracht. Mit Hilfe einer wei­ teren Lackmaske ist sowohl im aktiven Transistorgebiet 15/1 als auch im Kollektoranschluß­ gebiet 15/2 die aus Oxid bestehende Isolationsschicht 20 vorzugsweise naßchemisch geätzt worden. Der Prozeß wurde fortgesetzt mit der Abscheidung einer amorphen Siliziumschicht. Diese kann bereits in situ während oder im Anschluß an die Abscheidung durch Implantation dotiert werden. Mit einem Lithographieschritt wurde die amorphe Siliziumschicht mit einer Hilfsschicht 30 über der Emitter-Kontaktschicht 21/1 und der Kollektor-Kontaktschicht 21/2 maskiert. In den übrigen Gebieten wird das amorphe Silizium bei einem Plasmaätzschritt mit Stopp auf der Isolationsschicht 20 entfernt.
In diesem Zustand erfolgt die in Fig. 5 symbolisch angedeutete Implantation zur Erzeugung der seitlich verstärkten Kollektordotierung 23. Dosis und Energie dieser Implantation sind so bemessen, daß am Ende des Gesamtprozesses eine Netto-Dotierstoffkonzentration resultiert, die nicht geringer ist als jene, die im inneren Kollektorgebiet 13/1 vorhanden ist.
Ein nachfolgender Spacer-Prozeß ermöglicht eine zur vorhergehenden Implantation selbstjus­ tierte, seitlich nach außen versetzte Dotierung des Basisanschlußgebietes. In Abhängigkeit von der Art der Spacer-Herstellung ist es möglich, die Spacer 24 im Prozeßablauf zu erhalten, wie in Fig. 1 gezeigt, oder aber zu entfernen. Nach Entfernen der Hilfsschicht 30 und an­ schließender Abdeckung der entstandenen Oberfläche mit Oxid folgt eine Temperung zur Ausheilung der Implantationsschäden sowie zur Bildung des eindiffundierten Emittergebietes 22. Der Prozeß wird vervollständigt durch das Öffnen der Kontaktlöcher für Emitter, Kollek­ tor und Basis sowie durch eine Standardmetallisierung für die Transistorkontakte.
Beispiel 2
Um mit Hilfe von Spacer-Prozessen eine zueinander versetzte Anordnung von Basi­ sanschlußdotierung 25 und seitlich verstärkter Kollektordotierung 23 zu erreichen, kann der an sich bekannte Prozeßablauf erfindungsgemäß verändert angewendet werden. Im Unter­ schied zu Beispiel 1 kann bei diesem erfindungsgemäß, veränderten Verfahren vorteilhafter­ weise eine Selbstjustage der Basisanschlußdotierung 25 zum eindiffundierten Emittergebiet 22 erreicht werden. Allerdings ist hierfür vorzugsweise ein CMP-Planarisierungsschritt (Chemical Mechanical Polishing) erforderlich.
Die Prozeßschritte bis einschließlich der Herstellung der Isolationsgebiete sind bei dem zwei­ ten Ausführungsbeispiel in gleicher Weise wie beim ersten Ausführungsbeispiel durchführ­ bar. Fig. 6 zeigt das Ergebnis dieser Prozeßfolge. Analog zum ersten Ausführungsbeispiel sind ein Substratgebiet 111, eine vergrabene Schicht 112, eine Epitaxieschicht 113 und Feld­ isolationsgebiete 114 dargestellt. Im Unterschied zum ersten Ausführungsbeispiel wurde nach einem üblichen Lackstrukturierungsprozeß ein Schachtimplant 116 bereits vor dem Epita­ xieschritt eingebracht.
Fig. 7 zeigt den Ausgangspunkt für das erfindungsgemäße Verfahren. Dieser Zustand wird durch die folgenden Prozeßschritte erreicht: Entfernen der für den Schachtimplanten 116 not­ wendigen Maskierung; differentieller Epitaxieschritt, bei dem die Pufferschichten 117; 117/1, die Basisschichten 118; 118/1 und die Deckelschichten 119; 119/1 auf dem aktiven Transistor­ gebiet 115/l und dem Kollektoranschlußgebiet 115/2 einkristallin und auf den Feldisolations­ gebieten 114 polykristallin aufwachsen; Aufbringen einer Doppelschicht bestehend aus SiO2 und Si3N4; Lithographie- sowie Plasmaätzschritt mit Stopp auf der aus SiO2-bestehenden Iso­ lationsschicht 120 zur Strukturierung der aus Si3N4 bestehenden Emittermaskierung 130.
Es folgt das Einbringen der seitlich verstärkten Kollektordotierung 123, vorzugsweise mittels Implantation gemäß Fig. 7. Dosis und Energie dieser Implantation sind wiederum so bemes­ sen, daß am Ende des Gesamtprozesses eine Netto-Dotierstoffkonzentration resultiert, die nicht geringer ist als jene, die im inneren Kollektorgebiet 113/1 vorhanden ist. Nun schließt sich eine Hochdosis-Implantation vom Typ der Basis in das Basisanschlußgebiet an. Die late­ ralen Ausläufer der Basisanschlußdotierung 125 können durch die Spacer 124 gegenüber der seitlich verstärkten Kollektordotierung 123 zurückgesetzt werden. Es ist jedoch auch möglich, diesen Versatz durch verschiedene Implantationswinkel zu erzeugen. So kann z. B. die seitlich verstärkte Kollektordotierung 123 mit einem Winkel von 44° implantiert werden, während die Basisanschlußdotierung 125 z. B. in einem Winkel von 0° eingebracht wird.
Anschließend wird mit Hilfe photolithographischer Strukturierung einer Maske und mittels geeigneter Ätzschritte die abgeschiedenen Silizium- bzw. Poly-Silizium-Schichten 117; 117/1, 118; 118/1, 119; 119/1 außerhalb der späteren Transistor- und Basisanschlußgebiete mit Ätz­ stopp auf den Feldisolationsgebieten 114 entfernt (siehe Fig. 8). Dabei ist eine Überätzung im Kollektoranschlußgebiet möglich.
Im weiteren Verlauf können nun SiO2-Spacer 124 an den senkrechten Wänden der Emitter­ maske 130 und am Rand des Epitaxiestapels angebracht werden, um einen Salizid-Prozeß für Basis- und Kollektoranschlußgebiet vorzubereiten. Im Gegensatz dazu wird in der hier vorge­ schlagenen Prozeßfolge auf diese Schritte verzichtet und im Zustand von Fig. 8 mit der ganz­ flächigen Abscheidung einer SiO2-Schicht 126 fortgesetzt. Nach einem CMP- Planarisierungsschritt, der den als Emittermaskierung 130 dienenden Nitrid-Stempel freilegt, entsteht die in Fig. 9 dargestellte planarisierte SiO2-Schicht 126. Der Prozeß wird weiterge­ führt mit einer gegenüber SiO2 selektiven Ätzung des als Emittermaskierung 130 dienenden Nitrid-Stempels. Ein Inside-Spacer 131, z. B. aus Polysilizium, definiert die Emitterbreite und ermöglicht einen sicheren Ätzstopp auf der SiO2-Zwischenschicht 120/1 beim Plasmaätzen. Es folgen die naßchemische Entfernung der SiO2-Zwischenschicht 120/1 über dem inneren Transistorgebiet und die Abscheidung einer amorphen oder polykristallinen Siliziumschicht für die Bildung des Polysiliziumemitters. Das amorphe oder polykristalline Silizium kann wie in Beispiel 1 bereits in-situ während oder im Anschluß an die Abscheidung durch Implantati­ on dotiert werden. Nach einem weiteren Lithographieschritt wird die amorphe oder polykri­ stalline Siliziumschicht mit plasmachemischen Mitteln strukturiert und es entsteht die in Fig. 10 gezeigte Struktur des Polysilizium-Emitters 121/1. Nach Abdeckung der entstandenen O­ berfläche mit Oxid folgt eine Temperung zur Ausheilung der Implantationsschäden sowie zur Bildung eines eindiffundierten Emittergebietes 122. Dabei diffundiert Dotierstoff aus dem hochdotierten Polysilizium-Emitter 121/1 in das einkristalline Silizium und es entsteht das eindiffundierte Emittergebiet 122. Der Prozeß wird vervollständigt durch das Öffnen der Kon­ taktlöcher für den Emitter, die Basis und den Kollektor und durch eine Standardmetallisierung für die Transistorkontakte.
Die Beschreibung des Verfahrensablaufes zeigt, daß sich das Einbringen der seitlich verstärk­ ten Kollektordotierung 23; 123 organisch in die etablierten Prozeßabläufe eingefügt und nicht zu einer größeren Prozeßkomplexität führt.
In der vorliegenden Erfindung wurde anhand konkreter Ausführungsbeispiele ein Bipolartran­ sistor und ein Verfahren zu seiner Herstellung erläutert. Es sei aber vermerkt, daß die vorlie­ gende Erfindung nicht auf die Einzelheiten der Beschreibung in den Ausführungsbeispielen eingeschränkt ist, da im Rahmen der Patentansprüche Änderungen und Abwandlungen bean­ sprucht werden.

Claims (15)

1. Verfahren zur Herstellung eines Bipolartransistors, bei dem auf einem einkristallinen Substratgebiet strukturierte Gebiete, bestehend aus einem Kollektorgebiet sowie dieses umgebende Isolationsgebiete, erzeugt werden, über dem Kollektorgebiet ein Basisgebiet erzeugt wird und bei dem mittels Implantation oder Eindiffusion die einkristallinen oder polykristallinen Gebiete zwischen Basiskontakt und Basisanschlußgebiete hoch dotiert werden, dadurch gekennzeichnet, daß eine Dotierung vom Leitfähigkeitstyp des Kollektors am seitlichen Rand des inneren Kollektorgebietes (13/1; 113/1) in Form einer seitlich verstärkten Kollektordotierung (23; 123) eingebracht wird und im Übergangsbereich von Basisanschlußdotierung (25; 125) zur inneren Basis eine Erhöhung der Kollektordotierung eingestellt wird.
2. Verfahren zur Erzeugung der seitlich verstärkten Kollektordotierung nach Anspruch 1, dadurch gekennzeichnet, daß in den an sich bekannten Verfahrensablauf die folgenden Verfahrensschritte eingefügt sind:
  • - Abscheiden einer Hilfsschicht (30) und deren Maskierung über der Emitter- Kontaktschicht (21/1) und der Kollektor-Kontaktschicht (21/2) in Verbindung mit Entfernen einer restlichen Isolations-Schicht (20),
  • - Einbringen der seitlich verstärkten Kollektordotierung (23; 123) am seitlichen Rand des inneren Kollektorgebietes und
  • - selbstjustierte, seitlich versetzte Dotierung des Basisanschlußgebietes.
3. Verfahren zur Erzeugung der seitlich verstärkten Kollektordotierung nach Anspruch 1, dadurch gekennzeichnet, daß in den an sich bekannten Verfahrensablauf die folgenden Verfahrensschritte eingefügt sind:
  • - Lithographie und Ätzen einer Emittermaskierung (130), der Kollektor- Kontaktschicht (21/2) sowie Entfernen einer restlichen Zwischenschicht (120/1),
  • - Einbringen der seitlich verstärkten Kollektordotierung (123) am seitlichen Rand des inneren Kollektorgebietes,
  • - Einbringen von Spacern (124) zur lateralen Begrenzung des Basisanschlußgebietes und
  • - Hochdosis-Implantation in das Basisanschlußgebiet.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die seitlich verstärkte Kollektordotierung (23; 123) mittels Implantation eingebracht wird.
5. Verfahren zur Erzeugung der seitlich verstärkten Kollektordotierung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß in den an sich bekannten Verfahrensablauf die folgenden Verfahrensschritte eingefügt sind:
  • - Lithographie und Ätzen einer Emittermaskierung (130), der Kollektor- Kontaktschicht (21/2) sowie Entfernen einer restlichen Zwischenschicht (120/1),
  • - Einbringen der seitlich verstärkten Kollektordotierung (123) am seitlichen Rand des inneren Kollektorgebietes durch Implantation mit einem vorgegebenen Einfallswinkel in das Basisanschlußgebiet und
  • - Hochdosis-Implantation in das Basisanschlußgebiet mit einem von der Implantation in das Basisanschlußgebiet abweichenden Winkel.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die seitlich verstärkte Kollektordotierung (23; 123) selbstpositionierend zur Basisanschlussdotierung (25; 125) eingebracht wird.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Spacer-Techniken die Positionierung von Basisanschlußdotierung (25; 125) und seitlich verstärkter Kollektordotierung (23; 123) bewirken.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß unterschiedliche Implantationswinkel die Position der Basisanschlußdotierung (25; 125) und der seitlich verstärkten Kollektordotierung (23; 123) zueinander bestimmen.
9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß bei der Implantation verschiedene laterale Streuungen, die durch eine gezielte Wahl der Implantationsenergien und der Ionenart erreicht werden, die Position der Basisanschlußdotierung (25; 125) und der seitlich verstärkten Kollektordotierung (23; 123) zueinander bestimmen.
10. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Basisschicht (18; 118) als eine einkristalline Epitaxieschicht abgeschieden wird.
11. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Basisschicht (18; 118) in einer Hetero-Epitaxieschicht erzeugt wird.
12. Bipolartransistor, dadurch gekennzeichnet, daß eine Dotierung vom Leitfähigkeitstyp des Kollektors in Form einer seitlich verstärkten Kollektordotierung (23; 123) in der Weise zur Basisanschlußdotierung (25; 125) positioniert ist, daß im Übergangsbereich von Basisanschlußdotierung (25; 125) zur inneren Basis eine Erhöhung der seitlich verstärkten Kollektordotierung eintritt.
13. Bipolartransistor nach Anspruch 12, dadurch gekennzeichnet, daß die Dotierung vom Leitfähigkeitstyp des Kollektors in Form der seitlich verstärkten Kollektordotierung (23; 123) Ausläufer der Basisanschlußdotierung (25; 125) teilweise oder vollständig kompensiert.
14. Bipolartransistor nach Anspruch 12, dadurch gekennzeichnet, daß die Dotierungsgrenze des Basisanschlusses tiefer als der kollektorseitige Rand der inneren Basis liegt.
15. Bipolartransistor nach Anspruch 12, dadurch gekennzeichnet, zur Definition der inneren Emitterbreite die Emitter-Kontaktschicht (21/1) direkt strukturiert ist.
DE2000100645 2000-01-11 2000-01-11 Bipolartransistor und Verfahren zu seiner Herstellung Ceased DE10000645A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000100645 DE10000645A1 (de) 2000-01-11 2000-01-11 Bipolartransistor und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000100645 DE10000645A1 (de) 2000-01-11 2000-01-11 Bipolartransistor und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10000645A1 true DE10000645A1 (de) 2001-07-12

Family

ID=7627062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000100645 Ceased DE10000645A1 (de) 2000-01-11 2000-01-11 Bipolartransistor und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE10000645A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0463476A2 (de) * 1990-06-26 1992-01-02 National Semiconductor Corporation Selbst ausrichtende Kollektor-Implantation für bipolare Transistoren
DE4417916A1 (de) * 1994-05-24 1995-11-30 Telefunken Microelectron Verfahren zur Herstellung eines Bipolartransistors
DE19650493A1 (de) * 1995-12-20 1997-06-26 Korea Electronics Telecomm Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0463476A2 (de) * 1990-06-26 1992-01-02 National Semiconductor Corporation Selbst ausrichtende Kollektor-Implantation für bipolare Transistoren
DE4417916A1 (de) * 1994-05-24 1995-11-30 Telefunken Microelectron Verfahren zur Herstellung eines Bipolartransistors
DE19650493A1 (de) * 1995-12-20 1997-06-26 Korea Electronics Telecomm Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
DE19609933A1 (de) * 1996-03-14 1997-09-18 Daimler Benz Ag Verfahren zur Herstellung eines Heterobipolartransistors

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
09017804 A *
11260829 A *
CHO,D.-H., et.al.: A 42-GHz (f¶max¶) SiGe-BASE HBT Using Reduced Pressure CVD. In: Solid-State Electronics, Vol.42, No.9, S.1641-1649 *
JOUAN,SEbastien, et.al.: A High-Speed Low 1/f Noise SiGe HBT Technology Using Epitaxially- Aligned Polysilicon Emitters. In: IEEE Transactions On Electron Devices, Vol.46, No.7, July 1999, S.1525-1530 *
JP Patent Abstracts of Japan: 11354537 A *
SATO,F., et.al.: Process design for SiGe-HBTs prepared using cold-wall UHV/CVD. In: Solid-State Electronics 43, 1999, S.1389-1393 *
SATO,Fumihiko, et.al.: A 60-GHz f¶T¶ Super Self- Aligned Selectively Grown SiGe-Base (SSSB) Bipolar Transistor with Trench Isolation Fabricated on SOI Substrate and its Application to 20-Gb/s Optical Transmitter IC's. In: IEEE Transactions On Electron Devices, Vol.46, No.7, July 1999, S.1332-1338 *

Similar Documents

Publication Publication Date Title
DE10297535B4 (de) Verfahren zur Herstellung eines Hochspannungs-Hochgeschwindigkeits-MOS-Transistors durch Ionen-Implantation
EP1825504A1 (de) Vertikaler bipolartransistor
EP1705710A1 (de) Bipolartransistor und Herstellungsverfahren dieses Transistors
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE102015105943A1 (de) Bipolarer Transistor
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
EP1741133B1 (de) Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung
DE10358046B4 (de) Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
DE102005040624A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
EP2270869B1 (de) Bipolartransistor
DE10138648A1 (de) Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10160511A1 (de) Bipolarer Transistor
WO2004090988A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
EP1726038A1 (de) Verfahren zur herstellung eines bipolartransistors mit verbesserterm basisanschluss
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE10000645A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
EP1636846A1 (de) Integrierte schaltungsanordnung mit npn- und pnp-bipolartransistoren sowie herstellungsverfahren
DE10221416A1 (de) Verfahren zum Herstellen einer integrierten Schaltung und integrierte Schaltung mit einem Bipolartransistor und einem Heterobipolartransistor
DE10042343A1 (de) Bipolartransistor und ein Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROE

8110 Request for examination paragraph 44
8131 Rejection