DE102015105943A1 - Bipolarer Transistor - Google Patents

Bipolarer Transistor Download PDF

Info

Publication number
DE102015105943A1
DE102015105943A1 DE102015105943.6A DE102015105943A DE102015105943A1 DE 102015105943 A1 DE102015105943 A1 DE 102015105943A1 DE 102015105943 A DE102015105943 A DE 102015105943A DE 102015105943 A1 DE102015105943 A1 DE 102015105943A1
Authority
DE
Germany
Prior art keywords
region
layer
base
semiconductor
dopants
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015105943.6A
Other languages
English (en)
Inventor
Josef Böck
Wolfgang Liebl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015105943A1 publication Critical patent/DE102015105943A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Es werden ein Bipolartransistor und ein Verfahren zur Herstellung eines Bipolartransistors beschrieben. In einem Ausführungsbeispiel umfasst der Bipolartransistor einen Halbleiterkörper mit einem Kollektorgebiet und einem auf dem Kollektorgebiet angeordneten Basisgebiet, wobei das Kollektorgebiet mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist und das Basisgebiet zumindest teilweise mit Dotierstoffen eines ersten Dotierungstyps dotiert ist und mit isolierenden Spacern, die auf dem Basisgebiets angeordnet sind. Der Halbleiterkörper umfasst des Weiteren eine Halbleiterschicht mit einem auf dem Basisgebiet angeordneten und seitlich von den Abstandshaltern umschlossenen Emittergebiet, wobei das Emittergebiet mit Dotierstoffen des zweiten Dotierungstyps dotiert ist, um einen pn-Übergang zu dem Basisgebiet zu bilden, und das Emittergebiet vollständig über einer horizontalen, durch die Unterseite der Spacer verlaufenden Ebene angeordnet ist.

Description

  • Die vorliegende Erfindungsmeldung betrifft das Gebiet der bipolaren Transistoren (BTs), wie z.B. Heterojunction-Bipolartransistoren (HBTs) mit verbesserter Hochfrequenzperformanz. Insbesondere werden ein bipolarer Transistor und ein Verfahren zur Herstellung von bipolaren Transistoren beschrieben.
  • Bipolare Transistoren werden meistens aus zwei pn-Übergängen gebildet, die in einem Halbleiterkristall nahe beieinander liegen. In verschiedenen Konfigurationen, sind entweder zwei n-dotierte Gebiete durch ein p-dotiertes Gebiet voneinander getrennt (npn-Transistoren), oder zwei p-dotierte Gebiete durch ein p-dotiertes Gebiet (pnp-Transistoren). Die drei unterschiedlich dotierten Gebiete werden Emitter, Basis und Kollektor genannt. Somit ist ein bipolarer Transistor im Wesentlichen ein Bauelement mit drei Anschlüssen, das drei dotierte Gebiete mit abwechselnden Dotierungstypen hat.
  • Bipolare Transistoren können wünschenswerte Eigenschaften aufweisen, wie hohe Stromverstärkung und eine sehr hohe Grenzfrequenz bei Schaltanwendungen sowie hohe Leistungsverstärkung und Leistungsdichte in Mikrowellen-Verstärker-Anwendungen. Diese Eigenschaften machen bipolare Transistoren zu wichtigen Bauelementen in Logikschaltungen, Kommunikationssystemen und Mikrowellengeräten. Wie bei anderen Arten von Halbleiterbauelementen, besteht Bedarf nach bipolaren Transistoren mit zunehmend höheren Betriebsfrequenzen und/oder Schaltgeschwindigkeiten. Seit ihrer Erfindung im Jahr 1947 sind viele Versuche unternommen worden, diesen Bedarf zu erfüllen und die Performanz solcher Transistoren hinsichtlich ihrer Geschwindigkeit, Leitung und Frequenzeigenschaften zu verbessern. Diese Versuche zielten darauf, die Bauelemente besser geeignet zu machen für Hochfrequenzanwendungen wie Mikrowellen- und Logikbauelemente. Eine spezifische Möglichkeit diesen Bedarf nach höherer Betriebsfrequenz zu erfüllen besteht darin, ein Bauelement mit niedrigem Basiswiderstand und niedriger Basis-Kollektor-Kapazität bereitzustellen. Ein Ziel der vorliegenden Erfindung ist es deshalb, einen Transistor mit verbesserter Performanz hinsichtlich seiner Geschwindigkeit oder Frequenzeigenschaften bereitzustellen. Dieses Ziel wird mit dem bipolaren Transistor gemäß Anspruch 1 und mit dem Verfahren gemäß Ansprüchen 9 und 14 erreicht. Verschiedene beispielhafte Ausführungsformen und Weiterentwicklungen sind Gegenstand der abhängigen Ansprüche.
  • Es wird ein Bipolartransistor beschrieben. Gemäß einem Aspekt der vorliegenden Erfindung umfasst der Bipolartransistor einen Halbleiterkörper mit einem Kollektorgebiet und einem auf dem Kollektorgebiet angeordneten Basisgebiet. Das Kollektorgebiet ist mit Dotierstoffen eines zweiten Dotierungstyps dotiert und das Basisgebiet ist zumindest teilweise mit Dotierstoffen eines ersten Dotierungstyps dotiert. Isolierende Abstandshalter (Spacer) sind auf dem Basisgebiets angeordnet. Eine Halbleiterschicht ist seitlich von den Abstandshaltern umschlossen und ist mit Dotierstoffen des zweiten Dotierungstyps dotiert, um ein Emittergebiet, das einen pn-Übergang zu dem Basisgebiet bildet, bereitzustellen, wobei das Emittergebiet sich vollständig über einer horizontalen Ebene durch eine Unterseite der Abstandshalteren befindet.
  • Des Weiteren wird ein Verfahren zur Herstellung eines bipolaren Transistors beschrieben. Gemäß einem ersten Beispiel, umfasst das Verfahren die Bereitstellung eines Halbleiterkörpers mit einem Kollektorgebiet und einem auf dem Kollektorgebiet angeordneten Basisgebiet. Das Kollektorgebiet ist mit Dotierstoffen eines zweiten Dotierungstyps dotiert und das Basisgebiet ist zumindest teilweise mit Dotierstoffen eines ersten Dotierungstyps dotiert. Das Verfahren umfasst weiter das Bilden von Spacer auf dem Basisgebiets und, nach Bildung der Spacer, das Abscheiden einer ersten Halbleiterschicht auf dem Basisgebiets derart, dass die Spacer die erste Halbleiterschicht umschließen. Nach dem Abscheiden der ersten Halbleiterschicht, wird eine zweite Halbleiterschicht, die mit Dotierstoffen des zweiten Dotierungstyps dotiert ist, auf der ersten Halbleiterschicht abgeschieden. Die zweite Schicht ist höher dotiert als die erste Halbleiterschicht. Anschließend wird der Halbleiterkörper erhöhten Temperaturen ausgesetzt, damit die Dotierstoffe aus der zweiten Halbleiterschicht in die erste Halbleiterschicht diffundieren, sodass ein Emitter-Gebiet des BTs in den ersten und zweiten Halbleiterschichten gebildet wird.
  • Gemäß einem weiteren Beispiel der Erfindung, umfasst das Verfahren die Bereitstellung eines Halbleiterkörpers, der ein Kollektorgebiet und ein auf dem Kollektorgebiet angeordnetes Basisgebiet aufweist. Das Kollektorgebiet ist mit Dotierstoffen eines zweiten Dotierungstyps dotiert und das Basisgebiet ist zumindest teilweise mit Dotierstoffen eines ersten Dotierungstyps dotiert. Des Weiteren umfasst das Verfahren das Bilden von Spacer auf dem Basisgebiets und das Abscheiden einer ersten Halbleiterschicht auf dem Basisgebiet sowie das Abscheiden einer zweiten Halbleiterschicht, die mit Dotierstoffen des zweiten Dotierungstyps dotiert ist, auf der ersten Halbleiterschicht derart, dass die Abstandshalter die erste und die zweite Halbleiterschicht umschließen. Der Halbleiterkörper wird erhöhten Temperaturen ausgesetzt, damit die Dotierstoffe aus der zweiten Halbleiterschicht in die erste Halbleiterschicht diffundieren, sodass ein Emittergebiet des BTs in der ersten und zweiten Halbleiterschichten gebildet wird.
  • Die Erfindung kann anhand der folgenden Zeichnungen und Beschreibungen besser verstanden werden. Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu, stattdessen wird auf die Veranschaulichung der Prinzipien der Erfindung Wert gelegt. Des Weiteren bezeichnen gleiche Bezugszeichen korrespondierende Teile.
  • In den Zeichnungen:
  • 1 zeigt ein Beispiel eines Bipolartransistors, der ein Resultat eines herkömmlichen Bipolar- oder BICMOS-Herstellungsprozesses ist;
  • 2 2 zeigt ein Beispiel eines verbesserten Bipolartransistors, der ein Resultat eines hier beschriebenen Bipolar- oder BICMOS-Herstellungsprozess ist; und
  • 3A3K beschreiben ein Beispiel eines Prozesses zur Herstellung eines Bipolartransistors wie er in 2 gezeigten ist.
  • 1 zeigt eine Querschnittansicht eines beispielhaften Bipolartransistors (BT), der mit bekannten Bipolar- oder BICMOS-Technologien hergestellt werden kann. Der Transistor ist in einem Halbleitersubstrat 10 integriert, das mit Dotierstoffen eines ersten Dotierungstyps dotiert ist; im vorliegenden Beispiel wird ein Siliziumsubstrat (ein Siliziumwafer) verwendet, um einen BT vom npn-Typ zu bilden. Das Substrat 10 kann eine auf einem Siliziumwafer gebildete Epitaxialschicht 10‘ aufweisen. Ein vergrabenes Kontaktgebiet 11 (buried contact region) ist in dem Substrat 10 angeordnet. Ein Kollektoranschluss (nicht gezeigt) ist elektrisch mit dem Kontaktgebiet 11 verbunden, um ein Kollektorgebiet 12 elektrisch zu anzuschließen, das in dem Substrat 10 oder in der Epitaxialschicht 10‘ über dem vergrabenen Kontaktgebiet 11 angeordnet ist und mit Dotierstoffen des zweiten Dotierungstyps (im vorliegenden Fall Dotierstoffen vom n-Typ) dotiert ist. Das Kollektorgebiet hat üblicherweise eine höhere Dotierstoffkonzentration als das Substrat 10. Die genannte Epitaxialschicht 10‘ kann das auf dem vergrabenen Kontaktgebiets 11 gebildete Kollektorgebiet 12 umfassen. Das vergrabene Kontaktgebiet 12 kann auch mit Hilfe von Epitaxie gebildet werden. Jedoch können alternativ Ionenimplantation oder die Diffusion von Dotierstoffen verwendet werden.
  • 1 zeigt auch einen tiefen Graben 50 (deep trench), der sich vertikal in das Substrat erstreckt und dadurch eine tiefe Grabenisolation (deep trench isolation, DTI) zur Isolation des Kontaktgebiets 11 in lateraler Richtung gegen das umliegende Substrat 10 bildet. Gräben 51 sind in dem Substrat angeordnet, um eine seichte Grabenisolation (shallow trench isolation, STI) zu bilden. Im Querschnitt sind die seichten Gräben 51 beabstandet voneinander angeordnet, so dass das genannte Kollektorgebiet (in horizontaler Richtung) zwischen den Gräben 51 liegt. Die Gräben 51 sind mit einem isolierenden dielektrischen Material, z.B. Siliziumoxid, gefüllt. In einer Draufsicht (nicht gezeigt) kann der Graben 51 eine quadratische, eine hexagonale oder eine kreisförmige Struktur aufweisen. Der tiefe Graben 50 ist unter dem linken seichten Graben 51 angeordnet. Das Kontaktgebiet erstreckt sich horizontal unterhalb des rechten seichten Grabens 51. Eine isolierende Schicht 52 (z.B. Siliziumoxidschicht) ist auf dem Substrat 10 (und den seichten Gräben) angeordnet. Die isolierende Schicht 52 wird durch die Bildung einer Öffnung durch die Schicht 52 strukturiert. Die Öffnung kann auf die gegenüberliegenden Seitenwände der zwei seichten Gräben 51 ausgerichtet werden.
  • Ein Basisgebiet 20 ist derart in der Öffnung der isolierenden Schicht 52 angeordnet, dass das Basisgebiet 20 vertikal über dem Kollektorgebiet 12 liegt und an das Kollektorgebiet 12 sowie an das umliegenden Substrat 10 angrenzt. Das Basisgebiet 20 ist mit Dotierstoffen des ersten Dotierungstyps dotiert. In dem vorliegenden Beispiel ist das Basisgebiet 20 p-dotiert um einen BT vom npn-Typ zu bilden. Das Basisgebiet 20 kann aus Silizium gebildet werden. Jedoch kann für die Bildung eines Heterojunction-Bipolartransistors (HBT) auch ein anderes Halbleitermaterial, z.B. SiGe, verwendet werden. Die Konzentration der Dotierstoffe innerhalb des Basisgebiets ist nicht homogen. In vertikaler Richtung hat die Dotierstoffkonzentration ein Maximum innerhalb des Basisgebiets 20. Dieses Maximum ist als hochdotierte Schicht 21, die sich horizontal durch das Basisgebiet 20 erstreckt, dargestellt. Diese hochdotierte Schicht 21 kann als die „Basis“ des BTs betrachtet werden. Der obere Teil des p-dotierten Basisgebiets 20, der über der hochdotierten Schicht 21 (Basis) ist, hat in vertikaler Richtung eine Dicke d1. Dieser obere Teil wird als „Si-Cap“ bezeichnet.
  • Über der isolierenden Schicht 52 und dem Si-Cap ist eine Basiskontaktschicht 22 abgeschieden. Zum Beispiel kann polykristallines Silizium für die Abscheidung der Basiskontaktschicht 22 verwendet werden. Eine Öffnung wird in der Basiskontaktschicht 22 über dem mittleren Bereich des Si-Caps ausgebildet. Infolgedessen erstreckt sich die Basiskontaktschicht 22 in horizontaler Richtung auf beiden Seiten des Si-Caps und überlappt den Si-Cap (den oberen Teil des Basisgebiets 20) nur in seinem Randbereich. Die Basiskontaktschicht 22 ist durch eine weitere isolierende Schicht 53 (z.B. Siliziumoxidschicht) isoliert, die auf der Basiskontaktschicht 22 abgeschieden ist. Die Seitenflächen der Basiskontaktschicht (der Öffnung in Schicht 22) sind durch Spacer 40 isoliert, die auch aus Siliziumoxid gebildet werden können. Infolgedessen wird eine Aussparung (ähnlich einem Graben) gebildet, die sich von der Oberfläche der isolierenden Schicht 53, durch die Schicht 53 und die Basiskontaktschicht 22 bis zu dem Si-Cap erstreckt. Die Seitenwände dieses Grabens sind von den genannten Oxid-Spacern 40 bedeckt. Der Graben wird zumindest teilweise durch Abscheidung einer dotierten Halbleiterschicht 30 (Silizium oder ein anderes Material, wie SiGe für manche HBT-Typen) gefüllt, die ein Emittergebiet bildet. Die Halbleiterschicht 30 kontaktiert den Si-Cap unten in dem genannten Graben und bedeckt die Seitenflächen der Abstandshalter 40 und die angrenzenden Teile der Oberfläche der Isolationsschicht 53.
  • Die Halbleiterschicht 30 ist mit Dotierstoffen des zweiten Dotierungstyps dotiert. In dem vorliegenden Beispiel sind das Emittergebiet (und damit die Schicht 30) n-dotiert um einen BT vom npn-Typ zu bilden. Während des Herstellungsprozesses wird ein Diffusionsgebiet 31 innerhalb des Si-Caps gebildet in dem Dotierstoffen in den Si-Cap, d.h. den oberen Bereich des Basisgebiets 20 diffundieren. Die vertikale Dicke des Diffusionsgebiets 31 wird mit d2 bezeichnet. Mit anderen Worten, d2 bezeichnet die Tiefe, in die Atome aus der Halbleiterschicht 30 in den Si-Cap hinein diffundieren. In der Praxis liegt die Tiefe d1 zwischen ca. 10 und 30 nm. Da die Diffusion ein omnidirektionaler Prozess ist, erstreckt sich das Diffusionsgebiet 31 auch in eine horizontale Richtung unter den Spacer 40. Somit ist der effektive Abstand zwischen Emitter und der hoch dotierten Basis 20 gleich der Differenz d1–d2 zwischen dem Abstand d1 und der Diffusionstiefe d2. Im Wesentlichen ist das Diffusionsgebiet 31 ein Teil des Emitter-Gebiets 30, da die Konzentration der Dotierstoffe in dem Diffusionsgebiet 31 in derselben Größenordnung ist wie die Konzentration der Dotierstoffe in der darüber liegenden Halbleiterschicht 30.
  • Aufgrund Diffusion seitwärts unter den Spacer 40, muss die (laterale) Breite d3 des Abstandshalters dicker sein als die Diffusionstiefe d2, um einen Kurzschluss zwischen dem Emittergebiet (einschließlich des Diffusionsgebiets 31) und dem Basiskontaktgebiet 22 zu vermeiden. Des Weiteren muss der Abstand d1 zwischen dem Basiskontaktgebiet 22 und der hochdotierten Basis 21 größer als die Diffusionstiefe d2 gewählt werden, die relativ hoch ist was daher zu einem vergleichsweise hohen Basiswiderstand führt. In den derzeitigen Technologien muss eine minimale Breite d3 des Spacers 40 zwischen 30 nm und 100 nm gewählt werden. Dies verhindert eine laterale Verkleinerung des Transistors, sowie eine Reduktion der Basis-Kollektor-Kapazität und anderer wichtiger Parametern wie Basiswiderstand und Basis-Emitter-Kapazität.
  • Das Beispiel in 2 ist im Wesentlichen identisch mit dem Beispiel in 1; der einzige Unterschied besteht darin, dass die Diffusion des Emitters in das Basisgebiet 20 (Diffusionsgebiet 31) vermieden wird, indem ein verbesserter Herstellungsprozess zum Einsatz kommt, wie unten näher erläutert. Dies ermöglicht eine Reduzierung des Abstands d1 zwischen der hoch dotierten Basis (Schicht 21) und der Basiskontaktschicht 22, was zu einem niedrigeren Basiswiderstand führt und folglich eine höhere maximale Oszillationsfrequenz des bipolaren Transistors ermöglicht. Des Weiteren kann die Breite d3 des Spacers 40 kleiner gewählt werden, um dadurch eine weitere Miniaturisierung des Transistors zu ermöglichen.
  • Die Diffusion des Emitters in das Basisgebiet 20 (Diffusionsgebiet 31) wird durch eine zweistufige Emitters-Abscheidung beim Abscheiden des Emittergebiets 30 vermieden. In einem ersten Schritt wird praktisch undotiertes Halbleitermaterial in dem oben erwähnten Graben abgeschieden, ähnlich wie in Bezug auf das Emittergebiet 30 in dem Beispiel der 1 beschrieben wurde. Praktisch undotiert bezeichnet eine Dotierkonzentration, die so niedrig ist, dass in Praxis dasselbe Ergebnis erzielt wird wie bei der Verwendung eines undotierten Materials. Zum Beispiel kann eine Dotierkonzentration, die eine Größenordnung (Faktor 10) niedriger ist als die Dotierkonzentration des endgültigen Emittergebiets, als praktisch undotiert angesehen werden, da eine so niedrige Dotierkonzentration keinen signifikanten elektrischen Effekt hat. Die daraus resultierende (praktisch) undotierte Schicht 31‘ kontaktiert den Si-Cap am Boden des oben erwähnten Grabens und bedeckt die Seitenflächen der Spacer 40 und den angrenzenden Teil der Oberfläche der Isolationsschicht 53. Auf dieser undotierten Schicht 31‘ wird eine weitere Schicht 30‘ dotierten Halbleitermaterials aufgetragen. Die Schicht 30‘ wird mit Dotierstoffen des zweiten Dotierungstyps dotiert, in dem vorliegenden Beispiel mit einem Dotierstoff vom n-Typ, um einen BT vom npn-Typ zu bilden. Im Laufe des weiteren Herstellungsprozesses diffundieren Dotierstoffe aus der Schicht 30‘ in die undotierte Schicht 31‘, wodurch das Emittergebiet (vgl. Emitter mit Gebiet 30 in dem Beispiel in 1) gebildet wird. Die Dicke der undotierten Schicht 31‘ kann so gewählt werden, dass das in der Schicht 31 gebildete Diffusionsgebiet sich nicht nennenswert in das Basisgebiet 20 hinein erstreckt.
  • Unten wird ein beispielhafter Produktionsprozess zur Herstellung des in 2 gezeigten BTs unter Bezugnahme auf die 3A bis 3K beschrieben. Es versteht sich, dass bei einer tatsächlichen Durchführung des Prozesses, die Reihenfolge der Schritte eine andere als die hier beschriebene sein kann. Des Weiteren können manche Schritte durch einen oder mehrere andere Schritte ersetzt werden, durch die im Wesentlichen dieselben Ergebnisse erzielt werden.
  • Die weitere Beschreibung beginnt mit einem Halbleitersubstrat 10, das ein vergrabenes Kontaktgebiet 11 und eine tiefe Grabenisolation 50 aufweist wie in 3A dargestellt. Das Substrat 10 ist p-dotiert und das vergrabene Kontaktgebiet 11 ist mit Dotierstoffen vom n-Typ dotiert, wobei die Konzentration der Dotierstoffe in dem Kontaktgebiet 11 höher ist als in dem umliegenden Substrat 10. Verfahren zum Bereitstellen eines solchen Substrat mit vergrabenen Kontaktgebieten und tiefer Grabenisolation (DTI) sind an sich bekannt und werden deshalb hier nicht weiter beschrieben. Im vorliegenden Beispiel, wird das vergrabene Kontaktgebiet durch das „Begraben“ des Kontaktgebiets mittels einer Epitaxialschicht 10‘ gebildet, die leicht n-dotiert sein kann (aber die auch p-dotiert sein kann, abhängig von der tatsächlichen Implementierung des Verfahrens).
  • Wie in 3B gezeigt, werden seichte Gräben 51 in dem Substrat 10 und der Epitaxialschicht 10‘ gebildet und mit isolierendem Material (z.B. Siliziumoxid) gefüllt, um eine sogenannte seichte Grabenisolation (shallow trench isolation, STI) zu bilden. Im vorliegenden Beispiel aus 3B sind seichte Gräben 51 mit einem bestimmten Abstand dargestellt. Der Teil der Epitaxialschicht 10‘ zwischen den seichten Gräben wird später als Kollektorgebiet des BTs dienen (siehe 3F). Anschließend wird eine isolierende Schicht 52 (z.B. Siliziumoxid) auf der Epitaxialschicht 10‘ gebildet. Wie in 3C dargestellt, wird eine Kontaktschicht 22 aus leitfähigem Material (z.B. aus polykristallinem Silizium) auf der isolierenden Schicht 52 abgeschieden. Die Kontaktschicht 22 wird später als das Basiskontaktgebiet dienen, das verwendet wird um die Basis des BTs mit einem externen Basisanschluss elektrisch zu verbinden. Auf der Kontaktschicht 22 wird eine weitere isolierende Schicht 53 gebildet (z.B. eine Siliziumoxidschicht), die wiederum von einer weiteren isolierenden Schicht 54 bedeckt wird, die gewöhnlich aus einem anderem Material als die isolierende Schicht 53 besteht (z.B. Siliziumnitrid).
  • Wie man in 3D sehen kann, wird eine Öffnung O1 durch die Schichten 54, 53 und 22 ausgebildet. Dieses kann durch die Anwendung von Fotolithographie und anisotropem Ätzen erfolgen. Die Öffnung O1 erstreckt sich von der Oberseite der isolierenden Schicht 54 bis zu der isolierenden Schicht 52, sodass die isolierende Schicht 52 die Unterseite der Öffnung O1 bildet. Anschließend werden Spacer 55 auf der Seitenfläche der Öffnung O1 gebildet. Die Spacer 55 können aus demselben Material sein, wie die isolierende Schicht 54, z.B. Nitrid. Diese Situation ist in 3E gezeigt. In einem folgenden Schritt (siehe 3F) wird ein Teil der isolierenden Schicht 52 durch isotropes Ätzen durch die Öffnung O1 hindurch entfernt. Wie in 3F gesehen werden kann, wird die Oberfläche der Epitaxialschicht 10‘ durch das erwähnte isotrope Ätzen freigelegt. Durch Unterätzen wird die isolierende Schicht 52 über eine Breite a2, die größer ist als die Breite a1 der Öffnung O1, entfernt. Vor oder nach dem Ätzen der isolierenden Schicht 52 wird ein hoch dotiertes Kollektorgebiet 12 in der Epitaxialschicht 10‘ an der Unterseite der Öffnung O1 gebildet. Das Kollektorgebiet 12 kann durch Ionenimplantation oder durch die Diffusion von Dotierstoffen in die Oberfläche der Epitaxialschicht 10‘ gebildet werden, was sogar vor dem Ätzen der Öffnung O1 durchgeführt werden kann. Die Breite des Kollektorgebiets 12 in lateraler Richtung kann ungefähr dieselbe sein wie die Breite a1 der Öffnung O1 in lateraler Richtung, d.h. das Kollektorgebiet 12 ist vertikal zu den Spacern 55 ausgerichtet. Das Kollektorgebiet 12 erstreckt sich von der Oberfläche der Epitaxialschicht 10‘ hinunter zu dem Kontaktgebiet 11, wodurch das Kollektorgebiet 12 elektrisch angeschlossen wird. Die für die Dotierung des Kollektorgebiets 12 verwendeten Dotierstoffe sind vom zweiten Dotierungstyp, d.h. im vorliegenden Beispiel ist das Kollektorgebiet 12 n-dotiert. Die Konzentration von Dotierstoffen in dem Kollektorgebiet 12 ist bedeutend höher als die Konzentration von Dotierstoffen in der umliegenden Epitaxialschicht 10‘. Um darauf hinzuweisen, wird der Dotierungstyp in 3F mit n+ gekennzeichnet.
  • Die durch Entfernung eines Teils der isolierenden Schicht 52 gebildete Aussparung wird dann durch Epitaxie mit Halbleitermaterial (z.B. SiGe oder Silizium) gefüllt (siehe 3G), um ein Basisgebiet 20 zu bilden, das mit Dotierstoffen des ersten Dotierungstyps dotiert wird. Im vorliegenden Beispiel ist das Basisgebiet 20 p-dotiert um einen BT vom npn-Typ zu bilden. In vertikaler Richtung erstreckt sich das Basisgebiet 20 von der Oberfläche der Epitaxialschicht 10‘ zur Unterseite der Basiskontaktschicht 22. In horizontaler Richtung füllt das Basisgebiet 20 die Öffnung, die im vorherigen Ätzschritt in der isolierenden Schicht 52 gebildet wurde. Während des Abscheidens des Basisgebiets 20 wird die Konzentration der Dotierstoffe variiert, damit die Höchstkonzentration der Dotierstoffe in dem Basisgebiet 20 in einer dünnen Basisschicht 21 liegt. In horizontaler Richtung erstreckt sich die dünne hoch dotierte Basisschicht 21 durch das gesamte Basisgebiet 20 bei einem Abstand d1 von der Oberfläche der Basisschicht 20. Somit ist der Abstand zwischen der dünnen, hoch dotierten Basisschicht 21 und dem Basiskontaktgebiet 22 auch gleich d1. Dieser Parameter d1 bestimmt im Wesentlichen den Basiswiderstand in dem Strompfad von dem externen Basisanschluss (nicht gezeigt) durch das Basiskontaktgebiet 22 bis hin zu der hoch dotierten Basisschicht 21. Der Basiswiderstand kann als ohmscher Widerstand angesehen werden, in Reihe geschaltet mit der Basisemitter-Diode des BTs. Diese Situation ist in 3G dargestellt.
  • Nach dem Abscheiden des Basisgebiets 20, werden die Isolationsschicht 54 und die Spacer 55 durch Ätzen entfernt (z.B. unter Verwendung von Phosphorsäure im Falle einer Isolationsschicht und Abstandshalter aus Siliziumnitrid). In der Darstellung in 3G wurden die Isolationsschicht 54 und Abstandshalter 55 entfernt. Dadurch wird die Isolationsschicht 53 (Oxidschicht) freigelegt. Im darauffolgenden Schritt wird, wie in 3H gezeigt, eine weitere Isolationsschicht 53' auf die Oberfläche der Isolationsschicht 53 und des Basisgebiets 20 abgeschieden. Die Seitenfläche der Aussparung O1, d.h. die freigelegten Seitenflächen der Schichten 53 und 22, werden auch mit dem Material (z.B. Siliziumoxid) der Isolationsschicht 53' überdeckt. Anschließend wird die Isolationsschicht 53' wieder durch anisotropes Ätzen entfernt, womit wieder das Silizium des Basisgebiets 20, so wie auch die Isolationsschicht 53 freigelegt werden. Jedoch bleiben Spacer 40 auf den Seitenflächen der Schichten 53 und 22, d.h. auf den Seitenflächen der Aussparung O1. Im Wesentlichen werden die Spacer 55, die aus Siliziumnitrid bestehen können, durch die Spacer 40, die aus Siliziumoxid bestehen können, ersetzt. Eine solche Anordnung wird in 3l gezeigt.
  • Es versteht sich, dass es viele verschiedene Prozesse geben kann, die zu einer, wie in 3l gezeigten Anordnung oder einer äquivalenten Struktur führen können. Bei all diesen Prozessen wird jedoch eine undotierte Siliziumschicht 31' auf die Oberfläche der in 3J gezeigten Struktur aufgetragen, z.B. durch Epitaxie. Die undotierte Siliziumschicht 31' bedeckt die Oberfläche der Isolationsschicht 53, so wie auch die Oberfläche des Basisgebiets 20 und die Seitenflächen der Abstandshalter 40. Eine solche Anordnung wird in 3J gezeigt. Auf die Oberfläche der undotierten Siliziumschicht 31' wird eine weitere Siliziumschicht 30' aufgetragen, z.B. durch Epitaxie. Diese weitere Siliziumschicht 30' wird mit Dotierstoffen des zweiten Dotierungstyps dotiert, die im vorliegenden Beispiel Dotierstoffe vom n-Typ sind, um einen BT vom npn-Typ zu bilden. Die Siliziumschichten 30' und 31' können strukturiert werden, z.B. unter Verwendung einer Fotolackmaske und anisotropes Ätzen. Zusammen bilden die Siliziumschichten 30' und 31' das Emittergebiet 30 des BTs. Die daraus resultierende Struktur ist in 3K abgebildet. Während des weiteren Verfahrens wird das Halbleiterbauelement einer Wärmebehandlung unterzogen, dadurch diffundieren Dotierstoffe aus der dotierten Siliziumschicht 30' in die undotierte Siliziumschicht 31' und bilden ein dotiertes Emittergebiet. Jedoch wird die Diffusion in das Basisgebiet 20, wie in 1 gezeigt, durch eine entsprechende Dimensionierung der undotierten Siliziumschicht 31' vermieden. Nach der genannten Diffusion der Dotierstoffen in die undotierte Siliziumschicht 31' wird die Grenze zwischen der undotierten Siliziumschicht 31' und der dotierten Siliziumschicht 30 verwischt und führt zu einer Struktur wie sie in 2 gezeigt ist. Wie erwähnt bilden die Siliziumschichten 30' und 31' zusammen das Emittergebiet 30 des BTs.
  • Unten werden einige wichtige Aspekte der hierin beschriebenen Ausführungsbeispiele zusammengefasst. Es sei jedoch angemerkt, dass dies eine beispielhafte und keine abschließende Auflistung von Merkmalen ist. Wie oben beschrieben, kann ein bipolarer Transistor einen Halbleiterkörper 10 aufweisen mit einem Kollektorgebiet 12 und einem auf dem Kollektorgebiets 12 angeordneten Basisgebiet 20 (einschließlich der hoch dotierten Basisschicht 21). Der Halbleiterkörper 10 kann eine Epitaxialschicht 10' aufweisen (siehe, z.B. 2). Das Kollektorgebiet 12 ist mit Dotierstoffen eines zweiten Dotierungstyps dotiert (z.B. n-Typ) und das Basisgebiet 20 ist zumindest teilweise mit Dotierstoffen eines ersten Dotierungstyps (p-Typ) dotiert. Insbesondere kann die im Basisgebiet enthaltene Basisschicht 21 hoch p-dotiert sein. Isolierende Spacer 40 sind auf dem Basisgebiet 20 angeordnet. Eine Halbleiterschicht (bestehend aus den Teilschichten (sub-layers) 30' und 31') ist auf dem Basisgebiet 20 angeordnet und wird seitlich umschlossen (und begrenzt) von den Spacern 40. Die Halbleiterschicht (d.h. Schichten 30' und 31') ist mit Dotierstoffen des zweiten Dotierungstyps (z.B. n-Typ) dotiert, um ein Emittergebiet 30 bereitzustellen, das einen pn-Übergang zu dem Basisgebiet 20 bildet. Das Emittergebiet 30 ist vollständig über einer horizontalen Ebene angeordnet (siehe als A bezeichnete Ebene in 2), die durch eine Unterseite der Spacer 40 verläuft.
  • Mit anderen Worten, eine Diffusion von einer signifikanten Dosis von Emitter-Dotierstoffen des zweiten Typs in das Basisgebiet (wie das Diffusionsgebiet 31 in 1) wird vermieden, und deshalb erstreckt sich das Emittergebiet nicht in das Basisgebiet 20 oder in Gebiete unter den Abstandshaltern. Dies wird erreicht durch eine zweistufige Auftragung der Halbleiterschicht, welche die Teilschichten 30' und 31' umfasst (siehe 2 und 3K), wobei die untere Schicht 31', die auf dem Basisgebiet 20 abgeschieden ist, praktisch undotiert ist. In diesem Zusammenhang bezeichnet praktisch undotiert eine Dotierstoffkonzentration, die so niedrig ist, dass keine signifikante Menge Dotierstoffe aus der Schicht 30' in das Basisgebiet 20 während der darauffolgenden thermischen Behandlung(en) diffundieren, und ein Diffusionsgebiet 31 wie in 1 gezeigt vermieden wird.
  • Das endgültige Emittergebiet (einschließlich der Teilschichten 30' und 31') des zweiten Dotierungstyps ist seitlich begrenzt von den Spacern 40 und erstreckt sich nicht in das Basisgebiet 20 hinein. Die Halbleiterschicht kann sich weiter über gegenüberstehende innere Seitenwände der Spacer 40 erstrecken. Das Kollektorgebiet 12 kann seitlich von dem seichten Grabenisolation 51 umschlossen sein, und das Basisgebiet 20 kann seitlich von Teilen der ersten Isolationsschicht 52 umschlossen sein. Eine leitfähige Basiskontaktschicht 22 (z.B. polykristallines Silizium) kann auf der ersten Isolationsschicht 52 und teilweise auf dem Basisgebiet 20 angeordnet sein, um das Basisgebiet zu kontaktieren. Eine zweite isolierende Schicht 53 kann in der Basiskontaktschicht 22 angeordnet sein, wobei die Spacer 40 sich vertikal durch die zweite isolierende Schicht 53 und die Basiskontaktschicht 22 zu der Oberfläche des Basisgebiets 20 hin erstrecken.
  • Um den Kollektor elektrisch zu kontaktieren, kann der Halbleiterkörper ein vergrabenes hoch dotiertes Kollektorkontaktgebiet 11 aufweisen, das an das Kollektorgebiet 12 an seiner Unterseite angrenzt. Das Basisgebiet 20 umfasst eine Basisschicht 21 des ersten Dotierungstyps (z.B. p-Typ). Die Basisschicht 21 ist höher dotiert als die anderen Teile der Basisschicht 20.
  • Ein anderer Aspekt dieser Beschreibung bezieht sich auf ein Verfahren zur Herstellung eines Bipolartransistors. Dieses Verfahren umfasst die Bereitstellung eines Halbleiterkörpers 10, mit einem Kollektorgebiet 12 und einem auf dem Kollektorgebiet 12 angeordneten Basisgebiet. Das Kollektorgebiet 12 ist mit Dotierstoffen eines zweiten Dotierungstyps dotiert, und das Basisgebiet 20 ist zumindest teilweise mit Dotierstoffen eines ersten Dotierungstyps dotiert (z.B. siehe 3G). Der Halbleiterkörper kann ein Siliziumsubstrat aufweisen und eine auf dem Substrat abgeschiedene Epitaxieschicht. Des Weiteren umfasst das Verfahren die Bildung von isolierenden Spacer 40 auf dem Basisgebiet 20 (siehe 3H und 3l). Nach Bildung der Spacer 40 wird eine erste Halbleiterschicht 31' auf die Oberfläche des Basisgebiets 20 auf eine Weise abgeschieden, dass die Spacer 40 die erste Halbleiterschicht 31´ an ihrer Schnittstelle mit dem Basisgebiet 20 seitlich umschließen und begrenzen (siehe 3J). Nach dem Abscheiden der ersten Halbleiterschicht 31' wird eine zweite Halbleiterschicht 30' auf der ersten Halbleiterschicht 31' abgeschieden. Die zweite Schicht 30' ist mit Dotierstoffen des zweiten Dotierungstyps dotiert und ist höher dotiert als die erste Halbleiterschicht 31'. Die erste Halbleiterschicht 31' kann praktisch undotiert sein. Der Halbleiterkörper wird erhöhten Temperaturen ausgesetzt, so dass Dotierstoffe aus der zweiten Halbleiterschicht 30' in die erste Halbleiterschicht 31' diffundieren, wodurch ein Emittergebiet 30 des BTs in der ersten und zweiten Halbleiterschichten 30' und 31' gebildet wird.
  • Ein anderes beispielhaftes Verfahren zur Herstellung eines bipolaren Transistors umfasst die Bereitstellung eines Halbleiterkörpers 10 mit einem Kollektorgebiet 12 und einem auf dem Kollektorgebiets 12 angeordneten Basisgebiet 20. Das Kollektorgebiet 12 ist mit Dotierstoffen eines zweiten Dotierungstyps dotiert und das Basisgebiet 20 ist mit Dotierstoffen eines ersten Dotierungstyps dotiert (siehe 3F). Des Weiteren umfasst das Verfahren die Bildung von isolierenden Spacer 40 auf dem Basisgebiet 20 (siehe 3H und 3I) und das Abscheiden einer ersten Halbleiterschicht 31' auf die Oberfläche des Basisgebiets 20 derart, dass die erste Halbleiterschicht 31', zumindest an der Schnittstelle mit dem Basisgebiet 20, seitlich von den Spacern 40 umschlossen wird (siehe 3J). Eine zweite Halbleiterschicht 30', die mit Dotierstoffen des zweiten Dotierungstyps dotiert ist, wird auf der ersten Halbleiterschicht 31' abgeschieden (siehe 3K). Der Halbleiterkörper wird erhöhten Temperaturen ausgesetzt, sodass die Dotierstoffe aus der zweiten Halbleiterschicht 30' in die erste Halbleiterschicht 31' diffundieren, wodurch ein Emitter-Gebiet 30 des BTs in der ersten und zweiten Halbleiterschichten 30' und 31' gebildet wird. Sofern nicht ausdrücklich anders erwähnt, kann die Reihenfolge der beschriebenen Schritte in Abhängigkeit von der tatsächlichen Implementierung des Produktionsprozesses variieren.
  • Die Bildung der Spacer kann die Bildung einer ersten Isolationsschicht 52 auf dem Halbleiterkörper 10 umfassen, sowie das Abscheiden einer leitfähigen Basiskontaktschicht 22 auf die erste Isolationsschicht 52, die Bildung einer zweiten Isolationsschicht 53 auf der Basiskontaktschicht 22 und die teilweise Entfernung der ersten und zweiten Isolationsschichten 52, 53 und der Basiskontaktschicht 22, um eine Öffnung O1 zu bilden, die die Oberfläche des Basisgebiets 20 freilegt (siehe 3F). Die Spacer 40 werden auf den Seitenflächen der Öffnung ausgebildet. Das Basisgebiet 20 kann durch die Öffnung O1 auf dem Kollektorgebiet 12 abgeschieden werden (siehe 3G) derart, dass sie durch die Basiskontaktschicht 22 elektrisch verbunden wird und einen pn-Übergang zu dem Kollektorgebiet 12 bildet.
  • Obwohl die Erfindung in Bezug auf eine oder mehrere Ausführungsbeispiele dargestellt und beschrieben wurde, können Änderungen und Anpassungen an den dargestellten Beispielen durchgeführt werden, ohne den Geist und die Reichweite der angehängten Ansprüche zu verlassen. Insbesondere hinsichtlich der verschiedenen Funktionen, die von den oben beschriebenen Bauelementen oder Strukturen (Baugruppen, Vorrichtungen, Schaltungen, Systemen, usw.) durchgeführt werden, sowie der Bergriffe (einschließlich eines Bezugs auf ein "Mittel"), die verwendet werden um solche Bauelementen zu beschreiben, sollen diese, sofern nicht anders angegeben, jeglichem Bauelement oder Struktur entsprechen, die die erwähnte Funktion des beschriebenen Bauelements durchführen (d.h. die funktionell gleichwertig sind), auch wenn diese nicht der offenbarten Struktur, welche die Funktion in den hier dargestellten beispielhaften Ausführungsbeispielen der Erfindung durchführen, strukturell gleich ist. Auch wenn des Weiteren eine bestimmte Eigenschaft der Erfindung in Bezug auf nur eine von mehreren Ausführungsformen offenbart wurde, kann diese Eigenschaft mit einer oder mehreren anderen Eigenschaften anderer Ausführungsformen kombiniert werden, falls für eine beliebige oder bestimmte Anwendung erwünscht und vorteilhaft. Insoweit schließlich wie die Begriffe "einschließlich", "einschließt", "aufweisen", "umfasst", "mit" oder Varianten derselben entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, sollen solche Begriffe einschließend sein, auf eine ähnliche Weise wie der Begriff "umfassen".

Claims (23)

  1. Ein Bipolartransistor mit: einem Halbleiterkörper umfassend ein Kollektorgebiet und ein Basisgebiet, das auf dem Kollektorgebiet angeordnet ist, wobei das Kollektorgebiet mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist, und das Basisgebiet zumindest teilweise mit Dotierstoffen eines ersten Dotierungstyps dotiert sind; isolierenden Spacern, die auf dem Basisgebiet angeordnet sind; und einer Halbleiterschicht umfassend ein Emittergebiet, das auf dem Basisgebiet angeordnet und von den Spacern seitlich umschlossenen ist, wobei das Emittergebiet mit Dotierstoffen des zweiten Dotierungstyps dotiert ist und einen pn-Übergang zu dem Basisgebiet bildet, und wobei das Emittergebiet vollständig über einer horizontalen, durch eine Unterseite der Spacer verlaufenden Ebene angeordnet ist.
  2. Der Bipolartransistor gemäß Anspruch 1, wobei das Emittergebiet des zweiten Dotierungstyps seitlich von den Abstandshaltern umschlossen wird und sich nicht in das Basisgebiet hinein erstreckt.
  3. Der Bipolartransistor gemäß Anspruch 1 oder 2, wobei sich die Halbleiterschicht weiter über gegenüberliegende Seitenwände der Spacer hinweg erstreckt.
  4. Der Bipolartransistor gemäß einem der Ansprüche 1 bis 3, wobei das Kollektorgebiet seitlich von einer seichten Grabenisolation umschlossen ist.
  5. Der Bipolartransistor gemäß einem der Ansprüche 1 bis 4, wobei das Basisgebiet seitlich von einer ersten Isolationsschicht umschlossen ist.
  6. Der Bipolartransistor gemäß Anspruch 5, wobei eine leitfähige Basiskontaktschicht auf der ersten Isolationsschicht und teilweise auf dem Basisgebiet angeordnet ist, und wobei eine zweite Isolationsschicht in der Basiskontaktschicht angeordnet ist, wobei die Spacer sich vertikal durch die zweite Isolationsschicht und die Basiskontaktschicht hindurch bis hin zum Basisgebiet erstrecken.
  7. Der Bipolartransistor gemäß einem der Ansprüche 1 bis 6, wobei der Halbleiterkörper ein vergrabenes hochdotiertes Kollektorkontaktgebiet aufweist, das an das Kollektorgebiet an seiner Unterseite angrenzt.
  8. Der Bipolartransistor gemäß einem der Ansprüche 1 bis 7, wobei das Basisgebiet eine Basisschicht des ersten Dotierungstyps aufweist, die höher dotiert ist als die anderen Teile der Basisschicht.
  9. Ein Verfahren zur Herstellung eines Bipolartransistors (BT), das Verfahren umfasst: Bereitstellen eines Halbleiterkörpers umfassend ein Kollektorgebiets und ein auf dem Kollektorgebiet angeordnetes Basisgebiet, wobei das Kollektorgebiet mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist und das Basisgebiet mit Dotierstoffen eines ersten Dotierungstyps dotiert ist; Bilden von isolierenden Spacern auf dem Basisgebiet; nach dem Bilden der Spacer: Bilden einer ersten Halbleiterschicht auf der dem Basisgebiet, sodass die Spacer die erste Halbleiterschicht umschließen; nach dem Bilden der ersten Halbleiterschicht: Bilden einer zweiten Halbleiterschicht, die mit Dotierstoffen des zweiten Dotierungstyps dotiert ist, auf der ersten Halbleiterschicht, wobei die zweite Schicht höher dotiert ist als die erste Halbleiterschicht; und Aussetzen des Halbleiterkörpers dem Einfluss erhöhter Temperaturen, damit Dotierstoffe aus der zweiten Halbleiterschicht in die erste Halbleiterschicht diffundieren und dadurch ein Emittergebiet des BTs in der ersten und zweiten Halbleiterschicht bilden.
  10. Das Verfahren gemäß Anspruch 9, wobei das Bereitstellen des Halbleiterkörpers das Bilden seichter Grabenisolationen umfasst, die das Kollektorgebiet seitlich umschließen.
  11. Das Verfahren gemäß Anspruch 9 oder 10, wobei das Bilden der Spacer umfasst: Bilden einer ersten Isolationsschicht auf dem Halbleiterkörper; Abscheiden einer leitfähigen Basiskontaktschicht auf die erste Isolationsschicht; Bilden einer zweiten Isolationsschicht auf der Basiskontaktschicht; und teilweises Entfernen der ersten und zweiten Isolationsschichten und der Basiskontaktschicht, um dadurch eine Öffnung zu bilden, durch die eine Oberfläche des Halbleiterkörpers gelegt wird, wobei die Spacer auf den Seitenflächen der Öffnung ausgebildet werden.
  12. Das Verfahren gemäß Anspruch 11, wobei das Basisgebiet durch die Öffnung auf der Oberfläche des Kollektorgebiets abgeschieden wird derart, dass das Basisgebiet mit der Basiskontaktschicht elektrisch verbunden wird und das Basisgebiet einen pn-Übergang zu dem Kollektorgebiet bildet.
  13. Das Verfahren gemäß Anspruch 11 oder 12, wobei das Bereitstellen des Halbleiterkörpers das Einbringen von Dotierstoffen in den Halbleiterkörper durch die Öffnung umfasst, um dadurch das Kollektorgebiet zu bilden.
  14. Ein Verfahren zur Herstellung eines Bipolartransistors (BT), das Verfahren umfasst: Bereitstellen eines Halbleiterkörpers mit einem Kollektorgebiet und einem auf dem Kollektorgebiet angeordneten Basisgebiet, wobei das Kollektorgebiet mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist und das Basisgebiet mit Dotierstoffen eines ersten Dotierungstyps dotiert ist; Bilden von isolierenden Spacern auf der Oberfläche des Basisgebiets; Abscheiden einer ersten Halbleiterschicht auf die Oberfläche des Basisgebiet derart, dass die erste Halbleiterschicht seitlich von den Spacern umschlossen wird; Abscheiden einer zweiten Halbleiterschicht, die mit Dotierstoffen des zweiten Dotierungstyps dotiert ist, auf der ersten Halbleiterschicht; und Aussetzen des Halbleiterkörpers dem Einfluss erhöhter Temperaturen, sodass Dotierstoffe aus der zweiten Halbleiterschicht in die erste Halbleiterschicht diffundieren und damit ein Emittergebiet des BTs in den ersten und zweiten Halbleiterschichten bilden.
  15. Das Verfahren gemäß Anspruch 14, wobei das Bereitstellen des Halbleiterkörpers die Bildung von seichten Grabenisolationen umfasst, die den Kollektor seitlich umschließen.
  16. Das Verfahren gemäß Anspruch 14 oder 15, wobei das Bereitstellen des Halbleiterkörpers umfasst: Bilden einer ersten Isolationsschicht auf dem Kollektorgebiet; Abscheiden einer leitfähigen Basiskontaktschicht auf die erste Isolationsschicht; und Bilden einer zweiten Isolationsschicht auf der Basiskontaktschicht.
  17. Das Verfahren gemäß Anspruch 16, wobei das Bereitstellen des Halbleiterkörpers weiter umfasst: teilweises Entfernen der ersten und zweiten Isolationsschichten und der Basiskontaktschicht, um dadurch eine Öffnung zu bilden, die eine Oberfläche des Halbleiterkörpers freilegt.
  18. Das Verfahren gemäß Anspruch 17, wobei das Bereitstellen des Halbleiterkörpers weiter das Einbringen von Dotierstoffen in den Halbleiterkörper durch die Öffnung umfasst, um das Kollektorgebiet zu bilden.
  19. Das Verfahren gemäß Anspruch 17 oder 18, wobei das Bereitstellen des Halbleiterkörpers weiter umfasst: Abscheiden von Halbleitermaterial auf das Kollektorgebiet um das Basisgebiet so zu bilden, dass es durch die Basiskontaktschicht elektrisch verbunden wird und einen pn-Übergang zu dem Kollektorgebiet bildet.
  20. Das Verfahren gemäß Anspruch 18 oder 19, wobei die isolierenden Spacer auf den Seitenflächen der Öffnung gebildet werden, um die Basiskontaktschicht seitlich zu isolieren.
  21. Das Verfahren gemäß einem der Ansprüche 14 bis 20, wobei der Halbleiterkörper ein vergrabenes Kollektorkontaktgebiet aufweist, das an das Kollektorgebiet unter dem Kollektorgebiet angrenzt.
  22. Das Verfahren gemäß einem der Ansprüche 14 bis 21, wobei der Halbleiterkörper eine tiefe Grabenisolation aufweist, um das Kollektorgebiet in seitlicher Richtung zu isolieren.
  23. Das Verfahren gemäß einem der Ansprüche 14 bis 22, wobei im Wesentlichen keine Dotierstoffe aus der ersten Halbleiterschicht in das Basisgebiet diffundieren.
DE102015105943.6A 2014-05-01 2015-04-17 Bipolarer Transistor Pending DE102015105943A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/267,651 US9761701B2 (en) 2014-05-01 2014-05-01 Bipolar transistor
US14/267,651 2014-05-01

Publications (1)

Publication Number Publication Date
DE102015105943A1 true DE102015105943A1 (de) 2015-11-05

Family

ID=54326135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015105943.6A Pending DE102015105943A1 (de) 2014-05-01 2015-04-17 Bipolarer Transistor

Country Status (2)

Country Link
US (2) US9761701B2 (de)
DE (1) DE102015105943A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722057B2 (en) * 2015-06-23 2017-08-01 Global Foundries Inc. Bipolar junction transistors with a buried dielectric region in the active device region
JP6299835B1 (ja) 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
US10777668B2 (en) 2018-08-21 2020-09-15 Globalfoundries Inc. Bipolar junction transistors with a self-aligned emitter and base
FR3087047B1 (fr) 2018-10-08 2021-10-22 St Microelectronics Sa Transistor bipolaire
FR3087048B1 (fr) * 2018-10-08 2021-11-12 St Microelectronics Sa Transistor bipolaire
FR3115393A1 (fr) * 2020-10-19 2022-04-22 Stmicroelectronics (Crolles 2) Sas Transistor bipolaire et procédé de fabrication
US11588043B2 (en) * 2021-04-14 2023-02-21 Globalfoundries U.S. Inc. Bipolar transistor with elevated extrinsic base and methods to form same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731130A (en) 1996-11-12 1998-03-24 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors on dynamic random access memory cells
EP1128429A1 (de) 2000-02-22 2001-08-29 Infineon Technologies AG Verfahren zur Herstellung von bipolaren Transistoren im BiCMOS-Verfahren
DE10250204B8 (de) 2002-10-28 2008-09-11 Infineon Technologies Ag Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
DE10318422B4 (de) 2003-04-23 2006-08-10 Infineon Technologies Ag Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization
DE102006011240A1 (de) 2006-03-10 2007-09-20 Infineon Technologies Ag Bipolartransistor und Verfahren zum Herstellen eines Bipolartransistors
US7449389B2 (en) 2006-10-27 2008-11-11 Infineon Technologies Ag Method for fabricating a semiconductor structure
US7687887B1 (en) 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
US7816221B2 (en) 2008-06-26 2010-10-19 Freescale Semiconductor, Inc. Dielectric ledge for high frequency devices
US8067290B2 (en) 2009-01-27 2011-11-29 Infineon Technologies Ag Bipolar transistor with base-collector-isolation without dielectric
US8482101B2 (en) 2009-06-22 2013-07-09 International Business Machines Corporation Bipolar transistor structure and method including emitter-base interface impurity
US8058704B2 (en) 2009-11-02 2011-11-15 Analog Devices, Inc. Bipolar transistor
EP2418681B1 (de) 2010-08-10 2017-10-11 Nxp B.V. Bipolarer Heteroübergangstransistor und Herstellungsverfahren
US8648443B2 (en) 2010-10-20 2014-02-11 Freescale Semiconductor, Inc. Bipolar transistor with improved stability
US8492794B2 (en) 2011-03-15 2013-07-23 International Business Machines Corporation Vertical polysilicon-germanium heterojunction bipolar transistor
US20130032897A1 (en) * 2011-08-02 2013-02-07 International Business Machines Corporation Mosfet gate electrode employing arsenic-doped silicon-germanium alloy layer
CN103094329B (zh) * 2011-11-08 2016-02-10 上海华虹宏力半导体制造有限公司 具有深赝埋层的锗硅hbt器件及其制造方法
US9755018B2 (en) 2011-12-12 2017-09-05 Cree, Inc. Bipolar junction transistor structure for reduced current crowding
US8946860B2 (en) * 2013-02-21 2015-02-03 Freescale Semiconductor Inc. Semiconductor device and related fabrication methods

Also Published As

Publication number Publication date
US20150318384A1 (en) 2015-11-05
US9761701B2 (en) 2017-09-12
US20170179264A1 (en) 2017-06-22
US9871125B2 (en) 2018-01-16

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015105943A1 (de) Bipolarer Transistor
DE102014113989B4 (de) Verfahren zur Herstellung eines Bipolartransistors
DE102013101162B4 (de) Tunnel-Feldeffekttransistor, Halbleitervorrichtung und Verfahren
DE102010001290B4 (de) Bipolartransistor mit Basis-Kollektor-Isolation ohne Dielektrikum und Verfahren zum Herstellen eines Solchen
DE112011101373B4 (de) Verfahren zur bildung einer bipolaren transistorstruktur
DE102013113939A1 (de) Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112012000611T5 (de) Siliziumkarbid-Bipolartransistor mit Abschirmbereichen und Verfahren zu dessen Herstellung
EP1692720B1 (de) Komplement re bipolar-halbleitervorrichtung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE10160509A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10138648A1 (de) Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors
WO2004090988A1 (de) Verfahren zur herstellung eines bipolaren halbleiterbauelements, insbesondere eines bipolartransistors, und entsprechendes bipolares halbleiterbauelement
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
WO2003049192A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
DE102020003722A1 (de) Hochspannungsdiode auf soi-substrat mit grabenmodifiziertem strompfad
DE2600375B2 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
EP1670052B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer spannungsfesten PMOSFET-Halbleiterstruktur und einer NMOSFET-Halbleiterstruktur
EP1153437B1 (de) Bipolartransistor und verfahren zu seiner herstellung
DE102011122906A1 (de) Laterales Transisterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication